JP2885551B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2885551B2 JP2885551B2 JP22904691A JP22904691A JP2885551B2 JP 2885551 B2 JP2885551 B2 JP 2885551B2 JP 22904691 A JP22904691 A JP 22904691A JP 22904691 A JP22904691 A JP 22904691A JP 2885551 B2 JP2885551 B2 JP 2885551B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- outer lead
- resist
- die stage
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関する。詳しくは超ファインピッチのリードを正確に加
工することができる半導体装置の製造方法に関する。
関する。詳しくは超ファインピッチのリードを正確に加
工することができる半導体装置の製造方法に関する。
【０００２】近時、半導体装置の薄型化、小型化、ファ
イン化に伴い、アウターリードのピッチが０．３乃至
０．４mmのデバイスが製品化されつつあるが、リード１
本が極めて細い為、折曲成形加工中に変形を生じ、正確
なリード加工を行なうことが困難である。従ってこの解
決策を早急に見出すことが重要な課題となっている。
イン化に伴い、アウターリードのピッチが０．３乃至
０．４mmのデバイスが製品化されつつあるが、リード１
本が極めて細い為、折曲成形加工中に変形を生じ、正確
なリード加工を行なうことが困難である。従ってこの解
決策を早急に見出すことが重要な課題となっている。
【０００３】
【従来の技術】従来のファインピッチのＱＦＰ型の半導
体装置の製造方法を図３及び図４により説明する。図３
は使用するリードフレーム１であり、２はダイステージ
部、３はリードで、３ａはインナーリード部、３ｂはア
ウターリード部である。
体装置の製造方法を図３及び図４により説明する。図３
は使用するリードフレーム１であり、２はダイステージ
部、３はリードで、３ａはインナーリード部、３ｂはア
ウターリード部である。
【０００４】製造方法は先ず図４（ａ）の如くリードフ
レーム１のダイステージ部２に半導体チップ４をダイボ
ンディングし、該半導体チップ４の電極とインナーリー
ド３ａ間をワイヤ５でワイヤボンディングする。次に
（ｂ）図の如く、半導体チップ４、ダイステージ部２、
インナーリード３ａを樹脂６でモールドする。次いで
（ｃ）図の如く、アウターリード３ｂをリードフレーム
１の外周部から切り離し、成形金型を用いて図の如き形
状に曲げ加工を施して完成する。
レーム１のダイステージ部２に半導体チップ４をダイボ
ンディングし、該半導体チップ４の電極とインナーリー
ド３ａ間をワイヤ５でワイヤボンディングする。次に
（ｂ）図の如く、半導体チップ４、ダイステージ部２、
インナーリード３ａを樹脂６でモールドする。次いで
（ｃ）図の如く、アウターリード３ｂをリードフレーム
１の外周部から切り離し、成形金型を用いて図の如き形
状に曲げ加工を施して完成する。
【０００５】
【発明が解決しようとする課題】上記従来の半導体装置
の製造方法では、リード１本１本が細いデバイスでは、
アウターリードの曲げ加工時に微小なストレス等でリー
ド変形、ねじれ等が発生し正確なリード加工ができず不
良品が発生し歩留りが低下する。また試験、実装時にも
リードの接触不良が生じるという問題がある。
の製造方法では、リード１本１本が細いデバイスでは、
アウターリードの曲げ加工時に微小なストレス等でリー
ド変形、ねじれ等が発生し正確なリード加工ができず不
良品が発生し歩留りが低下する。また試験、実装時にも
リードの接触不良が生じるという問題がある。
【０００６】本発明は、ファインピッチのアウターリー
ドでも正確な曲げ加工ができる半導体装置の製造方法を
実現しようとする。
ドでも正確な曲げ加工ができる半導体装置の製造方法を
実現しようとする。
【０００７】
【課題を解決するための手段】本発明の半導体装置の製
造方法に於いては、リードフレーム素材の金属板１０に
レジストを塗布し、ダイステージ１１及びインナーリー
ド１２を形成する内部パターンのみ露光・現像・エッチ
ングする工程と、前記レジストを剥離した後、アウター
リード形成予定部１３にレジストを塗布し、アウターリ
ードパターン１５を露光・現像する工程と、ダイステー
ジ１１に半導体チップ１６を搭載し、その電極とインナ
ーリード１２間をワイヤ１７でワイヤボンディングする
工程と、前記半導体チップ１６、ダイステージ１１、イ
ンナーリード１２を樹脂１８にてモールドして封止する
工程と、アウターリード形成予定部１３を所定の形状に
折曲成形する工程と、該アウターリード形成予定部１３
をエッチングしてアウターリード１９を形成する工程と
よりなることを特徴とする。
造方法に於いては、リードフレーム素材の金属板１０に
レジストを塗布し、ダイステージ１１及びインナーリー
ド１２を形成する内部パターンのみ露光・現像・エッチ
ングする工程と、前記レジストを剥離した後、アウター
リード形成予定部１３にレジストを塗布し、アウターリ
ードパターン１５を露光・現像する工程と、ダイステー
ジ１１に半導体チップ１６を搭載し、その電極とインナ
ーリード１２間をワイヤ１７でワイヤボンディングする
工程と、前記半導体チップ１６、ダイステージ１１、イ
ンナーリード１２を樹脂１８にてモールドして封止する
工程と、アウターリード形成予定部１３を所定の形状に
折曲成形する工程と、該アウターリード形成予定部１３
をエッチングしてアウターリード１９を形成する工程と
よりなることを特徴とする。
【０００８】また、本発明の半導体装置の製造方法に於
いては、リードフレーム素材の金属板１０にレジストを
塗布し、ダイステージ１１及びインナーリード１２を形
成する内部パターンのみ露光・現像・エッチングする工
程と、前記レジストを剥離する工程と、ダイステージ１
１に半導体チップ１６を搭載し、その電極とインナーリ
ード１２間をワイヤ１７でワイヤボンディングする工程
と、前記半導体チップ１６、ダイステージ１１、インナ
ーリード１２を樹脂１８にてモールドして封止する工程
と、アウターリード形成予定部１３にレジストを塗布
し、アウターリードパターン１５を露光・現像する工程
と、アウターリード形成予定部１３を所定の形状に折曲
成形する工程と、該アウターリード形成予定部１３をエ
ッチングしてアウターリード１９を形成する工程とより
成ることを特徴とする。この構成を採ることにより、ア
ウターリードの正確な曲げ加工ができる半導体装置の製
造方法が得られる。
いては、リードフレーム素材の金属板１０にレジストを
塗布し、ダイステージ１１及びインナーリード１２を形
成する内部パターンのみ露光・現像・エッチングする工
程と、前記レジストを剥離する工程と、ダイステージ１
１に半導体チップ１６を搭載し、その電極とインナーリ
ード１２間をワイヤ１７でワイヤボンディングする工程
と、前記半導体チップ１６、ダイステージ１１、インナ
ーリード１２を樹脂１８にてモールドして封止する工程
と、アウターリード形成予定部１３にレジストを塗布
し、アウターリードパターン１５を露光・現像する工程
と、アウターリード形成予定部１３を所定の形状に折曲
成形する工程と、該アウターリード形成予定部１３をエ
ッチングしてアウターリード１９を形成する工程とより
成ることを特徴とする。この構成を採ることにより、ア
ウターリードの正確な曲げ加工ができる半導体装置の製
造方法が得られる。
【０００９】
【作用】本発明では、ダイステージ及びインナーリード
のみ形成されたリードフレームを用い、アウターリード
の加工は、１本１本にパターン化される前に、一体化さ
れた状態で折曲成形するため、ストレス等の影響を防ぐ
ことができる。折曲成形後のアウターリードのパターン
化は薬品処理により行なうためストレスの発生はない。
のみ形成されたリードフレームを用い、アウターリード
の加工は、１本１本にパターン化される前に、一体化さ
れた状態で折曲成形するため、ストレス等の影響を防ぐ
ことができる。折曲成形後のアウターリードのパターン
化は薬品処理により行なうためストレスの発生はない。
【００１０】
【実施例】図１は本発明の第１の実施例を説明するため
の図である。本実施例の半導体装置の製造方法は、先ず
図１（ａ）に示すように、リードフレーム素材の金属板
１０にレジストを塗布し、内部パターンのみ露光・現像
・エッチングしてダイステージ１１及びインナーリード
１２を形成する。同時にアウターリード形成予定部１３
の外側にコ字状の窓１４を設けておく。
の図である。本実施例の半導体装置の製造方法は、先ず
図１（ａ）に示すように、リードフレーム素材の金属板
１０にレジストを塗布し、内部パターンのみ露光・現像
・エッチングしてダイステージ１１及びインナーリード
１２を形成する。同時にアウターリード形成予定部１３
の外側にコ字状の窓１４を設けておく。
【００１１】次にレジストを剥離して除去した後、アウ
ターリード形成予定部１３に再度レジストを塗布しアウ
ターリードパターン１５を露光・現像する。次いで同図
（ｂ）に示すように、ダイステージ１１に半導体チップ
１６を搭載し、その電極とインナーリード１２との間を
ワイヤ１７でワイヤボンディングする。次いで該半導体
チップ１６、ダイステージ１１及びインナーリード１２
を同図（ｃ）の如く樹脂１８でモールドして封止する。
ターリード形成予定部１３に再度レジストを塗布しアウ
ターリードパターン１５を露光・現像する。次いで同図
（ｂ）に示すように、ダイステージ１１に半導体チップ
１６を搭載し、その電極とインナーリード１２との間を
ワイヤ１７でワイヤボンディングする。次いで該半導体
チップ１６、ダイステージ１１及びインナーリード１２
を同図（ｃ）の如く樹脂１８でモールドして封止する。
【００１２】次いで、樹脂封止部分及びアウターリード
形成予定部１３をリードフレーム素材の金属板１０から
切り離し、同図（ｄ）に示すようにアウターリード形成
予定部１３を所定の形状に折曲成形する。最後にアウタ
ーリード形成予定部１３をエッチングしてアウターリー
ドレジストパターン以外の部分を溶解除去して同図
（ｄ）の如く所定の形状のアウターリード１９を形成
し、Ｓｎめっき等を施して完成する。
形成予定部１３をリードフレーム素材の金属板１０から
切り離し、同図（ｄ）に示すようにアウターリード形成
予定部１３を所定の形状に折曲成形する。最後にアウタ
ーリード形成予定部１３をエッチングしてアウターリー
ドレジストパターン以外の部分を溶解除去して同図
（ｄ）の如く所定の形状のアウターリード１９を形成
し、Ｓｎめっき等を施して完成する。
【００１３】以上の本実施例によれば、アウターリード
１９の折曲成形は複数本のリードを一体として行なうた
め、１本１本のリードが変形することはない。また１本
１本に分離するのはエッチングにより不要部を溶解除去
するのでストレスは生ぜず、従って変形もない。これに
よりアウターリードの正確な曲げ加工ができる。
１９の折曲成形は複数本のリードを一体として行なうた
め、１本１本のリードが変形することはない。また１本
１本に分離するのはエッチングにより不要部を溶解除去
するのでストレスは生ぜず、従って変形もない。これに
よりアウターリードの正確な曲げ加工ができる。
【００１４】図２は本発明の第２の実施例を説明するた
めの図である。本実施例は、先ず図２（ａ）に示すよう
に、リードフレーム素材の金属板１０にレジストを塗布
し、内部パターンのみ露光・現像・エッチングしてダイ
ステージ１１及びインナーリード１２を形成する。同時
にアウターリード形成予定部１３の外側にコ字状の窓１
４を設けておく。
めの図である。本実施例は、先ず図２（ａ）に示すよう
に、リードフレーム素材の金属板１０にレジストを塗布
し、内部パターンのみ露光・現像・エッチングしてダイ
ステージ１１及びインナーリード１２を形成する。同時
にアウターリード形成予定部１３の外側にコ字状の窓１
４を設けておく。
【００１５】次いでレジストを剥離して除去した後、同
図（ｂ）の如く、ダイステージ１１に半導体チップ１６
を搭載し、その電極とインナーリード１２間をワイヤ１
７でワイヤボンディングする。次いで該半導体チップ１
６、ダイステージ１１及びインナーリード１２を同図
（ｃ）の如く樹脂１８でモールドして封止する。その後
アウターリード形成予定部１３にレジストを塗布し、ア
ウターリードパターン１５を露光・現像する。
図（ｂ）の如く、ダイステージ１１に半導体チップ１６
を搭載し、その電極とインナーリード１２間をワイヤ１
７でワイヤボンディングする。次いで該半導体チップ１
６、ダイステージ１１及びインナーリード１２を同図
（ｃ）の如く樹脂１８でモールドして封止する。その後
アウターリード形成予定部１３にレジストを塗布し、ア
ウターリードパターン１５を露光・現像する。
【００１６】次いで同図（ｄ）の如く樹脂封止部分及び
アウターリード形成予定部１３をリードフレーム素材の
金属板１０から切り離し、アウターリード形成予定部１
３を所定の形状に折曲成形する。最後にエッチングして
アウターリードレジストパターン以外の部分を溶解除去
して同図（ｅ）の如く所定の形状のアウターリード１９
を形成し、Ｓｎめっき等を施して完成する。
アウターリード形成予定部１３をリードフレーム素材の
金属板１０から切り離し、アウターリード形成予定部１
３を所定の形状に折曲成形する。最後にエッチングして
アウターリードレジストパターン以外の部分を溶解除去
して同図（ｅ）の如く所定の形状のアウターリード１９
を形成し、Ｓｎめっき等を施して完成する。
【００１７】以上の本実施例によれば、アウターリード
１９の折曲成形工程は前実施例と全く同様であるので、
その効果も同様である。
１９の折曲成形工程は前実施例と全く同様であるので、
その効果も同様である。
【００１８】
【発明の効果】本発明に依れば、ダイステージ及びイン
ナーリードのみ成形されたリードフレームを用い、アウ
ターリードの加工は１本１本にパターン化される前に、
一体化された状態で折曲成形するためストレス等の影響
を防ぎ、且つ折曲成形後のアウターリードのパターン化
は薬品処理により行うためストレスの発生はなく、従っ
て変形、ねじれ等の発生は防止され、歩留りが向上され
る。また、試験、実装等においてリードの接触不良等も
防止される。
ナーリードのみ成形されたリードフレームを用い、アウ
ターリードの加工は１本１本にパターン化される前に、
一体化された状態で折曲成形するためストレス等の影響
を防ぎ、且つ折曲成形後のアウターリードのパターン化
は薬品処理により行うためストレスの発生はなく、従っ
て変形、ねじれ等の発生は防止され、歩留りが向上され
る。また、試験、実装等においてリードの接触不良等も
防止される。
【図１】本発明の第１の実施例を説明するための図であ
る。
る。
【図２】本発明の第２の実施例を説明するための図であ
る。
る。
【図３】従来のリードフレームを示す図である。
【図４】従来の半導体装置の製造方法を説明するための
図である。
図である。
１０…金属板 １１…ダイステージ １２…インナーリード １３…アウターリード形成予定部 １４…窓 １５…アウターリードパターン １６…半導体チップ １７…ワイヤ １８…樹脂 １９…アウターリード
フロントページの続き (72)発明者 ▲高▼橋 文仁 宮城県柴田郡村田町大字村田字西ヶ丘１ 番地の１ 株式会社富士通宮城エレクト ロニクス内 (72)発明者 小林 均 宮城県柴田郡村田町大字村田字西ヶ丘１ 番地の１ 株式会社富士通宮城エレクト ロニクス内 (72)発明者 奥山 重徳 宮城県柴田郡村田町大字村田字西ヶ丘１ 番地の１ 株式会社富士通宮城エレクト ロニクス内 (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/50 H01L 21/56
Claims (2)
- 【請求項１】 リードフレーム素材の金属板（１０）に
レジストを塗布し、ダイステージ（１１）及びインナー
リード（１２）を形成する内部パターンのみ露光・現像
・エッチングする工程と、 前記レジストを剥離した後、アウターリード形成予定部
（１３）にレジストを塗布し、アウターリードパターン
（１５）を露光・現像する工程と、 ダイステージ（１１）に半導体チップ（１６）を搭載
し、その電極とインナーリード（１２）間をワイヤ（１
７）でワイヤボンディングする工程と、 前記半導体チップ（１６）、ダイステージ（１１）、イ
ンナーリード（１２）を樹脂（１８）にてモールドして
封止する工程と、 アウターリード形成予定部（１３）を所定の形状に折曲
成形する工程と、 該アウターリード形成予定部（１３）をエッチングして
アウターリード（１９）を形成する工程とよりなること
を特徴とする半導体装置の製造方法。 - 【請求項２】 リードフレーム素材の金属板（１０）に
レジストを塗布し、ダイステージ（１１）及びインナー
リード（１２）を形成する内部パターンのみ露光・現像
・エッチングする工程と、 前記レジストを剥離する工程と、 ダイステージ（１１）に半導体チップ（１６）を搭載
し、その電極とインナーリード（１２）間をワイヤ（１
７）でワイヤボンディングする工程と、 前記半導体チップ（１６）、ダイステージ（１１）、イ
ンナーリード（１２）を樹脂（１８）にてモールドして
封止する工程と、 アウターリード形成予定部（１３）にレジストを塗布
し、アウターリードパターン（１５）を露光・現像する
工程と、 アウターリード形成予定部（１３）を所定の形状に折曲
成形する工程と、 該アウターリード形成予定部（１３）をエッチングして
アウターリード（１９）を形成する工程とより成ること
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22904691A JP2885551B2 (ja) | 1991-09-09 | 1991-09-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22904691A JP2885551B2 (ja) | 1991-09-09 | 1991-09-09 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0567715A JPH0567715A (ja) | 1993-03-19 |
| JP2885551B2 true JP2885551B2 (ja) | 1999-04-26 |
Family
ID=16885900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22904691A Expired - Lifetime JP2885551B2 (ja) | 1991-09-09 | 1991-09-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2885551B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7109064B2 (en) * | 2003-12-08 | 2006-09-19 | Semiconductor Components Industries, L.L.C. | Method of forming a semiconductor package and leadframe therefor |
-
1991
- 1991-09-09 JP JP22904691A patent/JP2885551B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0567715A (ja) | 1993-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002519848A (ja) | 集積回路プラスチックパッケージ及びその形成方法、並びにそのパッケージを形成するためのリードフレーム | |
| JP4599399B2 (ja) | 化学的に向上させたパッケージシンギュレーション法 | |
| JP2885551B2 (ja) | 半導体装置の製造方法 | |
| JPH10229153A (ja) | リードフレームの製造方法 | |
| JPH05102364A (ja) | 電子部品用リードフレームの製造方法 | |
| JPH05114680A (ja) | リードフレームの製造方法 | |
| JPH0521695A (ja) | リードフレーム、その製造方法及びそのリードフレームを用いた電子制御装置の製造方法 | |
| JPH0783081B2 (ja) | 半導体装置に用いるリードフレームの製造方法 | |
| US6635407B1 (en) | Two pass process for producing a fine pitch lead frame by etching | |
| JPH118260A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2865458B2 (ja) | 半導体装置の製造方法 | |
| JPH08167685A (ja) | 半導体装置の製造方法 | |
| JP3044443B2 (ja) | リードフレーム及びその製造方法 | |
| JP2954066B2 (ja) | 樹脂封止型半導体装置 | |
| JP2981309B2 (ja) | 半導体装置 | |
| JPH01147848A (ja) | Ｉｃ用リードフレームの製造方法 | |
| JPH07176673A (ja) | リードフレーム及びそれを用いた半導体装置の製造方法 | |
| JPH098194A (ja) | リードフレーム製造方法 | |
| JPH08227961A (ja) | 半導体装置用リードフレームおよびその製造方法 | |
| JPH0567724A (ja) | 半導体集積回路装置の製造方法 | |
| JPH06112394A (ja) | 集積回路装置 | |
| JPH10116957A (ja) | リードフレーム部材とその製造方法 | |
| JPH01144661A (ja) | リードフレームの製造方法 | |
| JPH10144840A (ja) | リードフレームの加工方法およびリードフレーム | |
| JP2000100841A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20080212 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090212 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20090212 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20100212 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20110212 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20120212 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120212 Year of fee payment: 13 |