JP2879857B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2879857B2 JP2879857B2 JP3021622A JP2162291A JP2879857B2 JP 2879857 B2 JP2879857 B2 JP 2879857B2 JP 3021622 A JP3021622 A JP 3021622A JP 2162291 A JP2162291 A JP 2162291A JP 2879857 B2 JP2879857 B2 JP 2879857B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- tab
- semiconductor device
- package
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
Description
【０００１】
【産業上の利用分野】本発明は，半導体装置，特にＴＡ
Ｂパッケージの放熱構造に関する。集積回路の高集積
化，高密度化，多ピン化に伴って，ＴＡＢ（ Tape Auto
mated Bonding ）に対するニーズは，年々高まってい
る。ＴＡＢを動作温度の高い半導体デバイスに用いた場
合，半導体チップが発生する熱をどのようにして放散さ
せるかが問題となる。
Ｂパッケージの放熱構造に関する。集積回路の高集積
化，高密度化，多ピン化に伴って，ＴＡＢ（ Tape Auto
mated Bonding ）に対するニーズは，年々高まってい
る。ＴＡＢを動作温度の高い半導体デバイスに用いた場
合，半導体チップが発生する熱をどのようにして放散さ
せるかが問題となる。
【０００２】本発明は，ＴＡＢの特徴を損なうことな
く，効果的に熱放散を行うことのできるＴＡＢパッケー
ジの放熱構造を提供するものである。
く，効果的に熱放散を行うことのできるＴＡＢパッケー
ジの放熱構造を提供するものである。
【０００３】
【従来の技術】従来，ＴＡＢパッケージの放熱は，主に
以下の方法で行っていた。
以下の方法で行っていた。
【０００４】（１）放熱フィンなどの放熱器をパッケー
ジに外付けする方法。
ジに外付けする方法。
【０００５】（２）プリント基板上にＴＡＢパッケージ
を搭載し，ヒートシンクを固着させる方法。
を搭載し，ヒートシンクを固着させる方法。
【０００６】（３）前記ヒートシンクに，さらに冷媒を
循環させる冷却モジュールを密着させる方法。
循環させる冷却モジュールを密着させる方法。
【０００７】
【発明が解決しようとする課題】従来の方法では，必然
的にパッケージの厚さが増大する。したがって，従来の
ＴＡＢパッケージの放熱方法には，できるだけ薄く実装
することによって実装体積を稼ぐ，というＴＡＢのメリ
ットがなくなってしまう，という問題があった。
的にパッケージの厚さが増大する。したがって，従来の
ＴＡＢパッケージの放熱方法には，できるだけ薄く実装
することによって実装体積を稼ぐ，というＴＡＢのメリ
ットがなくなってしまう，という問題があった。
【０００８】本発明は，この問題点を解決して，ＴＡＢ
の特徴を損なうことなく放熱性を向上させた半導体装
置，特にＴＡＢパッケージの放熱構造を提供することを
目的とする。
の特徴を損なうことなく放熱性を向上させた半導体装
置，特にＴＡＢパッケージの放熱構造を提供することを
目的とする。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
めに，本発明に係る半導体装置は，半導体チップをパッ
ケージ基板にフェースダウンボンディングによって実装
した半導体装置において，半導体チップの背面に複数個
の金属製ボールを固着させるように構成する。
めに，本発明に係る半導体装置は，半導体チップをパッ
ケージ基板にフェースダウンボンディングによって実装
した半導体装置において，半導体チップの背面に複数個
の金属製ボールを固着させるように構成する。
【００１０】特にＴＡＢパッケージの放熱構造は，前記
パッケージ基板をフィルムキャリアで構成する。
パッケージ基板をフィルムキャリアで構成する。
【００１１】また，前記金属製ボールは，ワイヤボンデ
ィングを利用し，ボンディングワイヤのボールで構成す
る。
ィングを利用し，ボンディングワイヤのボールで構成す
る。
【００１２】
【作用】本発明では，半導体チップをパッケージ基板に
フェースダウンボンディングによって実装した後，半導
体チップの背面に複数個の金属製ボールを固着させるよ
うにしている。金属製ボールをボンディングワイヤのボ
ールで形成した場合，金属ボールの厚さは，高々３０μ
ｍ程度である。したがって，できるだけ薄く実装するこ
とによって実装体積を稼ぐ，というＴＡＢの特徴を損な
うことなく放熱性を向上させることができる。
フェースダウンボンディングによって実装した後，半導
体チップの背面に複数個の金属製ボールを固着させるよ
うにしている。金属製ボールをボンディングワイヤのボ
ールで形成した場合，金属ボールの厚さは，高々３０μ
ｍ程度である。したがって，できるだけ薄く実装するこ
とによって実装体積を稼ぐ，というＴＡＢの特徴を損な
うことなく放熱性を向上させることができる。
【００１３】
【実施例】図１は，本発明の一実施例を示す図である。
同図は，本発明をＴＡＢパッケージに適用した例であ
る。
同図は，本発明をＴＡＢパッケージに適用した例であ
る。
【００１４】図１において，１は集積回路などが形成さ
れた半導体チップ，２は半導体チップ１の背面に形成さ
れたＡｕメッキ膜，３はフィルムキャリアを構成するフ
ィルム，４はフィルムキャリアを構成するインナーリー
ド，５は半導体チップ１とインナーリード４とを接続す
るためのバンプ，６は金属製ボールである。
れた半導体チップ，２は半導体チップ１の背面に形成さ
れたＡｕメッキ膜，３はフィルムキャリアを構成するフ
ィルム，４はフィルムキャリアを構成するインナーリー
ド，５は半導体チップ１とインナーリード４とを接続す
るためのバンプ，６は金属製ボールである。
【００１５】以下，図１を用いて，本実施例を説明す
る。
る。
【００１６】まず，バンプ５ａ，５ｂを用いて，インナ
ーリード４ａ，４ｂと半導体チップ１とのＩＬＢ（イン
ナーリードボンディング）を行う。
ーリード４ａ，４ｂと半導体チップ１とのＩＬＢ（イン
ナーリードボンディング）を行う。
【００１７】その後，半導体チップ１の背面に形成され
たＡｕメッキ膜２の上に，ワイヤボンダを用いて金属製
ボール６ａ，６ｂ，６ｃ，６ｄを形成する。
たＡｕメッキ膜２の上に，ワイヤボンダを用いて金属製
ボール６ａ，６ｂ，６ｃ，６ｄを形成する。
【００１８】金属製ボール６は，次のようにして形成す
る。すなわち，３０μｍφのＡｕワイヤの先端を加熱し
てボール状とし，半導体チップ１の背面に形成されたＡ
ｕメッキ膜２の上に加圧圧着した後，キャピラリをその
まま横方向にシフトさせてＡｕボールのみを残して，Ａ
ｕワイヤを切断する。そして，この操作を必要回数繰り
返す。
る。すなわち，３０μｍφのＡｕワイヤの先端を加熱し
てボール状とし，半導体チップ１の背面に形成されたＡ
ｕメッキ膜２の上に加圧圧着した後，キャピラリをその
まま横方向にシフトさせてＡｕボールのみを残して，Ａ
ｕワイヤを切断する。そして，この操作を必要回数繰り
返す。
【００１９】その結果，図１に示すように，半導体チッ
プ１の背面に形成されたＡｕメッキ膜２状に複数個の金
属製ボールが形成され，半導体チップ１の背面は金属の
凹凸によって覆われることとなる。すなわち，半導体チ
ップ１の背面の表面積が増大するので，放熱性が向上す
る。
プ１の背面に形成されたＡｕメッキ膜２状に複数個の金
属製ボールが形成され，半導体チップ１の背面は金属の
凹凸によって覆われることとなる。すなわち，半導体チ
ップ１の背面の表面積が増大するので，放熱性が向上す
る。
【００２０】上述の例では，Ａｕワイヤを用いたが，そ
の他にＡｌワイヤ，Ｃｕワイヤなどを用いてもよい。
の他にＡｌワイヤ，Ｃｕワイヤなどを用いてもよい。
【００２１】
【発明の効果】本発明によれば，ＴＡＢを用いた実装構
造において，できるだけ薄く実装することによって実装
体積を稼ぐ，というＴＡＢのメリットを損なうことなく
放熱性を向上させることができる。
造において，できるだけ薄く実装することによって実装
体積を稼ぐ，というＴＡＢのメリットを損なうことなく
放熱性を向上させることができる。
【００２２】この点から，本発明はＴＡＢパッケージに
適用した場合，特に有用であり，その放熱性を従来のも
のに比べて数１０パーセント向上させることができる。
適用した場合，特に有用であり，その放熱性を従来のも
のに比べて数１０パーセント向上させることができる。
【図１】本発明の一実施例を示す図である。
１ 半導体チップ ２ Ａｕメッキ膜 ３ フィルム ４ インナーリード ５ バンプ ６ 金属製ボール
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/34 - 23/473 H01L 21/60 311 H01L 23/12
Claims (3)
- 【請求項１】 半導体チップをパッケージ基板にフェー
スダウンボンディングによって実装した半導体装置にお
いて，半導体チップの背面に複数個の金属製ボールを固
着させたことを特徴とする半導体装置。 - 【請求項２】 前記パッケージ基板がフィルムキャリア
であることを特徴とする請求項１記載の半導体装置 - 【請求項３】 前記金属製ボールがボンディングワイヤ
のボールであることを特徴とする請求項１または２記載
の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3021622A JP2879857B2 (ja) | 1991-01-22 | 1991-01-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3021622A JP2879857B2 (ja) | 1991-01-22 | 1991-01-22 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04237153A JPH04237153A (ja) | 1992-08-25 |
| JP2879857B2 true JP2879857B2 (ja) | 1999-04-05 |
Family
ID=12060163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3021622A Expired - Fee Related JP2879857B2 (ja) | 1991-01-22 | 1991-01-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2879857B2 (ja) |
-
1991
- 1991-01-22 JP JP3021622A patent/JP2879857B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04237153A (ja) | 1992-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5969947A (en) | Integral design features for heatsink attach for electronic packages | |
| JP3526788B2 (ja) | 半導体装置の製造方法 | |
| US6559525B2 (en) | Semiconductor package having heat sink at the outer surface | |
| JP2982126B2 (ja) | 半導体装置およびその製造方法 | |
| US6784022B2 (en) | Method of dicing a semiconductor wafer and heat sink into individual semiconductor integrated circuits | |
| JPH10335521A (ja) | 半導体装置 | |
| JP2570645B2 (ja) | 半導体装置 | |
| JP2879857B2 (ja) | 半導体装置 | |
| JP2000031351A (ja) | 半導体装置 | |
| JPH03174749A (ja) | 半導体装置 | |
| JP2003258165A (ja) | 半導体装置 | |
| JPH09213847A (ja) | 半導体集積回路装置及びこの製造方法並びにそれを用いた電子装置 | |
| JP2855833B2 (ja) | ヒートシンク付パッケージ | |
| JP2001110951A (ja) | 半導体装置およびその製造方法 | |
| JP2004087700A (ja) | 半導体装置およびその製造方法 | |
| JPH0521665A (ja) | ヒートシンク付半導体パツケージ | |
| KR100481926B1 (ko) | 일반칩형반도체패키지및플립칩형반도체패키지와그제조방법 | |
| JP2815917B2 (ja) | 半導体集積回路装置 | |
| JP2968704B2 (ja) | 半導体装置 | |
| JPS6184043A (ja) | プラグインパツケ−ジ | |
| JPH05315470A (ja) | マルチチップモジュール | |
| JPH11163229A (ja) | 半導体装置およびその製造方法 | |
| JPH04245462A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0467658A (ja) | 半導体装置 | |
| JPH0555411A (ja) | Ｔａｂパツケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990112 |
|
| LAPS | Cancellation because of no payment of annual fees |