JP2878767B2 - エレベータの制御量出力装置 - Google Patents
エレベータの制御量出力装置Info
- Publication number
- JP2878767B2 JP2878767B2 JP2068138A JP6813890A JP2878767B2 JP 2878767 B2 JP2878767 B2 JP 2878767B2 JP 2068138 A JP2068138 A JP 2068138A JP 6813890 A JP6813890 A JP 6813890A JP 2878767 B2 JP2878767 B2 JP 2878767B2
- Authority
- JP
- Japan
- Prior art keywords
- digital
- control amount
- elevator
- analog
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Indicating And Signalling Devices For Elevators (AREA)
- Maintenance And Inspection Apparatuses For Elevators (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、コンピュータを用いて各制御量をRAMに記
憶しながらディジタル制御されるエレベータの制御量の
ディジタル値をアナログ量に変換して出力するエレベー
タの制御量出力装置に関する。
憶しながらディジタル制御されるエレベータの制御量の
ディジタル値をアナログ量に変換して出力するエレベー
タの制御量出力装置に関する。
（従来の技術） 従来、エレベータの制御装置においては、第４図に示
すように、速度指令発生装置１はかご２の速度指令信号
1aを出力して速度制御増幅器３に供給し、該速度制御増
幅器３はかご２を駆動する電動機４に結合された位置検
出器５からの位置信号5aを位置／速度変換器６によって
速度に変換された速度信号6aと前記速度指令発生装置１
からの速度指令信号1aとを比較し、その差に対応した電
流指令3aを出力して電流制御増幅器７に供給している。
すように、速度指令発生装置１はかご２の速度指令信号
1aを出力して速度制御増幅器３に供給し、該速度制御増
幅器３はかご２を駆動する電動機４に結合された位置検
出器５からの位置信号5aを位置／速度変換器６によって
速度に変換された速度信号6aと前記速度指令発生装置１
からの速度指令信号1aとを比較し、その差に対応した電
流指令3aを出力して電流制御増幅器７に供給している。
この電流制御増幅器７は、前記電流指令3aと電動機４
の電流を検出する電流検出器８の電流信号8aとの偏差を
演算するとともに、この偏差分に不平衡トルク指令装置
９からの荷重信号9aを加えて、電力制御信号7aを出力
し、この信号を電力変換装置10に供給する。電力変換装
置10はこの電力制御信号7aに基づいて電動機４への供給
電力を制御する。
の電流を検出する電流検出器８の電流信号8aとの偏差を
演算するとともに、この偏差分に不平衡トルク指令装置
９からの荷重信号9aを加えて、電力制御信号7aを出力
し、この信号を電力変換装置10に供給する。電力変換装
置10はこの電力制御信号7aに基づいて電動機４への供給
電力を制御する。
この結果、電動機４は綱車13を回転させ、これにより
該綱車13に巻き掛けられている主索12の両端に釣合い錘
11に対して取り付けられているかご２を移動させるよう
になっている。
該綱車13に巻き掛けられている主索12の両端に釣合い錘
11に対して取り付けられているかご２を移動させるよう
になっている。
また、かご２は着床装置14を有する。この着床装置14
はエレベータ昇降路の各階床に設けられている着床検出
板15A,15B,…を検出して着床信号14aを速度指令発生装
置１に供給する。速度指令発生装置１はこの着床信号に
基づいて速度指令信号1aを出力する。
はエレベータ昇降路の各階床に設けられている着床検出
板15A,15B,…を検出して着床信号14aを速度指令発生装
置１に供給する。速度指令発生装置１はこの着床信号に
基づいて速度指令信号1aを出力する。
更に、かご２は荷重検出器16を有し、該荷重検出器16
は荷重検出信号16aを不平衡トルク指令装置９に供給す
る。
は荷重検出信号16aを不平衡トルク指令装置９に供給す
る。
不平衡トルク指令装置９は、釣合い錘11との不平衡ト
ルク分を補正する信号を発生して電流制御増幅器７に供
給する。
ルク分を補正する信号を発生して電流制御増幅器７に供
給する。
上述したエレベータ制御装置は、第４図において点線
で囲んで示す速度指令発生装置１、速度制御増幅器３、
位置／速度変換器６、電流制御増幅器７等を個別回路で
構成しているが、近年マイクロコンピュータの発達にと
もない、エレベータの制御にもマイクロコンピュータに
よるディジタル制御が広く採用され、上述した各装置は
マイクロコンピュータで置き換えられているものが多く
採用されている。
で囲んで示す速度指令発生装置１、速度制御増幅器３、
位置／速度変換器６、電流制御増幅器７等を個別回路で
構成しているが、近年マイクロコンピュータの発達にと
もない、エレベータの制御にもマイクロコンピュータに
よるディジタル制御が広く採用され、上述した各装置は
マイクロコンピュータで置き換えられているものが多く
採用されている。
（発明が解決しようとする課題） マイクロコンピュータを使用したディジタル制御式の
エレベータ制御装置でも、エレベータの調整時や保守時
等には、エレベータの運行状態により時々刻々変化する
制御途中のディジタル処理されている制御量、例えば、
速度基準値と速度フィードバック値との偏差を簡単に目
視できるアナログ信号として取出して、その状態を確認
したいという要望があるが、マイクロコンピュータを使
用してディジタル制御されるエレベータにおいては、各
制御量はディジタル量としてRAM等に記憶されているた
め、アナログ量として簡単に出力することができないと
いう問題がある。
エレベータ制御装置でも、エレベータの調整時や保守時
等には、エレベータの運行状態により時々刻々変化する
制御途中のディジタル処理されている制御量、例えば、
速度基準値と速度フィードバック値との偏差を簡単に目
視できるアナログ信号として取出して、その状態を確認
したいという要望があるが、マイクロコンピュータを使
用してディジタル制御されるエレベータにおいては、各
制御量はディジタル量としてRAM等に記憶されているた
め、アナログ量として簡単に出力することができないと
いう問題がある。
本発明は、上記に鑑みてなされたもので、その目的と
するところは、コンピュータを使用してディジタル制御
されるエレベータのディジタル制御量を適当な大きさの
アナログ信号にして簡単に出力し得るエレベータの制御
量出力装置を提供することにある。
するところは、コンピュータを使用してディジタル制御
されるエレベータのディジタル制御量を適当な大きさの
アナログ信号にして簡単に出力し得るエレベータの制御
量出力装置を提供することにある。
（課題を解決するための手段） 上記目的を達成するため、本発明のエレベータの制御
量出力装置は、コンピュータを用いて各制御量をRAMに
記憶しながらディジタル制御されるエレベータの制御量
を出力するエレベータの制御量出力装置であって、前記
コンピュータのデータバスに接続された所定ビット数の
ディジタル−アナログ変換器と、出力したい所望の制御
量の指定情報および所定の係数値を入力する入力手段
と、該入力手段から入力された制御量の指定情報に対応
するディジタル制御量を前記RAMから読み出す読み出し
手段と、該読み出し手段で読み出されたディジタル制御
量と前記所定の係数値とを乗算する乗算手段と、該乗算
手段からの乗算結果のうち、あらかじめ設定した所定ビ
ット位置の前記所定ビット数に対応するディジタルビッ
ト情報をアナログ量として出力すべく前記ディジタル−
アナログ変換器に供給するように制御する制御手段とを
有することを要旨とする。
量出力装置は、コンピュータを用いて各制御量をRAMに
記憶しながらディジタル制御されるエレベータの制御量
を出力するエレベータの制御量出力装置であって、前記
コンピュータのデータバスに接続された所定ビット数の
ディジタル−アナログ変換器と、出力したい所望の制御
量の指定情報および所定の係数値を入力する入力手段
と、該入力手段から入力された制御量の指定情報に対応
するディジタル制御量を前記RAMから読み出す読み出し
手段と、該読み出し手段で読み出されたディジタル制御
量と前記所定の係数値とを乗算する乗算手段と、該乗算
手段からの乗算結果のうち、あらかじめ設定した所定ビ
ット位置の前記所定ビット数に対応するディジタルビッ
ト情報をアナログ量として出力すべく前記ディジタル−
アナログ変換器に供給するように制御する制御手段とを
有することを要旨とする。
（作用） 本発明のエレベータの制御量出力装置では、コンピュ
ータのデータバスに所定ビット数のディジタル−アナロ
グ変換器を接続し、出力したい所望の制御量の指定情報
および所定の係数値を入力し、該指定情報に対応するデ
ィジタル制御量をRAMから読み出し、この読み出したデ
ィジタル制御量と前記係数値とを乗算し、この乗算結果
のうち、あらかじめ設定した所定ビット位置の所定ビッ
ト数に対応するディジタルビット情報を前記ディジタル
−アナログ変換器に供給してアナログ信号に変換して出
力する。そして、実際のエレベータ制御の確認、調整作
業ではアナログ測定器をディジタル−アナログ変換器の
出力ポートに接続して信号波形を見、適当な振幅の波形
が得られない場合には、アナログ測定器に表示される信
号波形が適当な振幅のものになるように、入力手段によ
り係数値を変更入力する。これによって、ディジタル制
御系のディジタル制御量の変動を適当な大きさのアナロ
グ信号波形にして取り出して確認、調整作業が行えるよ
うになる。
ータのデータバスに所定ビット数のディジタル−アナロ
グ変換器を接続し、出力したい所望の制御量の指定情報
および所定の係数値を入力し、該指定情報に対応するデ
ィジタル制御量をRAMから読み出し、この読み出したデ
ィジタル制御量と前記係数値とを乗算し、この乗算結果
のうち、あらかじめ設定した所定ビット位置の所定ビッ
ト数に対応するディジタルビット情報を前記ディジタル
−アナログ変換器に供給してアナログ信号に変換して出
力する。そして、実際のエレベータ制御の確認、調整作
業ではアナログ測定器をディジタル−アナログ変換器の
出力ポートに接続して信号波形を見、適当な振幅の波形
が得られない場合には、アナログ測定器に表示される信
号波形が適当な振幅のものになるように、入力手段によ
り係数値を変更入力する。これによって、ディジタル制
御系のディジタル制御量の変動を適当な大きさのアナロ
グ信号波形にして取り出して確認、調整作業が行えるよ
うになる。
（実施例） 以下、図面を用いて本発明の実施例を説明する。
第１図は本発明の一実施例に係わるエレベータの制御
量出力装置を適用したエレベータ制御装置の構成を示す
ブロック図である。同図に示すエレベータ制御装置は、
前述した第４図の装置において前記速度指令発生装置
１、速度制御増幅器３、位置／速度変換器６、電流制御
増幅器７をマイクロコンピュータ20で構成するととも
に、該マイクロコンピュータ20のデータバス27上に本発
明のエレベータの制御量出力装置を実施するためのディ
ジタル−アナログ変換器24を接続した点が異なるもので
あり、その他の構成は第４図の装置と同じであるので、
同じ構成要素には同じ符号を付してある。
量出力装置を適用したエレベータ制御装置の構成を示す
ブロック図である。同図に示すエレベータ制御装置は、
前述した第４図の装置において前記速度指令発生装置
１、速度制御増幅器３、位置／速度変換器６、電流制御
増幅器７をマイクロコンピュータ20で構成するととも
に、該マイクロコンピュータ20のデータバス27上に本発
明のエレベータの制御量出力装置を実施するためのディ
ジタル−アナログ変換器24を接続した点が異なるもので
あり、その他の構成は第４図の装置と同じであるので、
同じ構成要素には同じ符号を付してある。
前記マイクロコンピュータ20は、マイクロプロセッサ
からなるCPU21と、該CPU21のデータバス27にそれぞれ接
続されたエレベータのディジタル制御を行う演算処理プ
ログラムを記憶したROM22と、演算処理の結果を記憶す
るRAM23と、入力インタフェース25と、出力インタフェ
ース26と、上述したようにデータバス27に接続された比
較的安価な例えば８ビット構成のディジタル−アナログ
変換器24とから構成されている。
からなるCPU21と、該CPU21のデータバス27にそれぞれ接
続されたエレベータのディジタル制御を行う演算処理プ
ログラムを記憶したROM22と、演算処理の結果を記憶す
るRAM23と、入力インタフェース25と、出力インタフェ
ース26と、上述したようにデータバス27に接続された比
較的安価な例えば８ビット構成のディジタル−アナログ
変換器24とから構成されている。
次に、第２図に示すフローチャートを参照して、本発
明の一実施例に係わるエレベータの制御量出力装置の作
用を説明する。なお、第１図に示すエレベータ制御装置
において、マイクロコンピュータ20で演算処理される制
御量はディジタル形式でRAM23のあるアドレスに記憶さ
れている。
明の一実施例に係わるエレベータの制御量出力装置の作
用を説明する。なお、第１図に示すエレベータ制御装置
において、マイクロコンピュータ20で演算処理される制
御量はディジタル形式でRAM23のあるアドレスに記憶さ
れている。
従って、ある所望の制御量、例えば、エレベータ速度
の速度基準値とフィードバック値との偏差をアナログ信
号に変換して取り出したい場合には、該制御量の記憶さ
れているRAM23上のアドレス値Ｘを外部から入力インタ
フェース25を介して入力信号として読み込む（ステップ
110）。また、所定の係数値であるディジタルゲイン値
Ｂ（これは制御ゲインではなく、取り出す制御量の種類
に応じて時間変化幅が大小異なるので、アナログ信号と
して取り出すビット位置を調整するために設定するもの
である）も外部から入力インタフェース25を介して入力
信号として読み込む（ステップ120）。それから、前記
アドレス値Ｘに対応するRAM23のロケーションからディ
ジタル制御量である内容Ａを読み出す（ステップ13
0）。そして、この読み出した値Ａと前記ディジタルゲ
インＢとの符号乗算を行い、乗算値Ｃを求める（ステッ
プ140）。この乗算値ＣはRAM23から読み出した値および
ディジタルゲイン値Ｂに対して倍のビット長をもった値
である。すなわち、A,Bの値がそれぞれ例えば16ビット
長の値であるとすると、値Ｃは32ビット長の値である。
の速度基準値とフィードバック値との偏差をアナログ信
号に変換して取り出したい場合には、該制御量の記憶さ
れているRAM23上のアドレス値Ｘを外部から入力インタ
フェース25を介して入力信号として読み込む（ステップ
110）。また、所定の係数値であるディジタルゲイン値
Ｂ（これは制御ゲインではなく、取り出す制御量の種類
に応じて時間変化幅が大小異なるので、アナログ信号と
して取り出すビット位置を調整するために設定するもの
である）も外部から入力インタフェース25を介して入力
信号として読み込む（ステップ120）。それから、前記
アドレス値Ｘに対応するRAM23のロケーションからディ
ジタル制御量である内容Ａを読み出す（ステップ13
0）。そして、この読み出した値Ａと前記ディジタルゲ
インＢとの符号乗算を行い、乗算値Ｃを求める（ステッ
プ140）。この乗算値ＣはRAM23から読み出した値および
ディジタルゲイン値Ｂに対して倍のビット長をもった値
である。すなわち、A,Bの値がそれぞれ例えば16ビット
長の値であるとすると、値Ｃは32ビット長の値である。
以上のように求めた乗算値Ｃの値の任意のビット長、
すなわち前記ディジタル−アナログ変換器24の所定のビ
ット数であるビット精度分に相当するビット長をディジ
タル−アナログ変換器24に供給し、該変換器でアナログ
値に変換して出力する。なお、この場合に出力される任
意のビット長の位置は装置において予め決められた位置
である。すなわち、乗算結果Ｃの値が32ビット長であ
り、ディジタル−アナログ変換器24が８ビット形式のも
のである場合には、例えば乗算結果の上位16ビットの下
半分の８ビットというように決められている。
すなわち前記ディジタル−アナログ変換器24の所定のビ
ット数であるビット精度分に相当するビット長をディジ
タル−アナログ変換器24に供給し、該変換器でアナログ
値に変換して出力する。なお、この場合に出力される任
意のビット長の位置は装置において予め決められた位置
である。すなわち、乗算結果Ｃの値が32ビット長であ
り、ディジタル−アナログ変換器24が８ビット形式のも
のである場合には、例えば乗算結果の上位16ビットの下
半分の８ビットというように決められている。
第３図はこの関係を具体的に示す説明図である。この
図は、例えば上述したように前記値A,Bが16ビット長、
ディジタル−アナログ変換器24が８ビット、ディジタル
−アナログ変換器24に出力させるデータは乗算結果の上
位16ビットの下半分の８ビットであるとした場合につい
て説明したものであり、前記値A,Bがそれぞれ16進数
（以下、Ｈと記載する）のＡ＝1234（Ｈ）およびＢ＝01
00（Ｈ）であるとすると、Ｃ＝123400（Ｈ）となり、マ
イクロコンピュータ20は８ビットのディジタル−アナロ
グ変換器24に対して上位16ビットの下半分の８ビットで
ある12（Ｈ）という値を出力し、この値がディジタル−
アナログ変換器24でアナログ量に変換されて出力され
る。また、第３図でディジタルゲインＢの値をＢ＝1000
（Ｈ）とすると、Ｃ＝1234000（Ｈ）となり、ディジタ
ル−アナログ変換器24には23（Ｈ）という値が供給さ
れ、この値がアナログ量に変換されて出力される。すな
わち、ディジタルゲインである係数値を調整することに
より長いビット数の乗算結果のうちの所望の部分のみを
比較的ビット数が短く経済的なディジタル−アナログ変
換器24から効率的に出力することができるのである。
図は、例えば上述したように前記値A,Bが16ビット長、
ディジタル−アナログ変換器24が８ビット、ディジタル
−アナログ変換器24に出力させるデータは乗算結果の上
位16ビットの下半分の８ビットであるとした場合につい
て説明したものであり、前記値A,Bがそれぞれ16進数
（以下、Ｈと記載する）のＡ＝1234（Ｈ）およびＢ＝01
00（Ｈ）であるとすると、Ｃ＝123400（Ｈ）となり、マ
イクロコンピュータ20は８ビットのディジタル−アナロ
グ変換器24に対して上位16ビットの下半分の８ビットで
ある12（Ｈ）という値を出力し、この値がディジタル−
アナログ変換器24でアナログ量に変換されて出力され
る。また、第３図でディジタルゲインＢの値をＢ＝1000
（Ｈ）とすると、Ｃ＝1234000（Ｈ）となり、ディジタ
ル−アナログ変換器24には23（Ｈ）という値が供給さ
れ、この値がアナログ量に変換されて出力される。すな
わち、ディジタルゲインである係数値を調整することに
より長いビット数の乗算結果のうちの所望の部分のみを
比較的ビット数が短く経済的なディジタル−アナログ変
換器24から効率的に出力することができるのである。
また、上述したようなディジタル−アナログ変換器24
を２組設ければ、２種類の制御量を同時に出力し、両制
御間の対比も容易に行うことができ、汎用性を拡大する
ことができる。
を２組設ければ、２種類の制御量を同時に出力し、両制
御間の対比も容易に行うことができ、汎用性を拡大する
ことができる。
具体的に例示すると、次の通りである。例えば、ディ
ジタル制御量が次のように下位ビット位置だけが変化
し、上位ビット位置の値は変化しないようなものである
場合、 このディジタル制御量にディジタルゲインＢとして
「0100」（Ｈ）をかけたとすれば、 という値が得られる。ところが、上述したように32ビ
ットデータ列の上位16ビットのうちの下位８ビットの値
だけを取り出してD/A変換する設定であれば、このデー
タ列では、「12」（Ｈ），「13」，「1A」，「12」，
「14」，「13」，…というデータ列が取り出されること
になるが、このような下位４ビット（２進数）分の変化
だけでは、これをアナログ変換した信号の変動がきわめ
て小さいものとなってしまうことがある。
ジタル制御量が次のように下位ビット位置だけが変化
し、上位ビット位置の値は変化しないようなものである
場合、 このディジタル制御量にディジタルゲインＢとして
「0100」（Ｈ）をかけたとすれば、 という値が得られる。ところが、上述したように32ビ
ットデータ列の上位16ビットのうちの下位８ビットの値
だけを取り出してD/A変換する設定であれば、このデー
タ列では、「12」（Ｈ），「13」，「1A」，「12」，
「14」，「13」，…というデータ列が取り出されること
になるが、このような下位４ビット（２進数）分の変化
だけでは、これをアナログ変換した信号の変動がきわめ
て小さいものとなってしまうことがある。
そこで、このような場合には、ディジタルゲインＢを
「1000」（Ｈ）に設定することにして、 というデータ列を得て、この32ビットデータ列に対し
て、その上位16ビットのうちの下位８ビット分の値だけ
を取り出してD/A変換する設定にする。こうすれば、D/A
変換器に与えられるディジタル値は、 「23」→「3F」→「A5」→「2B」→「42」→「33」→
…と変化し、これをアナログ量として取り出せば、８ビ
ット（２進数）分の全体が変化することになり、注目し
ている制御量の時間的変動を測定器で確認することがで
きるようになる。そしてさらに大きな時間的変化を見る
必要があれば、ディジタルゲインＢをさらに大きな値に
設定すればよいことになる。
「1000」（Ｈ）に設定することにして、 というデータ列を得て、この32ビットデータ列に対し
て、その上位16ビットのうちの下位８ビット分の値だけ
を取り出してD/A変換する設定にする。こうすれば、D/A
変換器に与えられるディジタル値は、 「23」→「3F」→「A5」→「2B」→「42」→「33」→
…と変化し、これをアナログ量として取り出せば、８ビ
ット（２進数）分の全体が変化することになり、注目し
ている制御量の時間的変動を測定器で確認することがで
きるようになる。そしてさらに大きな時間的変化を見る
必要があれば、ディジタルゲインＢをさらに大きな値に
設定すればよいことになる。
逆に、注目しているディジタル制御量が時間的に大き
な変動をするものである場合、 これにかけるディジタルゲインＢは「0100」であれば
よく、それによって、 というように、32ビットデータ列のうち上位16ビット
のうちの下位８ビット分のデータ列、 「FA」→「12」→「EA」→「22」→… によってこの制御量の時間的変化をアナログ波形の変
動として目視できることになる。むろん、さらに大きな
変動を得たいのであれば、ディジタルゲインＢとして
「1000」を用いることもできる。
な変動をするものである場合、 これにかけるディジタルゲインＢは「0100」であれば
よく、それによって、 というように、32ビットデータ列のうち上位16ビット
のうちの下位８ビット分のデータ列、 「FA」→「12」→「EA」→「22」→… によってこの制御量の時間的変化をアナログ波形の変
動として目視できることになる。むろん、さらに大きな
変動を得たいのであれば、ディジタルゲインＢとして
「1000」を用いることもできる。
このようにして、ディジタル制御量の変動がどのよう
なものであるかを、ディジタル制御量そのものをアナロ
グ値に変換して時間的変動を見るというのではなく、従
来から用いられているアナログ測定器をD/A変換器24の
出力ポートに接続し、さらに入力手段でディジタルゲイ
ンＢを調整することによってアナログ測定器が表示する
信号波形を適当な大きさのものに調整し、制御途中で現
在の制御がどのようなものであるかを確認できるように
するのである。
なものであるかを、ディジタル制御量そのものをアナロ
グ値に変換して時間的変動を見るというのではなく、従
来から用いられているアナログ測定器をD/A変換器24の
出力ポートに接続し、さらに入力手段でディジタルゲイ
ンＢを調整することによってアナログ測定器が表示する
信号波形を適当な大きさのものに調整し、制御途中で現
在の制御がどのようなものであるかを確認できるように
するのである。
以上説明したように、本発明によれば、コンピュータ
のデータバスに所定ビット数のディジタル−アナログ変
換器を接続し、出力したい所望の制御量の指定情報およ
び所定の係数値を入力し、該指令情報に対応するディジ
タル制御量をRAMから読み出し、この読み出したディジ
タル制御量と前記係数値とを乗算し、この乗算結果のう
ち、あらかじめ設定した所定ビット位置の所定ビット数
に対応するディジタルビット情報を前記ディジタル−ア
ナログ変換器に供給してアナログ量として出力している
ので、比較的簡単かつ経済的に所望の制御量の変化をア
ナログ信号にして出力することができ、エレベータ制御
途中での確認、調整作業が、従来と同様のアナログ測定
器に表示される信号波形を見て行えるようになる。ま
た、係数値を変更することにより、制御量の任意のビッ
ト情報をアナログ量として出力することができ、適当な
係数値に設定変更することによってディジタル−アナロ
グ変換器のアナログ出力の信号波形を適当な大きさのも
のにして取り出すための調整も容易に行える。
のデータバスに所定ビット数のディジタル−アナログ変
換器を接続し、出力したい所望の制御量の指定情報およ
び所定の係数値を入力し、該指令情報に対応するディジ
タル制御量をRAMから読み出し、この読み出したディジ
タル制御量と前記係数値とを乗算し、この乗算結果のう
ち、あらかじめ設定した所定ビット位置の所定ビット数
に対応するディジタルビット情報を前記ディジタル−ア
ナログ変換器に供給してアナログ量として出力している
ので、比較的簡単かつ経済的に所望の制御量の変化をア
ナログ信号にして出力することができ、エレベータ制御
途中での確認、調整作業が、従来と同様のアナログ測定
器に表示される信号波形を見て行えるようになる。ま
た、係数値を変更することにより、制御量の任意のビッ
ト情報をアナログ量として出力することができ、適当な
係数値に設定変更することによってディジタル−アナロ
グ変換器のアナログ出力の信号波形を適当な大きさのも
のにして取り出すための調整も容易に行える。
第１図は本発明の一実施例に係わるエレベータの制御量
出力装置を適用したエレベータ制御装置の構成を示すブ
ロック図、第２図は前記実施例のエレベータの制御量出
力装置の作用を示すフローチャート、第３図は第２図の
エレベータの制御量出力装置の作用を更に具体的に示す
説明図、第４図は従来のエレベータ制御装置の構成を示
すブロック図である。 20……マイクロコンピュータ、21……CPU、23……RAM、
24……ディジタル−アナログ変換器、27……データバ
ス。
出力装置を適用したエレベータ制御装置の構成を示すブ
ロック図、第２図は前記実施例のエレベータの制御量出
力装置の作用を示すフローチャート、第３図は第２図の
エレベータの制御量出力装置の作用を更に具体的に示す
説明図、第４図は従来のエレベータ制御装置の構成を示
すブロック図である。 20……マイクロコンピュータ、21……CPU、23……RAM、
24……ディジタル−アナログ変換器、27……データバ
ス。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) B66B 3/00 - 5/00
Claims (1)
- 【請求項１】コンピュータを用いて各制御量をRAMに記
憶しながらディジタル制御されるエレベータの制御量を
出力するエレベータの制御量出力装置であって、 前記コンピュータのデータバスに接続された所定ビット
数のディジタル−アナログ変換器と、 出力したい所望の制御量の指定情報および所定の係数値
を入力する入力手段と、 該入力手段から入力された制御量の指定情報に対応する
ディジタル制御量を前記RAMから読み出す読み出し手段
と、 該読み出し手段で読み出されたディジタル制御量と前記
所定の係数値とを乗算する乗算手段と、 該乗算手段からの乗算結果のうち、あらかじめ設定され
た所定ビット位置の前記所定ビット数に対応するディジ
タルビット情報をアナログ量として出力すべく前記ディ
ジタル−アナログ変換器に供給するように制御する制御
手段とを有することを特徴とするエレベータの制御量出
力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2068138A JP2878767B2 (ja) | 1990-03-20 | 1990-03-20 | エレベータの制御量出力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2068138A JP2878767B2 (ja) | 1990-03-20 | 1990-03-20 | エレベータの制御量出力装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03272984A JPH03272984A (ja) | 1991-12-04 |
| JP2878767B2 true JP2878767B2 (ja) | 1999-04-05 |
Family
ID=13365087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2068138A Expired - Lifetime JP2878767B2 (ja) | 1990-03-20 | 1990-03-20 | エレベータの制御量出力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2878767B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| PL1638880T5 (pl) * | 2003-06-30 | 2013-12-31 | Inventio Ag | System bezpieczeństwa instalacji dźwigowej |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4930604A (en) * | 1988-10-31 | 1990-06-05 | United Technologies Corporation | Elevator diagnostic monitoring apparatus |
| JPH02225273A (ja) * | 1989-02-27 | 1990-09-07 | Hitachi Elevator Eng & Service Co Ltd | エレベータ遠隔監視装置 |
-
1990
- 1990-03-20 JP JP2068138A patent/JP2878767B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03272984A (ja) | 1991-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4431957A (en) | Method and apparatus for generating signals representing motor flux in an AC motor | |
| JP2878767B2 (ja) | エレベータの制御量出力装置 | |
| US4451770A (en) | Method and apparatus for determining the resistance of an AC motor stator | |
| US4422022A (en) | Speed control for truck | |
| JPS6151212A (ja) | 電動機の周期運転制御方式 | |
| JPS633556B2 (ja) | ||
| JPH0543148A (ja) | エレベータの制御信号出力装置 | |
| JPS6129238B2 (ja) | ||
| JPH10253795A (ja) | 核計装装置の出力調整回路 | |
| JPH0796423B2 (ja) | エレベータの制御装置 | |
| JPH0853272A (ja) | エレベータの制御装置 | |
| JPH0887331A (ja) | 位置フィードバック補正方法 | |
| JP2838428B2 (ja) | ロボットの制御方法 | |
| JP3339275B2 (ja) | インバータ装置のトルク制御装置 | |
| JP2663387B2 (ja) | 安定化フィードバック制御方法 | |
| JPH04308176A (ja) | エレベータの不平衡荷重補正値調整装置 | |
| JPS6097184A (ja) | エレベ−タの制御装置 | |
| JPS6077690A (ja) | 直流モ−タの速度制御装置 | |
| EP0913923A2 (en) | Servo-motor driving method | |
| JPH0650960B2 (ja) | 同期発電機のディジタル制御自動電圧調整器 | |
| JPS6151211A (ja) | 電動機の周期運転制御方式 | |
| JPH02147909A (ja) | 圧力センサの利得調整装置 | |
| EP0166744B1 (en) | A programmed microprocessor for a speed control system for a d.c. motor | |
| JPS61254087A (ja) | 直流電動機の速度制御装置 | |
| KR950007358Y1 (ko) | 서보모터의 아날로그/디지탈 겸용 속도제어기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080122 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090122 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100122 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100122 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110122 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110122 Year of fee payment: 12 |