JP2876408B2 - パルスアンプ - Google Patents
パルスアンプInfo
- Publication number
- JP2876408B2 JP2876408B2 JP8271689A JP8271689A JP2876408B2 JP 2876408 B2 JP2876408 B2 JP 2876408B2 JP 8271689 A JP8271689 A JP 8271689A JP 8271689 A JP8271689 A JP 8271689A JP 2876408 B2 JP2876408 B2 JP 2876408B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- fet
- electrode
- gate
- characteristic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Amplifiers (AREA)
Description
ジタルアンプに関するものである。
の電子移動度に比べ約4倍速いGa As FET(以下FET)が
用いられ、アンプとして第15図に示す回路及びその配置
が用いられる。第15図において、W1は入力端子とFETの
ゲート間を接続するボンディングワイヤ(以下ワイヤ)
で、Lはその残留インダクタンス、CはFETゲートの入
力容量、Zは入力終端抵抗で通常信号源インピーダンス
と同一の値がとられる。入力端子に入力されたパルス入
力はワイヤW1を介しFETのゲートに伝達され、FETによっ
て増幅され、出力端子へ導かれる。
るパルスアンプの回路及びその配置である。
Tのゲートを接続するワイヤでその残留インダクタンス
L、CはそれぞれのFETのゲート入力容量である。入力
端子に入力されたパルス入力はワイヤW1又はW3を介しそ
れぞれのFETのゲートに伝達され、FETで増幅され、それ
ぞれの出力端子へ導かれる。
ことを課題とする。
しても、ワイヤの残留インダクタンスL及びFETゲート
入力容量Cによる高域阻止動作より高速動作に制限を受
ける欠点があった。例えばZを50Ω、Lを0.375nH、C
を0.3pFとすると第17図に示す様に高域は21GHzで−3dB
となる。更にFETのゲート入力抵抗分が終端抵抗のイン
ピーダンスに比べ全周波数帯域まで十分に大きい値であ
ったにしても、前記LとCによって、終端抵抗のインピ
ーダンスよりもずれてくる。第18図にZを50Ω、Lを0.
375nH、Cを0.3pFとした場合の入力リターンロス特性を
示す。前記LとCによる入力リターンロス劣化のため、
入力されたパルスが反射され、正確に出力へ伝達されな
いという欠点。
制限と入力リターンロス劣化特性例をそれぞれ第19図、
第20図に示す。Z,L及びCの値はそれぞれ50Ω、0.375n
H、0.3pFとした。第19図、第20図に示す様に、前記同様
高速動作制限及び入力リターンロス劣化による出力に伝
達されるパルス波形不正確性という欠点。
て、入力ラインに接続されている入力終端抵抗を切りは
なし、該入力終端抵抗とFETのゲート電極とを、もう1
つのワイヤで接続する。
いて、入力ラインと各FETゲート間を接続するワイヤを
初段のみ残し、他は以下の様に接続変更する。
ヤで接続する。又入力ラインに接続されている入力終端
抵抗を切りはなし、該入力終端抵抗と第2のFETのゲー
ト電極とをワイヤで接続する。
る(残留インダクタンスを適当な値にする)ことによ
り、高速動作制限を緩和し、入力リターンロス劣化を緩
和することができる。また、入力終端抵抗を使用してい
るので直流から高域まで動作可能なパルスアンプを実現
できた。
て、1はパルス増幅用FET、2はFETのドレイン電極、3
はFETのソース電極、4はFETのゲート電極、5は入力電
極、W1は該入力電極と該ゲート電極とを接続するワイヤ
でLはその残留インダクタンス、Zは入力終端抵抗、W3
は該入力終端抵抗と該ゲート電極とを接続するワイヤで
Lはその残留インダクタンス、Cは該FETのゲート入力
容量である。
力容量C及び入力終端回路Zの関係について考察する。
まず、Z=2L/Cとして、例えば、L=0.375nH、C=0.3
pF、Z=50Ωとし、FETのゲインを1とし、FETゲート入
力抵抗を100kΩとする。
作特性である入出力間特性S21と及び入力リターンロス
特性S11と密接な関係があり、定量的評価においては前
記S21,S11が通常用いられる。前記L,C,Z等の条件におい
てのS21特性を第3図に、S11特性を第4図に示す。
とし、他は同一条件とする。この場合のS21特性を第5
図に、S11特性を第6図に示す。
とし、他は同一条件とする。この場合のS21特性を第7
図に、S11特性を第8図に示す。
特性を第3,5,7図において比較すると第3及び第5図に
比べ第7図のS21特性の高域が悪化している。又S11特性
を第4,6,8図において比較すると、第4及び第6図が第
8図のS11特性の高域が良くない。従ってS21,S11特性を
示したごとく、Z≧2L/Cの関係が都合が良いことがわか
る。
て、11は第1のパルス増幅用FET、12はFETのドレイン電
極、13はFETのソース電極、14はFETのゲート電極、15は
入力電極、W1は該入力電極と該ゲート電極を接続するワ
イヤでLはその残留インダクタンス、16は第2のパルス
増幅用FET、17は第2FETのドレイン電極、18は第2FETの
ソース電極、19は第2FETのゲート電極、W3は2つのFET
のゲート電極を接続するワイヤで2Lはその残留インダク
タンス、Zは入力終端抵抗、W2は該終端抵抗と第2FETの
ゲート電極を接続するワイヤでLはその残留インダクタ
ンス、CはそれぞれのFETのゲート入力容量Cである。
ンダクタンス2L、それぞれのFETのゲート入力容量Cと
入力終端抵抗Zの関係について第1の実施例と同様に考
察する。第1の実施例の条件と異なる個所はW2の残留イ
ンダクタンス2Lのみである。
でのS21,S31特性を第9図に、S11特性を第10図にそれぞ
れ示す。
のS21,S31特性を第11図に、S11特性を第12図にそれぞれ
示す。
のS21,S31特性を第13図に、S11特性を第14図にそれぞれ
示す。
と、第9図、第10図に示す特性が良く、Z=2L/Cの条件
が適当である。
18図の比較において明らかな様に、ワイヤの接続変更及
びワイヤを適当な長さ(適当な残留インダクタンスの
値)にすることにより、S21,S11特性を改善することが
でき、高域まで動作するパルスアンプを実現できる。
アンプにおいて、第9図と第19図の比較、第10図と第20
図の比較で明らかな様に、ワイヤの接続変更及びワイヤ
を適当な長さにすることにより、S21,S31,S11特性を改
善でき、高域まで動作するパルスアンプを実現できる。
ヤを所望の長さにして適当な残留インダクタンスの値に
することにより、アンプゲイン特性および反射係数特性
を改善することができ、それによって高域まで動作する
パルスアンプを実現できた。また、入力終端抵抗を使用
しているので、直流から高域まで動作可能なパルスアン
プを実現できた。
ルスアンプにおいて、入力電極に接続されるワイヤの接
続変更及びワイヤを所望の長さにすることにより、アン
プゲイン特性および反射係数特性を改善でき、それによ
って高域まで動作するパルスアンプを実現できた。
1つのパルス入力から1つのパルス出力を得る例を示す
図、 第2図(a),(b)は本発明の第2の実施例であり、
1のパルス入力から2つのパルス出力を得る例を示す
図、 第3図は第1図のS21特性例(条件、Z=2L/C)、 第4図は第1図のS11特性例(条件、Z=2L/C)、 第5図は第1図のS21特性例(条件、Z>2L/C)、 第6図は第1図のS11特性例(条件、Z>2L/C)、 第7図は第1図のS21特性例(条件、Z<2L/C)、 第8図は第1図のS11特性例(条件、Z<2L/C)、 第9図は第2図のS21,S31特性例(条件、Z=2L/C)、 第10図は第2図のS11特性例(条件、Z=2L/C)、 第11図は第2図のS21,S31特性例(条件、Z>2L/C)、 第12図は第2図のS11特性例(条件、Z>2L/C)、 第13図は第2図のS21,S31特性例(条件、Z<2L/C)、 第14図は第2図のS11特性例(条件、Z<2L/C)、 第15図は従来の実施例であり、1つのパルス入力から1
つのパルス出力を得る例を示す図、 第16図(a),(b)は従来の実施例であり、1つのパ
ルス入力から2つのパルス出力を得る例を示す図、 第17図は第15図のS21特性例(条件、Z=2L/C)、 第18図は第15図のS11特性例(条件、Z=2L/C)、 第19図は第16図のS21,S31特性例(条件、Z=2L/C)、 第20図は第16図のS11特性例(条件、Z=2L/C)であ
る。 図中の1,11,16はパルス増幅用FET、2,12,17はFETのドレ
イン電極、3,13,18はFETのソース電極、4,14,19はFETの
ゲート電極、5,15はパルス入力電極、Wは電極間を接続
するワイヤでL及び2Lはその残留インダクタンス、Zは
入力終端回路、CはFETのゲート入力容量である。
Claims (2)
- 【請求項1】ドレイン電極(2)と、ソース電極(3)
と、ゲート電極(4)とを備えたFET(1)と、該ゲー
ト電極に近接する位置まで延びる入力電極(5)と該ゲ
ート電極とを接続する第1のワイヤ(W1)と、該ゲート
電極に近接する位置に置かれた入力終端抵抗(Z)と該
ゲート電極とを接続する第2のワイヤ(W3)とから成
り、該ソース電極と該ドレイン電極とを出力端子とし、
直流から動作するパルスアンプ。 - 【請求項2】少なくとも2つの第1及び第2のFET(1
1、16)を並列接続して成るパルスアンプであって、 第1のFETのゲート電極に近接する位置まで延びる入力
電極(15)と、 該入力電極と該第1のFETのゲート電極とを接続する第
1のワイヤ(W1)と、 第1のFETのゲート電極と第2のFETのゲート電極とを接
続する1つ又は複数の第2のワイヤ(W3)と、 第2のFETのゲート電極(19)と入力終端抵抗(Z)と
を接続する第3のワイヤ(W2)とから成り、それぞれの
FETのソース電極(13、18)とドレイン電極(12、19)
とを出力端子とし、直流から動作するパルスアンプ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8271689A JP2876408B2 (ja) | 1989-03-31 | 1989-03-31 | パルスアンプ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8271689A JP2876408B2 (ja) | 1989-03-31 | 1989-03-31 | パルスアンプ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02260904A JPH02260904A (ja) | 1990-10-23 |
JP2876408B2 true JP2876408B2 (ja) | 1999-03-31 |
Family
ID=13782136
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8271689A Expired - Lifetime JP2876408B2 (ja) | 1989-03-31 | 1989-03-31 | パルスアンプ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2876408B2 (ja) |
-
1989
- 1989-03-31 JP JP8271689A patent/JP2876408B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH02260904A (ja) | 1990-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5015968A (en) | Feedback cascode amplifier | |
US5028879A (en) | Compensation of the gate loading loss for travelling wave power amplifiers | |
US20060238269A1 (en) | Reflection loss suppression circuit | |
JP2643662B2 (ja) | 高出力電界効果トランジスタ増幅器 | |
EP0401632A2 (en) | Method and apparatus for broadband impedance matching | |
EP3394890A1 (en) | Off-chip distributed drain biasing of high power distributed amplifier monolithic microwave integrated circuit (mmic) chips | |
CN1764064A (zh) | 毫米波放大器 | |
JP2876408B2 (ja) | パルスアンプ | |
JP2555726B2 (ja) | 帰還形電界効果トランジスタ増幅器 | |
JP3373435B2 (ja) | 抵抗帰還トランジスタ | |
JPH07221509A (ja) | マイクロ波帯終端器 | |
JPH0758870B2 (ja) | 低抗帰還形増幅器 | |
JP2841724B2 (ja) | 半導体装置 | |
JP2591229B2 (ja) | 分布増幅器 | |
JP2594558B2 (ja) | 電界効果型トランジスタ | |
JP2737874B2 (ja) | 半導体線路変換装置 | |
DaBrecht | Coplanar balun circuits for GaAs FET high-power push-pull amplifiers | |
JPH05136641A (ja) | 進行波型増幅回路 | |
KR100375678B1 (ko) | 높은 이득-대역폭-곱을 갖는 행렬분산 증폭기 | |
JP2674741B2 (ja) | 広帯域増幅器 | |
JPH0897611A (ja) | 高周波伝送線路およびマイクロ波回路 | |
JPS6318889B2 (ja) | ||
JPH07170138A (ja) | 低雑音分布増幅器 | |
JP2001094361A (ja) | 高周波増幅回路 | |
JPH0155773B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20090122 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090122 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100122 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100122 Year of fee payment: 11 |