JP2674741B2 - 広帯域増幅器 - Google Patents
広帯域増幅器Info
- Publication number
- JP2674741B2 JP2674741B2 JP59234552A JP23455284A JP2674741B2 JP 2674741 B2 JP2674741 B2 JP 2674741B2 JP 59234552 A JP59234552 A JP 59234552A JP 23455284 A JP23455284 A JP 23455284A JP 2674741 B2 JP2674741 B2 JP 2674741B2
- Authority
- JP
- Japan
- Prior art keywords
- fet
- stage
- gate length
- amplifier
- ghz
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は広帯域増幅器に関するものである。
近年、マイクロ波通信，レーダ等の技術の進展により
マイクロ波帯をカバーする広帯域増幅器の需要が急激に
増大している。 （従来技術の問題） 従来、この種の広帯域増幅器を数MHz〜数GHzの帯域で
実現する場合にはGaAs FETを用いて抵抗容量結合増幅器
を構成していた。この抵抗容量結合増幅器は、負帰還を
かけて広帯域化を計ってもその帯域上限である高域遮断
周波数が2GHz〜4GHz程度であり、需要の多い8GHzまでの
増幅は不可能であった。 従来のFET多段構成の広帯域増幅器においては、FETの
ゲート長に関しては初段も後段も同じ長さのものが用い
られていた。この場合の増幅器の高域遮断周波数ftは高
々2GHz〜4GHz程度であった。 （発明の目的） 本発明の目的は、このような問題を解決し、8GHz程度
までの広帯域増幅を可能とする広帯域増幅器を提供する
ことにある。 （発明の構成） 本発明の構成は、FETを多段接続して構成される抵抗
容量結合型広帯域増幅器において、前記FETのうち初段
のFETをそのゲート長が最も長く形成されたFETとし、後
段FETほどそのゲート長が短かく形成されたFETとしたこ
とを特徴とする。 （実施例） GaAs FETの真性部の小信号等価回路を第３図に示す。
この等価回路をｙパラメータ表示すると y11＝w2C2 gsRg＋jw（Cgs＋Cdg） （１） y12＝−jwCdg （２） y21＝gm−jw（Cdg＋CgsRggm） （３） y22＝Gd＋jwCdg （４） となることはｙパラメータの定義すなわち より容易に導ける。例えばy11はv2＝０（ＤとＳとの間
をショート）としたときのi1/v1を計算すると ゲート長0.5μｍ、ゲート幅100μｍのGaAs FETの等価
回路パラメータはgm＝15mS、Cgs＝0.043pF、Cdg＝0.005
pF、Gd＝0.5mS、Rg＝16Ωである。このため１≫w2Cgs 2r
g 2の近似は73GHz以下で成立する。なぜならw2Cgs 2Rg 2＝
0.1とおいてｗ＝２πｆを解くと73GHzとなるからであ
る。したがって（６）式は73GHz以下で（１）式のよう
に表現できる。以下（２）、（３）、（４）式も容易に
導ける。 第４図に示す２段増幅器のRF等価回路図において１段
目（端子１から端子２まで）の電圧利得Av1は、トラン
ジスタのドレイン端子から負荷を見込んだインピーダン
スをZLとすると と表せる。これにGaAs FETのｙパラメータを代入すると となる。（８）式において で示すアンダーラインは２段目のGaAs FETのCgsを示し
ている。 50GHz以下の周波数では の近似が成立する。（９）式の関係を用いて（８）式を
整理すると と表わされる。（11）式の意味するところは平坦利得Av
10は Av10＝−gmRL （12） 3dB利得低下周波数すなわち高域遮断周波数ft1は、 となることを示している。ft1は（11）式の分母が１＋
ｊになる周波数である 一方２段目GaAs FETについて電圧利得（端子２から端
子３）を求めると、 となる。 で示したパラメータは２段目GaAs FETのパラメータを示
す。（14）式は近似的に となり、平坦利得Av20は Av20＝−gmR0 3dB利得低下周波数すなわち高域遮断周波数ft2は となる。GaAs FET、HEMTなどにおいては通常Cgs≫Cdgで
ありさらにRL＞R0（＝50Ω）となる。RLは通常100〜100
0Ωが用いられる。このためft2≫ft1となり増幅器の遮
断周波数はft1で決まってしまう。しかもこのft1はRL＝
500Ωとしたときとなる。ところがこのGaAs FET真性部のfT（電流利得遮
断周波数）は となりまた最大発振周波数fmaxは、 となりft1よりもはるかに高いことに注目する必要があ
る。すなわち広帯域増幅器の遮断周波数はFETのゲート
長を短くすることにより単にfTやfmaxが増大することに
よって決まっているのではなく、別の要因すなわち（1
3）式によって決まっているのである。 （13）式から明らかなように初段FET回路の帯域を決
めているのは初段FETのCgsではなく２段目のFETのCgsで
ある。したがって初段GaAs FETのゲート長を長くして仮
に１μｍとしても増幅器全体（２段増幅器）の帯域は全
く変化しない。 第１図は本発明の一実施例の広帯域増幅器のRF等価回
路図であり、FET2段で構成した例を示している。図にお
いて、1,2はFET,CSG1,CSG2は入力容量、R0は入出力抵
抗、RFは負帰還抵抗、RL1,RL2は負荷抵抗を示す。 本実施例の広帯域増幅器においては、初段のゲート長
を１μｍとし、後段のゲート長を0.5μｍとしている。
このような構成にすると高域遮断周波数ftを4GHz〜8GHz
に高めることができる。以下その理由を説明する。 第１図の回路における高域遮断周波数ftを見積るため
に、簡単化して負帰還抵抗RFを取除いて検討する。この
場合の初段FET回路のみの電圧利得AVは と近似的に計算できる。この（17）において、gm1は初
段FETの相互コンダクタンスである。（17）式からAVが
直流での値の 倍になる周波数ftは、次式のようになる。 この（18）式に示されたように、ftは初段FETの入力
容量CSG1には依存せず、負荷抵抗RL1と並列に存在する
後段FETの入力容量CSG2に依存する。このftを高くする
ためには、RL1CSG2を小さくすればよいが、RL1を小さく
すると（17）式より利得も下がってしまうため、RL1を
一定としたままでCSG2を小さくせざるを得ない。CSG2を
小さくするにはゲート長を短かくすればよい。 第２図（ａ），（ｂ）はこのゲート長の関係を説明す
るためのFET素子の断面図である。第２図（ａ）におい
ては、ゲート長LGが１μｍの場合のGaAs FETの断面構造
図が示され、15はｎ型能動層、12,13はソースおよびド
レイン電極、11はゲート電極、14は空乏層である。この
空乏層14はゲート電極11の下側に図のような形状でつく
られる。この空乏層14の厚みと面積によって入力容量C
SGが生ずる。一方、第２図（ｂ）にはゲート長Ｌ′Ｇが
0.5μｍのFETが示されている。これら第２図（ａ）と
（ｂ）とを比べたとき、しきい値電圧およびゲート幅を
同じとすると、空乏層の厚みは両者で差はなく、面積に
関しては第２図（ｂ）の場合は（ａ）の場合の約1/2と
なっている。このことは、第２図（ｂ）の構造の入力容
量Ｃ′SGが、第２図（ａ）の構造の入力容量CSGのほぼ1
/2になっていることを意味する。このようにゲート長が
gmに与える影響は１次近似的にはないとすることができ
るので、ゲート長を1/2にすることはCSGのみをほぼ1/2
にすることを意味する。 このように多段増幅器におけるFETの後段のゲート長
を前段の1/2とすると、利得は変えずに高域遮断周波数f
tをほぼ２倍に高めることができることが分る。 （発明の効果） 以上説明したように、本発明においては、後段FETの
ゲート長を短くすることにより、広帯域増幅器の帯域を
大幅に増大させることができマイクロ波通信，レーダ等
に用いられるマイクロ波装置の性能を向上させることが
できる。
マイクロ波帯をカバーする広帯域増幅器の需要が急激に
増大している。 （従来技術の問題） 従来、この種の広帯域増幅器を数MHz〜数GHzの帯域で
実現する場合にはGaAs FETを用いて抵抗容量結合増幅器
を構成していた。この抵抗容量結合増幅器は、負帰還を
かけて広帯域化を計ってもその帯域上限である高域遮断
周波数が2GHz〜4GHz程度であり、需要の多い8GHzまでの
増幅は不可能であった。 従来のFET多段構成の広帯域増幅器においては、FETの
ゲート長に関しては初段も後段も同じ長さのものが用い
られていた。この場合の増幅器の高域遮断周波数ftは高
々2GHz〜4GHz程度であった。 （発明の目的） 本発明の目的は、このような問題を解決し、8GHz程度
までの広帯域増幅を可能とする広帯域増幅器を提供する
ことにある。 （発明の構成） 本発明の構成は、FETを多段接続して構成される抵抗
容量結合型広帯域増幅器において、前記FETのうち初段
のFETをそのゲート長が最も長く形成されたFETとし、後
段FETほどそのゲート長が短かく形成されたFETとしたこ
とを特徴とする。 （実施例） GaAs FETの真性部の小信号等価回路を第３図に示す。
この等価回路をｙパラメータ表示すると y11＝w2C2 gsRg＋jw（Cgs＋Cdg） （１） y12＝−jwCdg （２） y21＝gm−jw（Cdg＋CgsRggm） （３） y22＝Gd＋jwCdg （４） となることはｙパラメータの定義すなわち より容易に導ける。例えばy11はv2＝０（ＤとＳとの間
をショート）としたときのi1/v1を計算すると ゲート長0.5μｍ、ゲート幅100μｍのGaAs FETの等価
回路パラメータはgm＝15mS、Cgs＝0.043pF、Cdg＝0.005
pF、Gd＝0.5mS、Rg＝16Ωである。このため１≫w2Cgs 2r
g 2の近似は73GHz以下で成立する。なぜならw2Cgs 2Rg 2＝
0.1とおいてｗ＝２πｆを解くと73GHzとなるからであ
る。したがって（６）式は73GHz以下で（１）式のよう
に表現できる。以下（２）、（３）、（４）式も容易に
導ける。 第４図に示す２段増幅器のRF等価回路図において１段
目（端子１から端子２まで）の電圧利得Av1は、トラン
ジスタのドレイン端子から負荷を見込んだインピーダン
スをZLとすると と表せる。これにGaAs FETのｙパラメータを代入すると となる。（８）式において で示すアンダーラインは２段目のGaAs FETのCgsを示し
ている。 50GHz以下の周波数では の近似が成立する。（９）式の関係を用いて（８）式を
整理すると と表わされる。（11）式の意味するところは平坦利得Av
10は Av10＝−gmRL （12） 3dB利得低下周波数すなわち高域遮断周波数ft1は、 となることを示している。ft1は（11）式の分母が１＋
ｊになる周波数である 一方２段目GaAs FETについて電圧利得（端子２から端
子３）を求めると、 となる。 で示したパラメータは２段目GaAs FETのパラメータを示
す。（14）式は近似的に となり、平坦利得Av20は Av20＝−gmR0 3dB利得低下周波数すなわち高域遮断周波数ft2は となる。GaAs FET、HEMTなどにおいては通常Cgs≫Cdgで
ありさらにRL＞R0（＝50Ω）となる。RLは通常100〜100
0Ωが用いられる。このためft2≫ft1となり増幅器の遮
断周波数はft1で決まってしまう。しかもこのft1はRL＝
500Ωとしたときとなる。ところがこのGaAs FET真性部のfT（電流利得遮
断周波数）は となりまた最大発振周波数fmaxは、 となりft1よりもはるかに高いことに注目する必要があ
る。すなわち広帯域増幅器の遮断周波数はFETのゲート
長を短くすることにより単にfTやfmaxが増大することに
よって決まっているのではなく、別の要因すなわち（1
3）式によって決まっているのである。 （13）式から明らかなように初段FET回路の帯域を決
めているのは初段FETのCgsではなく２段目のFETのCgsで
ある。したがって初段GaAs FETのゲート長を長くして仮
に１μｍとしても増幅器全体（２段増幅器）の帯域は全
く変化しない。 第１図は本発明の一実施例の広帯域増幅器のRF等価回
路図であり、FET2段で構成した例を示している。図にお
いて、1,2はFET,CSG1,CSG2は入力容量、R0は入出力抵
抗、RFは負帰還抵抗、RL1,RL2は負荷抵抗を示す。 本実施例の広帯域増幅器においては、初段のゲート長
を１μｍとし、後段のゲート長を0.5μｍとしている。
このような構成にすると高域遮断周波数ftを4GHz〜8GHz
に高めることができる。以下その理由を説明する。 第１図の回路における高域遮断周波数ftを見積るため
に、簡単化して負帰還抵抗RFを取除いて検討する。この
場合の初段FET回路のみの電圧利得AVは と近似的に計算できる。この（17）において、gm1は初
段FETの相互コンダクタンスである。（17）式からAVが
直流での値の 倍になる周波数ftは、次式のようになる。 この（18）式に示されたように、ftは初段FETの入力
容量CSG1には依存せず、負荷抵抗RL1と並列に存在する
後段FETの入力容量CSG2に依存する。このftを高くする
ためには、RL1CSG2を小さくすればよいが、RL1を小さく
すると（17）式より利得も下がってしまうため、RL1を
一定としたままでCSG2を小さくせざるを得ない。CSG2を
小さくするにはゲート長を短かくすればよい。 第２図（ａ），（ｂ）はこのゲート長の関係を説明す
るためのFET素子の断面図である。第２図（ａ）におい
ては、ゲート長LGが１μｍの場合のGaAs FETの断面構造
図が示され、15はｎ型能動層、12,13はソースおよびド
レイン電極、11はゲート電極、14は空乏層である。この
空乏層14はゲート電極11の下側に図のような形状でつく
られる。この空乏層14の厚みと面積によって入力容量C
SGが生ずる。一方、第２図（ｂ）にはゲート長Ｌ′Ｇが
0.5μｍのFETが示されている。これら第２図（ａ）と
（ｂ）とを比べたとき、しきい値電圧およびゲート幅を
同じとすると、空乏層の厚みは両者で差はなく、面積に
関しては第２図（ｂ）の場合は（ａ）の場合の約1/2と
なっている。このことは、第２図（ｂ）の構造の入力容
量Ｃ′SGが、第２図（ａ）の構造の入力容量CSGのほぼ1
/2になっていることを意味する。このようにゲート長が
gmに与える影響は１次近似的にはないとすることができ
るので、ゲート長を1/2にすることはCSGのみをほぼ1/2
にすることを意味する。 このように多段増幅器におけるFETの後段のゲート長
を前段の1/2とすると、利得は変えずに高域遮断周波数f
tをほぼ２倍に高めることができることが分る。 （発明の効果） 以上説明したように、本発明においては、後段FETの
ゲート長を短くすることにより、広帯域増幅器の帯域を
大幅に増大させることができマイクロ波通信，レーダ等
に用いられるマイクロ波装置の性能を向上させることが
できる。
【図面の簡単な説明】
第１図は本発明の一実施例の広帯域増幅器のRF等価回路
図、第２図（ａ），（ｂ）は第１図のFET素子における
ゲート長短縮の効果を説明する断面図である。第３図は
GaAs FETの真性部の小信号等価回路図である。第４図は
２段増幅器のRF等価回路図である。 図において、 1,2……FET、11……ゲート電極、12……ソース電極、13
……ドレイン電極、14……空乏層、15……ｎ型能動層、
である。
図、第２図（ａ），（ｂ）は第１図のFET素子における
ゲート長短縮の効果を説明する断面図である。第３図は
GaAs FETの真性部の小信号等価回路図である。第４図は
２段増幅器のRF等価回路図である。 図において、 1,2……FET、11……ゲート電極、12……ソース電極、13
……ドレイン電極、14……空乏層、15……ｎ型能動層、
である。
Claims (1)
- (57)【特許請求の範囲】 １．FETを多段接続して構成される抵抗容量結合型広帯
域増幅器において、前記FETのうち初段のFETをそのゲー
ト長が最も長く形成されたFETとし、後段FETほどそのゲ
ート長が短かく形成されたFETとし、２段目のFETのゲー
ト長が広帯域増幅器の帯域を決める長さに設定されてい
ることを特徴とする広帯域増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59234552A JP2674741B2 (ja) | 1984-11-07 | 1984-11-07 | 広帯域増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59234552A JP2674741B2 (ja) | 1984-11-07 | 1984-11-07 | 広帯域増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61113306A JPS61113306A (ja) | 1986-05-31 |
| JP2674741B2 true JP2674741B2 (ja) | 1997-11-12 |
Family
ID=16972807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59234552A Expired - Fee Related JP2674741B2 (ja) | 1984-11-07 | 1984-11-07 | 広帯域増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2674741B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4826592B2 (ja) * | 2008-02-26 | 2011-11-30 | 市光工業株式会社 | 車両用灯具 |
-
1984
- 1984-11-07 JP JP59234552A patent/JP2674741B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61113306A (ja) | 1986-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6049250A (en) | Dittributed feed back distributed amplifier | |
| JP4206589B2 (ja) | 分布増幅器 | |
| US4788511A (en) | Distributed power amplifier | |
| US6472941B2 (en) | Distributed amplifier with terminating circuit capable of improving gain flatness at low frequencies | |
| US6163221A (en) | High-frequency amplification device | |
| JP2643662B2 (ja) | 高出力電界効果トランジスタ増幅器 | |
| US6838940B2 (en) | High frequency power amplifier circuit | |
| JP2674741B2 (ja) | 広帯域増幅器 | |
| US5177452A (en) | Stabilized circuit of high output power transistor for microwave and milliwave | |
| JPH1188080A (ja) | 高周波増幅回路とマイクロ波集積回路 | |
| US7612610B2 (en) | Active input load wide bandwidth low noise HEMT amplifier | |
| JP3373435B2 (ja) | 抵抗帰還トランジスタ | |
| US6239670B1 (en) | Short-stub matching circuit | |
| JPH0758870B2 (ja) | 低抗帰還形増幅器 | |
| JP2555726B2 (ja) | 帰還形電界効果トランジスタ増幅器 | |
| US5017887A (en) | High frequency IC power amplifier | |
| JP2000040922A (ja) | マイクロ波増幅器 | |
| JP3150806B2 (ja) | マイクロ波フィルタ回路 | |
| JPH04287507A (ja) | 電界効果トランジスタ増幅器 | |
| JPH07321130A (ja) | 半導体装置 | |
| JPH0611091B2 (ja) | 多段増幅器 | |
| JPH0457124B2 (ja) | ||
| JP2001094361A (ja) | 高周波増幅回路 | |
| JPH07114329B2 (ja) | 負帰還増幅回路 | |
| JP2001237657A (ja) | 能動終端回路およびこれを用いた分布増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |