JP2870239B2 - 同期即時引込み方式 - Google Patents
同期即時引込み方式Info
- Publication number
- JP2870239B2 JP2870239B2 JP3197460A JP19746091A JP2870239B2 JP 2870239 B2 JP2870239 B2 JP 2870239B2 JP 3197460 A JP3197460 A JP 3197460A JP 19746091 A JP19746091 A JP 19746091A JP 2870239 B2 JP2870239 B2 JP 2870239B2
- Authority
- JP
- Japan
- Prior art keywords
- station
- time difference
- time
- synchronization signal
- phase control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、対向する上位局との間
においてデータ通信を行う場合、上位局の同期信号に対
し自局において発生する同期信号を同期させる方式に関
するものである。
においてデータ通信を行う場合、上位局の同期信号に対
し自局において発生する同期信号を同期させる方式に関
するものである。
【０００２】
【従来の技術】図３のブロック図に示すとおり、発振器
（以下、ＯＳＣ）１の出力を自動位相制御回路（以下、
ＡＰＣ）２により位相調整を行ってから、分周回路（以
下、ＤＩＶ）３において分周し所望の周波数としたう
え、自局同期信号（以下、ＬＳＹ）Ａとして送出し、こ
れをデータ送信のタイミング信号等として使用するもの
となっている。
（以下、ＯＳＣ）１の出力を自動位相制御回路（以下、
ＡＰＣ）２により位相調整を行ってから、分周回路（以
下、ＤＩＶ）３において分周し所望の周波数としたう
え、自局同期信号（以下、ＬＳＹ）Ａとして送出し、こ
れをデータ送信のタイミング信号等として使用するもの
となっている。
【０００３】また、上位局受信部（以下、ＲＥＣ）４に
より上位局からの同期信号Ｂを受信し、これとＬＳＹ・
Ａとの時間差Ｃを時間計測回路（以下、ＴＤＭ）５によ
り求め、時間差Ｃを比較回路（以下、ＣＭＰ）６へ与え
ると共に、ＲＥＣ４により受信した上位局における上位
局同期信号（以下、ＭＳＹ）と自局からの同期信号との
時間差ＤもＣＭＰ６へ与えており、両時間差ＣとＤとの
比較をＣＭＰ６が行い、この結果に応じてＡＰＣ２を制
御し、ＭＳＹに対しＬＳＹ・Ａを同期させるものとなっ
ている。
より上位局からの同期信号Ｂを受信し、これとＬＳＹ・
Ａとの時間差Ｃを時間計測回路（以下、ＴＤＭ）５によ
り求め、時間差Ｃを比較回路（以下、ＣＭＰ）６へ与え
ると共に、ＲＥＣ４により受信した上位局における上位
局同期信号（以下、ＭＳＹ）と自局からの同期信号との
時間差ＤもＣＭＰ６へ与えており、両時間差ＣとＤとの
比較をＣＭＰ６が行い、この結果に応じてＡＰＣ２を制
御し、ＭＳＹに対しＬＳＹ・Ａを同期させるものとなっ
ている。
【０００４】なお、以上の位相制御においては、同期引
込み時間を短縮するため、位相制御の頻度を段階的に変
化させており、ＣＭＰ６による比較結果が一定値より大
きいとき１フレームにつき１回の割合により行い、比較
結果が一定値より小となれば２４フレームにつき１回の
割合とし、比較結果が零となるまで、この制御を継続す
るものとなっている。
込み時間を短縮するため、位相制御の頻度を段階的に変
化させており、ＣＭＰ６による比較結果が一定値より大
きいとき１フレームにつき１回の割合により行い、比較
結果が一定値より小となれば２４フレームにつき１回の
割合とし、比較結果が零となるまで、この制御を継続す
るものとなっている。
【０００５】
【発明が解決しようとする課題】しかし、自局の電源を
投入したときには、ＭＳＹに対しＬＳＹが全くの非同期
状態となっており、ＭＳＹにＬＳＹが同期するまでの同
期引込み時間は、ＭＳＹとＬＳＹとの時間差および自局
側位相制御の制御幅と制御頻度とにより定まるため、同
期完了までの所要時間が大となり、この間はデータ通信
が正常に行えない欠点を生じている。したがって、本発
明の目的は、自局の電源投入に応じ速やかに同期完了状
態とすることのできる同期即時引込み方式を提供するも
のである。
投入したときには、ＭＳＹに対しＬＳＹが全くの非同期
状態となっており、ＭＳＹにＬＳＹが同期するまでの同
期引込み時間は、ＭＳＹとＬＳＹとの時間差および自局
側位相制御の制御幅と制御頻度とにより定まるため、同
期完了までの所要時間が大となり、この間はデータ通信
が正常に行えない欠点を生じている。したがって、本発
明の目的は、自局の電源投入に応じ速やかに同期完了状
態とすることのできる同期即時引込み方式を提供するも
のである。
【０００６】
【課題を解決するための手段】本発明は、上記の目的を
達成するため、上述の方式において、自局の電源投入に
応じ自局のＭＳＹとＬＳＹとの時間差に対する上位局に
おけるＭＳＹとＬＳＹとの時間差が如何なる大小関係か
により自動位相制御の時間的方向を求め、自局と上位局
との各時間差の平均値が所定値より大のとき、求めた時
間的方向にしたがい自動位相制御を行うものとしてい
る。
達成するため、上述の方式において、自局の電源投入に
応じ自局のＭＳＹとＬＳＹとの時間差に対する上位局に
おけるＭＳＹとＬＳＹとの時間差が如何なる大小関係か
により自動位相制御の時間的方向を求め、自局と上位局
との各時間差の平均値が所定値より大のとき、求めた時
間的方向にしたがい自動位相制御を行うものとしてい
る。
【０００７】
【作用】したがって、電源投入時に自動位相制御の時間
的方向が求められ、これに応じて位相制御が行われるた
め、同期完了までの所要時間が短縮される。
的方向が求められ、これに応じて位相制御が行われるた
め、同期完了までの所要時間が短縮される。
【０００８】
【実施例】以下、実施例を示す図１および図２により本
発明の詳細を説明する。図１はブロック図、図２は動作
状況を示すタイミングチャートであり、図１において
は、図３に示したＯＳＣ１乃至ＣＭＰ６のほか、電源投
入検出回路（以下、ＰＯＮ）７以降が設けてあり、ＰＯ
Ｎ７が自局の電源投入に応じて検出出力Ｅを生ずると、
これにしたがい制御方向検出回路（以下、ＣＤＤ）８が
自局におけるＭＳＹ・ＢとＬＳＹ・Ａとの時間差Ｃと、
上位局から受信した上位局におけるＭＳＹとＬＳＹとの
時間差Ｄが如何なる大小関係かを求め、Ｃ＞Ｄのとき位
相制御を遅らせ、Ｃ＜Ｄのときは位相制御を早めるもの
とし、これにより位相制御の時間的方向を定め、この方
向情報Ｆを送出する。
発明の詳細を説明する。図１はブロック図、図２は動作
状況を示すタイミングチャートであり、図１において
は、図３に示したＯＳＣ１乃至ＣＭＰ６のほか、電源投
入検出回路（以下、ＰＯＮ）７以降が設けてあり、ＰＯ
Ｎ７が自局の電源投入に応じて検出出力Ｅを生ずると、
これにしたがい制御方向検出回路（以下、ＣＤＤ）８が
自局におけるＭＳＹ・ＢとＬＳＹ・Ａとの時間差Ｃと、
上位局から受信した上位局におけるＭＳＹとＬＳＹとの
時間差Ｄが如何なる大小関係かを求め、Ｃ＞Ｄのとき位
相制御を遅らせ、Ｃ＜Ｄのときは位相制御を早めるもの
とし、これにより位相制御の時間的方向を定め、この方
向情報Ｆを送出する。
【０００９】また、時間差Ｃ，Ｄは、絶対値差検出・制
御回路（以下、ＡＢＤ）９にも与えられており、ＡＢＤ
９において｜Ｃ−Ｄ｜／２の演算により時間差ＣとＤと
の平均値Ｇが求められ、この平均値ＧはＣＭＰ１０によ
り基準値設定回路（以下、ＦＳＴ）１１からの所定値Ｈ
と比較される。
御回路（以下、ＡＢＤ）９にも与えられており、ＡＢＤ
９において｜Ｃ−Ｄ｜／２の演算により時間差ＣとＤと
の平均値Ｇが求められ、この平均値ＧはＣＭＰ１０によ
り基準値設定回路（以下、ＦＳＴ）１１からの所定値Ｈ
と比較される。
【００１０】ＦＳＴ１１により設定された所定値は、同
期外れとされるよりも若干少の値が定めてあり、ＣＭＰ
１０による平均値Ｇと所定値Ｈとの比較結果が｜Ｃ−Ｄ
｜／２＞Ｈのとき、ＣＭＰ１０は比較結果Ｊをパルス発
生制御回路（以下、ＰＧＣ）１２へ与え、比較結果Ｊに
比例しかつ方向情報Ｆに応じたパルスＫをＰＧＣ１２よ
り送出させ、これによりＤＩＶ３のリセットを行い、Ａ
ＰＣ２およびＤＩＶ３による自動位相制御状況を調整す
る。
期外れとされるよりも若干少の値が定めてあり、ＣＭＰ
１０による平均値Ｇと所定値Ｈとの比較結果が｜Ｃ−Ｄ
｜／２＞Ｈのとき、ＣＭＰ１０は比較結果Ｊをパルス発
生制御回路（以下、ＰＧＣ）１２へ与え、比較結果Ｊに
比例しかつ方向情報Ｆに応じたパルスＫをＰＧＣ１２よ
り送出させ、これによりＤＩＶ３のリセットを行い、Ａ
ＰＣ２およびＤＩＶ３による自動位相制御状況を調整す
る。
【００１１】図２（Ａ）は、｜Ｃ−Ｄ｜／２＞Ｈのと
き、上位局ＭＳのＭＳＹ・Ｓと自局ＳＳのＬＳＹ・Ａと
の関係を示す図であり、相互間の伝送時間によりＭＳＹ
・ＳがＭＳＹ・Ｂとして受信される一方、ＬＳＹ・Ａ
は、上位局ＭＳにおいてＬＳＹ・ｂとして受信されるた
め、上位局ＭＳにおける時間差Ｄよりも自局ＳＳの時間
差Ｃが小となり、かつ、｜Ｃ−Ｄ｜／２＞Ｈの条件が成
立しているため、ＬＳＹ・Ａの発生時点を早め、矢印方
向へ位相制御を調整することによりＣ＝Ｄとなって同期
が完了する。
き、上位局ＭＳのＭＳＹ・Ｓと自局ＳＳのＬＳＹ・Ａと
の関係を示す図であり、相互間の伝送時間によりＭＳＹ
・ＳがＭＳＹ・Ｂとして受信される一方、ＬＳＹ・Ａ
は、上位局ＭＳにおいてＬＳＹ・ｂとして受信されるた
め、上位局ＭＳにおける時間差Ｄよりも自局ＳＳの時間
差Ｃが小となり、かつ、｜Ｃ−Ｄ｜／２＞Ｈの条件が成
立しているため、ＬＳＹ・Ａの発生時点を早め、矢印方
向へ位相制御を調整することによりＣ＝Ｄとなって同期
が完了する。
【００１２】以上に対し、図２（Ｂ）は、｜Ｃ−Ｄ｜／
２＜Ｈのとき、同様の関係を示しており、この条件では
ＡＰＣ２のみによる位相制御によっても十分に速やかな
同期引込みが行なわれるため、このときには、ＣＭＰ１
０がＰＧＣ１２へ停止情報を与え、パルスＫの送出を停
止させるものとなっている。
２＜Ｈのとき、同様の関係を示しており、この条件では
ＡＰＣ２のみによる位相制御によっても十分に速やかな
同期引込みが行なわれるため、このときには、ＣＭＰ１
０がＰＧＣ１２へ停止情報を与え、パルスＫの送出を停
止させるものとなっている。
【００１３】したがって、上位局ＭＳと自局ＳＳとの間
の伝送時間による時間差が直ちに消去され、電源投入時
にも即時に同期引込みが行われるため、これに要する時
間は従来の数秒間から１／１０００秒程度となり、大幅
に同期完了までの所要時間が短縮される。
の伝送時間による時間差が直ちに消去され、電源投入時
にも即時に同期引込みが行われるため、これに要する時
間は従来の数秒間から１／１０００秒程度となり、大幅
に同期完了までの所要時間が短縮される。
【００１４】
【発明の効果】以上の説明により明らかなとおり本発明
によれば、自局の電源投入に応じ、上位局の同期信号と
自局の同期信号との時間差が上位局および自局において
如何なる大小関係であるかにより自動位相制御の時間的
方向を求め、両局における時間差の平均値が所定値より
大のとき求めた時間的方向にしたがい自動位相制御を行
うものとしたことにより、電源投入時の同期引込み時間
が大幅に短縮され、直ちに正常なデータ通信を開始する
ことができるため、同期信号を用いるデータ通信の同期
引込みにおいて顕著な効果が得られる。
によれば、自局の電源投入に応じ、上位局の同期信号と
自局の同期信号との時間差が上位局および自局において
如何なる大小関係であるかにより自動位相制御の時間的
方向を求め、両局における時間差の平均値が所定値より
大のとき求めた時間的方向にしたがい自動位相制御を行
うものとしたことにより、電源投入時の同期引込み時間
が大幅に短縮され、直ちに正常なデータ通信を開始する
ことができるため、同期信号を用いるデータ通信の同期
引込みにおいて顕著な効果が得られる。
【図１】本発明の実施例を示すブロック図である。
【図２】図１の動作状況を示すタイミングチャートであ
る。
る。
【図３】従来例のブロック図である。
１ 発振器 ２ 自動位相制御回路 ３ 分周回路 ４ 上位局受信部 ５ 時間計測回路 ６，１０ 比較回路 ７ 電源投入検出回路 ８ 制御方向検出回路 ９ 絶対値差検出・制御回路 １１ 基準値設定回路 １２ パルス発生制御回路
Claims (1)
- 【請求項１】 上位局からの同期信号と自局の同期信号
との時間差を求め、この時間差と前記上位局における上
位局の同期信号と前記自局からの同期信号との時間差と
を比較し、この比較結果により自局同期信号の自動位相
制御を行い、前記上位局の同期信号に対し自局の同期信
号を同期させる方式において、前記自局の電源投入に応
じ自局の前記時間差と上位局における前記時間差との大
小関係により自動位相制御の時間的方向を求め、自局の
前記時間差と上位局の前記時間差との平均値が所定値よ
り大のとき前記時間的方向にしたがい前記自動位相制御
を行うことを特徴とする同期即時引込み方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3197460A JP2870239B2 (ja) | 1991-07-12 | 1991-07-12 | 同期即時引込み方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3197460A JP2870239B2 (ja) | 1991-07-12 | 1991-07-12 | 同期即時引込み方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0522268A JPH0522268A (ja) | 1993-01-29 |
| JP2870239B2 true JP2870239B2 (ja) | 1999-03-17 |
Family
ID=16374874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3197460A Expired - Fee Related JP2870239B2 (ja) | 1991-07-12 | 1991-07-12 | 同期即時引込み方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2870239B2 (ja) |
-
1991
- 1991-07-12 JP JP3197460A patent/JP2870239B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0522268A (ja) | 1993-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20070027539A (ko) | 시험 장치 및 시험 방법 | |
| JPH024172B2 (ja) | ||
| JP2870239B2 (ja) | 同期即時引込み方式 | |
| JPH03278629A (ja) | 同期信号の即時同期方式 | |
| JPH0583238A (ja) | 同期タイミング切替時のタイミング安定化方法 | |
| KR920003362B1 (ko) | 미세 위상차 보정회로 및 보정 방법 | |
| JPH0481038A (ja) | 通信システムの同期引き込み方式 | |
| JP2979905B2 (ja) | ディジタル移動体通信方式 | |
| JPH0964732A (ja) | 同期クロック生成回路 | |
| JPH02216929A (ja) | 同期引き込み方式 | |
| JP2725530B2 (ja) | クロック供給方式 | |
| JPH0771021B2 (ja) | 同期回路 | |
| KR100333258B1 (ko) | 이중화 시간/주파수 발생장치의 주파수 제어방법 | |
| JP3434703B2 (ja) | 位相同期回路 | |
| JP2679621B2 (ja) | クロック抽出回路 | |
| JPH07202966A (ja) | シンボルクロック再生回路およびそれを用いたディジタル移動通信端末 | |
| JPS63152224A (ja) | クロツク自動同期方式 | |
| JP2002209264A (ja) | 移動体端末及びその間欠受信方法 | |
| JPH0346844A (ja) | サンプリング時刻同期即時引込み方式 | |
| JPH0276416A (ja) | 位相同期回路 | |
| JP2002118541A (ja) | 同期クロック生成回路 | |
| JPH03254242A (ja) | 同期回路 | |
| JPH01180118A (ja) | ディジタルｐｌｌ回路 | |
| JPH0720173A (ja) | ケーブル長検出回路 | |
| JPH10247954A (ja) | クロック抽出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |