JP2869540B2 - 反響探知機 - Google Patents
反響探知機Info
- Publication number
- JP2869540B2 JP2869540B2 JP1243085A JP24308589A JP2869540B2 JP 2869540 B2 JP2869540 B2 JP 2869540B2 JP 1243085 A JP1243085 A JP 1243085A JP 24308589 A JP24308589 A JP 24308589A JP 2869540 B2 JP2869540 B2 JP 2869540B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- flag
- output
- video memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Radar Systems Or Details Thereof (AREA)
Description
【発明の詳細な説明】 「産業上の利用分野」 この発明はレーダ，ソーナなどの反響探知機、特に探
知信号を、その極座標を直交座標に変換して映像メモリ
に書き込み、その映像メモリを、ラスタ走査形表示器
に、その走査と同期して読み出して供給するラスタ走査
形反響探知機に関する。
知信号を、その極座標を直交座標に変換して映像メモリ
に書き込み、その映像メモリを、ラスタ走査形表示器
に、その走査と同期して読み出して供給するラスタ走査
形反響探知機に関する。
「従来の技術」 この種の反響探知機として従来のラスタ走査形レーダ
を第５図を参照して説明する。制御部11から中空線部12
が制御されて、アンテナ指向方向が回転され、その所定
角度、例えば0.5゜ごとにパルス電波が送信される。そ
の各送信ごとの反射波（レーダ探知信号）が空中線部12
で受信増幅、検波され、その検波出力はAD変換器13で所
定周期でサンプリングされ、その各サンプルは複数ビッ
ト、例えば３ビットのデジタル信号に変換される。この
場合設定探知距離内のレーダ探知信号から所定数、例え
ば256個のサンプルが得られるようにされる。その各サ
ンプルの極座標、つまりアンテナ指向方向角度と、その
サンプルが得られる反射点までの距離とが、座標変換回
路14で直交座標、例えば512×512の直交座標の１点に変
換される。その変換された直交座標は書き込みアドレス
としてセレクタ15を通じて映像メモリ16,17,18へ供給さ
れ、AD変換器13よりの３ビットのデジタル信号がビット
対応に映像メモリ16,17,18にそれぞれ書き込まれる。制
御部11により読み出しアドレス発生回路19が制御されて
読み出しアドレスが発生され、その読み出しアドレスは
セレクタ15で切替えられて映像メモリ16,17,18へ供給さ
れ、これら映像メモリ16,17,18は同時に読み出され、そ
の読み出し出力は出力回路21を通じて表示器22に表示信
号として供給される。表示器22は水平、垂直走査形、い
わゆるラスタ走査形であり、読み出しアドレス発生回路
19の読み出しアドレスが供給されて、映像メモリ16,17,
18の読み出しと同期して表示面がラスタ走査される。
を第５図を参照して説明する。制御部11から中空線部12
が制御されて、アンテナ指向方向が回転され、その所定
角度、例えば0.5゜ごとにパルス電波が送信される。そ
の各送信ごとの反射波（レーダ探知信号）が空中線部12
で受信増幅、検波され、その検波出力はAD変換器13で所
定周期でサンプリングされ、その各サンプルは複数ビッ
ト、例えば３ビットのデジタル信号に変換される。この
場合設定探知距離内のレーダ探知信号から所定数、例え
ば256個のサンプルが得られるようにされる。その各サ
ンプルの極座標、つまりアンテナ指向方向角度と、その
サンプルが得られる反射点までの距離とが、座標変換回
路14で直交座標、例えば512×512の直交座標の１点に変
換される。その変換された直交座標は書き込みアドレス
としてセレクタ15を通じて映像メモリ16,17,18へ供給さ
れ、AD変換器13よりの３ビットのデジタル信号がビット
対応に映像メモリ16,17,18にそれぞれ書き込まれる。制
御部11により読み出しアドレス発生回路19が制御されて
読み出しアドレスが発生され、その読み出しアドレスは
セレクタ15で切替えられて映像メモリ16,17,18へ供給さ
れ、これら映像メモリ16,17,18は同時に読み出され、そ
の読み出し出力は出力回路21を通じて表示器22に表示信
号として供給される。表示器22は水平、垂直走査形、い
わゆるラスタ走査形であり、読み出しアドレス発生回路
19の読み出しアドレスが供給されて、映像メモリ16,17,
18の読み出しと同期して表示面がラスタ走査される。
「発明が解決しようとする課題」 このようなラスタ走査形レーダにおいては、例えば第
６図に示すように、映像メモリ16の１つのメモリセル
（画素）23には角度θ１〜θ５の各探知信号中の距離r1
からの反射信号が順次書き込まれる。つまりメモリセル
23には５つのデータが順次書き込まれ、その最後に書き
込まれたデータによってメモリセル23の内容が決る。従
って例えば最初の４つのデータが“1"であっても最後の
データが“0"であれば、このメモリセル23の内容は“0"
となり、データが消失する。しかし本来はこのような場
合はメモリセル23の内容を“1"にした方が実際的であ
る。画面の中心に近ずく程、１つのメモリセルに入力さ
れるデータの数が多くなり、この問題は大きくなる。
６図に示すように、映像メモリ16の１つのメモリセル
（画素）23には角度θ１〜θ５の各探知信号中の距離r1
からの反射信号が順次書き込まれる。つまりメモリセル
23には５つのデータが順次書き込まれ、その最後に書き
込まれたデータによってメモリセル23の内容が決る。従
って例えば最初の４つのデータが“1"であっても最後の
データが“0"であれば、このメモリセル23の内容は“0"
となり、データが消失する。しかし本来はこのような場
合はメモリセル23の内容を“1"にした方が実際的であ
る。画面の中心に近ずく程、１つのメモリセルに入力さ
れるデータの数が多くなり、この問題は大きくなる。
この問題を解決するため従来においては各メモリセル
（画素）ごとにその入力データを平均化することが提案
されているが、これは画素数が多く、それらに対して格
別に平均化処理をするため、処理が複雑になる欠点があ
った。
（画素）ごとにその入力データを平均化することが提案
されているが、これは画素数が多く、それらに対して格
別に平均化処理をするため、処理が複雑になる欠点があ
った。
また２組の映像メモリを用い、その一方の組に対し
て、探知信号データの“1"のみを書き込み、“0"は書か
ず、同時に他方の組に対しては消去を行い、この２組の
映像メモリを交互に使用することも提案されている。し
かしこの場合は映像メモリを２組使用するため、多階調
表示、例えば第５図に示したように８階調表示の場合は
映像メモリを６面必要とし、映像メモリの規模が大きく
なる欠点がある。
て、探知信号データの“1"のみを書き込み、“0"は書か
ず、同時に他方の組に対しては消去を行い、この２組の
映像メモリを交互に使用することも提案されている。し
かしこの場合は映像メモリを２組使用するため、多階調
表示、例えば第５図に示したように８階調表示の場合は
映像メモリを６面必要とし、映像メモリの規模が大きく
なる欠点がある。
「課題を解決するための手段」 この発明による反響探知機は、探知信号サンプリング
し、その各サンプルをデジタル信号に変換し、そのデジ
タル信号の極座標を直交座標に変換し、その直交座標で
アドレス指定して上記デジタル信号を映像メモリに書き
込み、その映像メモリをラスタ走査形表示器の走査と同
期して読み出し、その読み出し出力を上記表示器に表示
信号として供給する反響探知機において、探知範囲を１
回探知するごとに“1"と“0"とを交互に出力するフラグ
制御部と、上記映像メモリの１面分の記憶容量をもち、
上記映像メモリと同時にアクセスされ、上記フラグ制御
部の出力が書き込まれ、記憶されていたデータを最初に
アクセスされた時に反転させるフラグメモリと、上記フ
ラグ制御部の出力と上記フラグメモリから読み出された
データとの排他的論理和をとり、その論理和を反転して
出力する反転排他的論理回路と、最上位ビットとして
“1"が付加された新データと、最上位ビットとして上記
反転排他的論理和回路の出力が付加された上記映像メモ
リから読み出されたデータとを比較し、その比較結果を
出力する比較器と、上記比較器の出力に応じて上記新デ
ータと上記映像メモリから読み出されたデータとのいず
れかを上記映像メモリに出力するセレクタと、を具備す
る。
し、その各サンプルをデジタル信号に変換し、そのデジ
タル信号の極座標を直交座標に変換し、その直交座標で
アドレス指定して上記デジタル信号を映像メモリに書き
込み、その映像メモリをラスタ走査形表示器の走査と同
期して読み出し、その読み出し出力を上記表示器に表示
信号として供給する反響探知機において、探知範囲を１
回探知するごとに“1"と“0"とを交互に出力するフラグ
制御部と、上記映像メモリの１面分の記憶容量をもち、
上記映像メモリと同時にアクセスされ、上記フラグ制御
部の出力が書き込まれ、記憶されていたデータを最初に
アクセスされた時に反転させるフラグメモリと、上記フ
ラグ制御部の出力と上記フラグメモリから読み出された
データとの排他的論理和をとり、その論理和を反転して
出力する反転排他的論理回路と、最上位ビットとして
“1"が付加された新データと、最上位ビットとして上記
反転排他的論理和回路の出力が付加された上記映像メモ
リから読み出されたデータとを比較し、その比較結果を
出力する比較器と、上記比較器の出力に応じて上記新デ
ータと上記映像メモリから読み出されたデータとのいず
れかを上記映像メモリに出力するセレクタと、を具備す
る。
「実施例」 第１図はこの発明をラスタ走査形レーダに適用した実
施例を示し、第５図と対応した部分に同一符号を付けて
ある。この実施例では映像メモリ16,17,18の１面分と同
一のフラグメモリ24が設けられ、フラグメモリ24は映像
メモリ16,17,18と同時にアクセスされる。つまりセレク
タ15の出力アドレスがフラグメモリ24へ供給される。こ
のフラグメモリ24に“1"と“0"とが交互に、探知範囲を
１回探知するごとに、映像メモリ16,17,18の書き込みと
同期して書き込まれる。そのため空中線部12からそのア
ンテナ指向方向が船首方向となるごとに発生する船首信
号SHFがフラグ制御部25へ供給され、フラグ制御部25は
船首信号SHFが入力されるごとにデータ（フラグ）“1"
と“0"とを交互に出力してフラグメモリ24に書き込みデ
ータとして供給する。フラグ制御部25は例えば第２図に
示すように船首信号SHFにより反転制御されるトグル形
フリップフロップで構成される。
施例を示し、第５図と対応した部分に同一符号を付けて
ある。この実施例では映像メモリ16,17,18の１面分と同
一のフラグメモリ24が設けられ、フラグメモリ24は映像
メモリ16,17,18と同時にアクセスされる。つまりセレク
タ15の出力アドレスがフラグメモリ24へ供給される。こ
のフラグメモリ24に“1"と“0"とが交互に、探知範囲を
１回探知するごとに、映像メモリ16,17,18の書き込みと
同期して書き込まれる。そのため空中線部12からそのア
ンテナ指向方向が船首方向となるごとに発生する船首信
号SHFがフラグ制御部25へ供給され、フラグ制御部25は
船首信号SHFが入力されるごとにデータ（フラグ）“1"
と“0"とを交互に出力してフラグメモリ24に書き込みデ
ータとして供給する。フラグ制御部25は例えば第２図に
示すように船首信号SHFにより反転制御されるトグル形
フリップフロップで構成される。
書き込みアドレスによりアクセスされてフラグメモリ
24から読み出されたデータ（フラグ）と、AD変換器13か
らの新データと、書き込みアドレスによりアクセスされ
て映像メモリ16,17,18から読み出されたデータとが書き
込みデータ決定回路26へ供給され、その読み出されたフ
ラグに応じて書き込みデータが決定され、その書き込み
データが映像メモリ16,17,18に書き込まれると共にフラ
グメモリ24にフラグを書き込む。つまり読み出されたフ
ラグの内容に応じ、その書き込みアドレスでアクセスさ
れた映像メモリ16,17,18の画素のデータが、現探知周期
のデータか前探知周期のデータを判定し、現探知周期の
データと判定されると、新データと映像メモリ16,17,18
の読み出しデータとから書き込みデータを得て出力し、
前探知周期のデータと判定されると、新データを書き込
みデータとして出力する。
24から読み出されたデータ（フラグ）と、AD変換器13か
らの新データと、書き込みアドレスによりアクセスされ
て映像メモリ16,17,18から読み出されたデータとが書き
込みデータ決定回路26へ供給され、その読み出されたフ
ラグに応じて書き込みデータが決定され、その書き込み
データが映像メモリ16,17,18に書き込まれると共にフラ
グメモリ24にフラグを書き込む。つまり読み出されたフ
ラグの内容に応じ、その書き込みアドレスでアクセスさ
れた映像メモリ16,17,18の画素のデータが、現探知周期
のデータか前探知周期のデータを判定し、現探知周期の
データと判定されると、新データと映像メモリ16,17,18
の読み出しデータとから書き込みデータを得て出力し、
前探知周期のデータと判定されると、新データを書き込
みデータとして出力する。
書き込みデータ決定回路26は例えば第３図に示すよう
にフラグメモリ24の読み出しフラグが端子27から反転排
他的論理和回路28に入力され、フラグ制御部25の出力が
端子29より反転排他的論理和回路28へ供給され、反転排
他的論理和回路28の出力が比較器31のＢ入力の最上位ビ
ットとして入力され、その下位に映像メモリ16,17,18の
読み出しデータが入力され、比較器31のＡ入力の最上位
ビットにデータ“1"が入力され、その下位にAD変換器13
からの新データが入力される。比較器31はＡ＞Ｂなら
“1"を出力し、Ａ＜Ｂなら“0"を出力し、この出力はセ
レクタ32に制御信号として供給される。セレクタ32のＡ
入力に新データが入力され、Ｂ入力に映像メモリ読み出
しデータが入力される。セレクタ32は制御信号が“1"の
場合はＡ入力（新データ）を出力し、制御信号が“0"の
場合はＢ入力（読み出しデータ）を出力する。このセレ
クタ32の出力が書き込みデータ決定回路26として出力さ
れる。
にフラグメモリ24の読み出しフラグが端子27から反転排
他的論理和回路28に入力され、フラグ制御部25の出力が
端子29より反転排他的論理和回路28へ供給され、反転排
他的論理和回路28の出力が比較器31のＢ入力の最上位ビ
ットとして入力され、その下位に映像メモリ16,17,18の
読み出しデータが入力され、比較器31のＡ入力の最上位
ビットにデータ“1"が入力され、その下位にAD変換器13
からの新データが入力される。比較器31はＡ＞Ｂなら
“1"を出力し、Ａ＜Ｂなら“0"を出力し、この出力はセ
レクタ32に制御信号として供給される。セレクタ32のＡ
入力に新データが入力され、Ｂ入力に映像メモリ読み出
しデータが入力される。セレクタ32は制御信号が“1"の
場合はＡ入力（新データ）を出力し、制御信号が“0"の
場合はＢ入力（読み出しデータ）を出力する。このセレ
クタ32の出力が書き込みデータ決定回路26として出力さ
れる。
例えばフラグメモリ24の全体にフラグ“0"が書き込ま
れている状態で、船首信号SHFが入力されると、第２図
のフリップフロップの出力は“1"となり、この状態で現
探知周期が開始され、書き込みアドレスによりフラグメ
モリ24から読み出されるフラグが“0"の場合は、映像メ
モリ16,17,18の対応メモリセル（画素）のデータは前探
知周期のデータであることを示し、これが端子27に供給
され、端子29にはフラグ制御部25から“1"が入力され、
よって反転排他的論理和回路28の出力は、“0"となり、
比較器31はＡ＞Ｂとなり、その出力は“1"となり、セレ
クタ32から新データが出力され、これが映像メモリ16,1
7,18に書き込まれると共に“1"がフラグメモリ24に書き
込まれる。このようにフラグメモリ24に“1"が書き込ま
れる状態においてフラグメモリ24から“1"が読み出され
る場合はそのメモリセル（画素）は現探知周期において
すでにデータが少くとも１回書き込まれたことを示し、
つまり映像メモリ16,17,18の対応画素のデータは現探知
周期のものであり、この場合は反転排他的論理和回路28
の出力は“1"となり、従って比較器31では新データと映
像メモリ読み出しデータとの比較となり、前者が大きけ
れば比較的31の出力が“1"となり、セレクタ32の出力は
新データとなり、これが映像メモリ16,17,18に書き込ま
れ、後者が大きければ、比較器31の出力が“0"となり、
セレクタ32の出力は映像メモリ読み出しデータとなり、
これが映像メモリ16,17,18に書き込まれる。つまり映像
メモリ16,17,18の同一画素に複数の新データが入力され
る時、ピークホールドが行われ、新データが大きい時の
み書き込まれ、新データが小さい時は前データが保持さ
れる。
れている状態で、船首信号SHFが入力されると、第２図
のフリップフロップの出力は“1"となり、この状態で現
探知周期が開始され、書き込みアドレスによりフラグメ
モリ24から読み出されるフラグが“0"の場合は、映像メ
モリ16,17,18の対応メモリセル（画素）のデータは前探
知周期のデータであることを示し、これが端子27に供給
され、端子29にはフラグ制御部25から“1"が入力され、
よって反転排他的論理和回路28の出力は、“0"となり、
比較器31はＡ＞Ｂとなり、その出力は“1"となり、セレ
クタ32から新データが出力され、これが映像メモリ16,1
7,18に書き込まれると共に“1"がフラグメモリ24に書き
込まれる。このようにフラグメモリ24に“1"が書き込ま
れる状態においてフラグメモリ24から“1"が読み出され
る場合はそのメモリセル（画素）は現探知周期において
すでにデータが少くとも１回書き込まれたことを示し、
つまり映像メモリ16,17,18の対応画素のデータは現探知
周期のものであり、この場合は反転排他的論理和回路28
の出力は“1"となり、従って比較器31では新データと映
像メモリ読み出しデータとの比較となり、前者が大きけ
れば比較的31の出力が“1"となり、セレクタ32の出力は
新データとなり、これが映像メモリ16,17,18に書き込ま
れ、後者が大きければ、比較器31の出力が“0"となり、
セレクタ32の出力は映像メモリ読み出しデータとなり、
これが映像メモリ16,17,18に書き込まれる。つまり映像
メモリ16,17,18の同一画素に複数の新データが入力され
る時、ピークホールドが行われ、新データが大きい時の
み書き込まれ、新データが小さい時は前データが保持さ
れる。
この状態では第４図Ａに示すようにフラグメモリ24の
“1"が書き込まれている領域と対応する映像メモリ16,1
7,18の領域のデータは現探知周期のデータであることを
示し、フラグメモリ24の“0"が書き込まれている領域と
対応する映像メモリ16,17,18の領域のデータは前探知周
期のデータであることを示している。
“1"が書き込まれている領域と対応する映像メモリ16,1
7,18の領域のデータは現探知周期のデータであることを
示し、フラグメモリ24の“0"が書き込まれている領域と
対応する映像メモリ16,17,18の領域のデータは前探知周
期のデータであることを示している。
探知走査が進み、次に船首信号SHFが得られると、フ
ラグ制御部25のフリップフロップが反転し、その出力は
“0"となり、よってフラグメモリ24は“0"が書き込まれ
るようになり、この状態では第４図Ｂに示すようにフラ
グメモリ24の“0"が書き込まれている領域と対応する映
像メモリ16,17,18の領域のデータは現探知周期のデータ
であることを示し、フラグメモリ24の“1"が書き込まれ
ている領域と対応する映像メモリ16,17,18の領域のデー
タは前探知周期のデータであることを示す。フラグメモ
リ24から読み出されたフラグが“1"の場合は端子29が
“0"であるから、反転排他的論理和回路28の出力は“0"
となり、比較器31の出力は“1"となり、セレクタ32の出
力は新データとなる。フラグメモリ24から読み出された
フラグが“0"の場合は反転排他的論理和回路28の出力は
“1"となり、比較器31の出力は新データがメモリ読み出
しデータより大きければ“1"となり、セレクタ32から新
データが出力され、新データよりメモリ読み出しデータ
の方が大きければ比較器31の出力は“0"となり、セレク
タ32からメモリ読み出しデータが出力される。この場合
も前探知周期のデータの画素に対しては新データが書き
込まれ、現探知周期のデータの画素に対してはピークホ
ールドがなされる。
ラグ制御部25のフリップフロップが反転し、その出力は
“0"となり、よってフラグメモリ24は“0"が書き込まれ
るようになり、この状態では第４図Ｂに示すようにフラ
グメモリ24の“0"が書き込まれている領域と対応する映
像メモリ16,17,18の領域のデータは現探知周期のデータ
であることを示し、フラグメモリ24の“1"が書き込まれ
ている領域と対応する映像メモリ16,17,18の領域のデー
タは前探知周期のデータであることを示す。フラグメモ
リ24から読み出されたフラグが“1"の場合は端子29が
“0"であるから、反転排他的論理和回路28の出力は“0"
となり、比較器31の出力は“1"となり、セレクタ32の出
力は新データとなる。フラグメモリ24から読み出された
フラグが“0"の場合は反転排他的論理和回路28の出力は
“1"となり、比較器31の出力は新データがメモリ読み出
しデータより大きければ“1"となり、セレクタ32から新
データが出力され、新データよりメモリ読み出しデータ
の方が大きければ比較器31の出力は“0"となり、セレク
タ32からメモリ読み出しデータが出力される。この場合
も前探知周期のデータの画素に対しては新データが書き
込まれ、現探知周期のデータの画素に対してはピークホ
ールドがなされる。
以上述べたように、上記実施例によれば同一探知周期
内において同一画素について複数のデータが書き込まれ
る時、これらのデータについてピークホールドが行われ
最後のデータが“0"でも、前のデータが“0"に変更され
るおそれがなく、常にその画素と対応した複数の反射点
からの信号のうち最大のものが記憶されデータが消失す
ることはない。
内において同一画素について複数のデータが書き込まれ
る時、これらのデータについてピークホールドが行われ
最後のデータが“0"でも、前のデータが“0"に変更され
るおそれがなく、常にその画素と対応した複数の反射点
からの信号のうち最大のものが記憶されデータが消失す
ることはない。
「発明の効果」 以上述べたようにこの発明によればフラグメモリを１
面設け、これに対し、探知周期ごとに“1"と“0"とを交
互に書き込み、その各画素ごとの書き込みの前に、その
フラグメモリを読み出すことにより、その時の映像メモ
リの対応画素のデータが現探知周期のものか、前探知周
期のものか判定でき、これに応じて、前探知周期のもの
の場合は新データを書き込み、現探知周期のものの場合
は新データと映像メモリ読み出しデータとの例えば大き
い方を書き込むことにより、１つの画素に複数のデータ
が重なる問題を解決し、しかも、各画素ごとの平均化処
理のように複雑な処理を行うことなく、また映像メモリ
を２組設ける場合より規模が小さくて済む。
面設け、これに対し、探知周期ごとに“1"と“0"とを交
互に書き込み、その各画素ごとの書き込みの前に、その
フラグメモリを読み出すことにより、その時の映像メモ
リの対応画素のデータが現探知周期のものか、前探知周
期のものか判定でき、これに応じて、前探知周期のもの
の場合は新データを書き込み、現探知周期のものの場合
は新データと映像メモリ読み出しデータとの例えば大き
い方を書き込むことにより、１つの画素に複数のデータ
が重なる問題を解決し、しかも、各画素ごとの平均化処
理のように複雑な処理を行うことなく、また映像メモリ
を２組設ける場合より規模が小さくて済む。
第１図はこの発明をレーダに適用した実施例を示すブロ
ック図、第２図はそのフラグ制御部25の具体例を示す
図、第３図は第１図中の書き込みデータ決定回路26の具
体例を示すブロック図、第４図は探知周期によりフラグ
メモリ24の記憶状態の変化を示す図、第５図は従来のラ
スタ走査形レーダを示すブロック図、第６図はその映像
メモリの１つのメモリセル（画素）に複数のデータが順
次書き込まれる様子を示す図である。
ック図、第２図はそのフラグ制御部25の具体例を示す
図、第３図は第１図中の書き込みデータ決定回路26の具
体例を示すブロック図、第４図は探知周期によりフラグ
メモリ24の記憶状態の変化を示す図、第５図は従来のラ
スタ走査形レーダを示すブロック図、第６図はその映像
メモリの１つのメモリセル（画素）に複数のデータが順
次書き込まれる様子を示す図である。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G01S 7/295 - 7/298
Claims (1)
- 【請求項１】探知信号をサンプリングし、その各サンプ
ルをデジタル信号に変換し、そのデジタル信号の極座標
を直交座標に変換し、その直交座標でアドレス指定して
上記デジタル信号を映像メモリに書き込み、その映像メ
モリをラスタ走査形表示器の走査と同期して読み出し、
その読み出し出力を上記表示器へ表示信号として供給す
る反響探知機において、 探知範囲を１回探知するごとに“1"と“0"とを交互に出
力するフラグ制御部と、 上記映像メモリの１面分の記憶容量をもち、上記映像メ
モリと同時にアクセスされ、上記フラグ制御部の出力が
書き込まれ、記憶されていたデータを最初にアクセスさ
れた時に反転させるフラグメモリと、 上記フラグ制御部の出力と上記フラグメモリから読み出
されたデータとの排他的論理和をとり、その論理和を反
転して出力する反転排他的論理和回路と、 最上位ビットとして“1"が付加された新データと、最上
位ビットとして上記反転排他的論理和回路の出力が付加
された上記映像メモリから読み出されたデータとを比較
し、その比較結果を出力する比較器と、 上記比較器の出力に応じて上記新データと上記映像メモ
リから読み出されたデータとのいずれかを上記映像メモ
リに出力するセレクタと、 を具備することを特徴とする反響探知機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1243085A JP2869540B2 (ja) | 1989-09-18 | 1989-09-18 | 反響探知機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1243085A JP2869540B2 (ja) | 1989-09-18 | 1989-09-18 | 反響探知機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03103784A JPH03103784A (ja) | 1991-04-30 |
| JP2869540B2 true JP2869540B2 (ja) | 1999-03-10 |
Family
ID=17098560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1243085A Expired - Lifetime JP2869540B2 (ja) | 1989-09-18 | 1989-09-18 | 反響探知機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2869540B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62113078A (ja) * | 1985-11-13 | 1987-05-23 | Tokyo Keiki Co Ltd | 表示装置 |
-
1989
- 1989-09-18 JP JP1243085A patent/JP2869540B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03103784A (ja) | 1991-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1529281A (en) | Digital scan converter | |
| JPS5930229B2 (ja) | 輝度制御装置 | |
| US4412220A (en) | Digital scan converter | |
| JP2869540B2 (ja) | 反響探知機 | |
| US7679548B2 (en) | Radar apparatus | |
| JP4347947B2 (ja) | レーダー装置及び類似装置 | |
| JPS632070B2 (ja) | ||
| JPS60219576A (ja) | 反響探知表示装置 | |
| JP2687300B2 (ja) | 座標変換器 | |
| JPH0228871B2 (ja) | ||
| JPH10123232A (ja) | レーダ映像表示方法及びレーダ映像表示装置 | |
| JP2000292523A (ja) | 表示処理装置 | |
| JP4723744B2 (ja) | レーダ装置および類似装置 | |
| JP3305457B2 (ja) | 船舶用レーダ装置 | |
| JPH0228870B2 (ja) | ||
| JPH051427B2 (ja) | ||
| JPH0344772B2 (ja) | ||
| JP2540920B2 (ja) | ビデオ表示処理装置 | |
| JP2926116B2 (ja) | レーダ | |
| JPH07198825A (ja) | 探知信号補間装置 | |
| JPH10208032A (ja) | 画像処理装置 | |
| JPH0132958B2 (ja) | ||
| JPH05288830A (ja) | レーダ装置 | |
| JPH0255752B2 (ja) | ||
| JP2524006Y2 (ja) | レーダ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090108 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100108 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100108 Year of fee payment: 11 |