JP2861902B2 - 映像信号処理方法と装置 - Google Patents
映像信号処理方法と装置Info
- Publication number
- JP2861902B2 JP2861902B2 JP34071395A JP34071395A JP2861902B2 JP 2861902 B2 JP2861902 B2 JP 2861902B2 JP 34071395 A JP34071395 A JP 34071395A JP 34071395 A JP34071395 A JP 34071395A JP 2861902 B2 JP2861902 B2 JP 2861902B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- video
- format
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Color Television Systems (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は放送スタジオ伝送装
置に関し、特に映像信号処理装置に関する。
置に関し、特に映像信号処理装置に関する。
【０００２】
【従来の技術】図３は、従来の映像信号処理装置の主要
部の説明図である。
部の説明図である。
【０００３】入力部１０に入力されたインターレースコ
ンポーネン信号は入力端子１１に供給され４：２：２の
信号形式の映像処理回路５により映像処理され出力端子
１３から４：２：２の信号形式で出力される。プログレ
ッシブコンポネント信号は入力端子１１と１２からそれ
ぞれが４：２：２の信号形式で映像処理回路５、６に入
力され映像処理回路５と６により映像処理されそれぞれ
出力端子１３と１４へ出力される。
ンポーネン信号は入力端子１１に供給され４：２：２の
信号形式の映像処理回路５により映像処理され出力端子
１３から４：２：２の信号形式で出力される。プログレ
ッシブコンポネント信号は入力端子１１と１２からそれ
ぞれが４：２：２の信号形式で映像処理回路５、６に入
力され映像処理回路５と６により映像処理されそれぞれ
出力端子１３と１４へ出力される。
【０００４】
【発明が解決しようとする課題】上述した従来の映像信
号処理装置は、少なくとも２層の映像処理回路が必要と
なり、プログレッシブコンポーネント信号処理の場合、
インターレースコンポーネント信号の映像処理回路の２
倍のハードウエアが必要になるという欠点がある。
号処理装置は、少なくとも２層の映像処理回路が必要と
なり、プログレッシブコンポーネント信号処理の場合、
インターレースコンポーネント信号の映像処理回路の２
倍のハードウエアが必要になるという欠点がある。
【０００５】本発明の目的は、インターレースコンポー
ネント信号とプログレッシブコンポーネントシリアル信
号とを一層の映像処理回路で映像処理できる映像信号処
理装置を提案することである。
ネント信号とプログレッシブコンポーネントシリアル信
号とを一層の映像処理回路で映像処理できる映像信号処
理装置を提案することである。
【０００６】
【課題を解決するための手段】本発明の映像信号処理方
法は、インターレースコンポーネントシリアル信号を第
１の入力端子から入力し、プログレッシブコンポーネン
トシリアル信号の第１と第２の信号ブロックをを第１と
第２の入力端子から入力し、映像処理回路により映像信
号化処理を行った後、インターレースコンポーネントシ
リアル信号を第１の出力端子から出力し、プログレッシ
ブコンポーネント信号の第１と第２の信号ブロックを第
１と第２の出力端子からそれぞれ出力する、映像信号処
理方法において次に述べるステップを有している。
法は、インターレースコンポーネントシリアル信号を第
１の入力端子から入力し、プログレッシブコンポーネン
トシリアル信号の第１と第２の信号ブロックをを第１と
第２の入力端子から入力し、映像処理回路により映像信
号化処理を行った後、インターレースコンポーネントシ
リアル信号を第１の出力端子から出力し、プログレッシ
ブコンポーネント信号の第１と第２の信号ブロックを第
１と第２の出力端子からそれぞれ出力する、映像信号処
理方法において次に述べるステップを有している。
【０００７】入力された４：２：２信号形式のプログレ
ッシブコンポーネントシリアル信号の第１と第２の信号
ブロックをそれらの色彩成分を内挿することにより４：
２：２：４信号形式のシリアル信号に変換するステップ
と、入力された４：２：２信号形式のシリアル信号のイ
ンターレースコンポーネントシリアル信号と、４：２：
２：４信号形式のプログレッシブコンポーネントシリア
ル信号のそれぞれの映像信号化処理を内部処理クロック
を変えることにより、一つの映像処理回路で選択的に実
施するステップと、前記映像処理により出力された４：
２：２：４信号形式のプログレシブコンポーネントシリ
アル信号を４：２：２の信号形式の第１と第２の信号ブ
ロックに変換して出力するステップを有する。
ッシブコンポーネントシリアル信号の第１と第２の信号
ブロックをそれらの色彩成分を内挿することにより４：
２：２：４信号形式のシリアル信号に変換するステップ
と、入力された４：２：２信号形式のシリアル信号のイ
ンターレースコンポーネントシリアル信号と、４：２：
２：４信号形式のプログレッシブコンポーネントシリア
ル信号のそれぞれの映像信号化処理を内部処理クロック
を変えることにより、一つの映像処理回路で選択的に実
施するステップと、前記映像処理により出力された４：
２：２：４信号形式のプログレシブコンポーネントシリ
アル信号を４：２：２の信号形式の第１と第２の信号ブ
ロックに変換して出力するステップを有する。
【０００８】本発明の映像信号処理装置は、インターレ
ースコンポーネントシリアル信号を第１の入力端子から
入力し、プログレッシブコンポーネントシリアル信号の
第１と第２の信号ブロックをを第１と第２の入力端子と
から入力し、映像処理回路により映像信号化処理を行っ
た後、インターレースコンポーネントシリアル信号を第
１の出力端子から出力し、プログレッシブコンポーネン
トシリアル信号の第１と第２の信号ブロックを第１と第
２の出力端子からそれぞれ出力する、映像信号処理装置
において、以下に述べる手段を有している。
ースコンポーネントシリアル信号を第１の入力端子から
入力し、プログレッシブコンポーネントシリアル信号の
第１と第２の信号ブロックをを第１と第２の入力端子と
から入力し、映像処理回路により映像信号化処理を行っ
た後、インターレースコンポーネントシリアル信号を第
１の出力端子から出力し、プログレッシブコンポーネン
トシリアル信号の第１と第２の信号ブロックを第１と第
２の出力端子からそれぞれ出力する、映像信号処理装置
において、以下に述べる手段を有している。
【０００９】４：２：２の信号形式のプログレッシブコ
ンポーネントシリアル信号の第１と第２の信号ブロック
が前記第１と第２の２つの入力端子を介して入力される
と、第１と第２の信号ブロックの色彩成分が内挿された
４：２：２：４の信号形式のプログレッシブコンポーネ
ントシリアル信号に変換して出力する入力インタフェー
ス回路と、入力信号がインターレースコンポーネント信
号かプログレッシブコンポーネント信号かを選択制御し
て選択制御信号を出力する選択制御手段と、入力された
４：２：２の信号形式のインターレースコンポーネント
シリアル信号と前記入力インタフェース回路から出力さ
れた４：２：２：４の信号形式のプログレッシブコンポ
ーネント信号とを前記選択制御手段が出力した選択制御
信号により選択的に出力する第１の切換手段と、前記選
択制御信号により、入力された信号がインターレースコ
ンポーネントシリアル信号であることを認識すると、
４：２：２信号形式のインターレースコンポーネントシ
リアル信号を１０ｂｉｔのパラレル信号に変換して映像
信号化処理を行い、その後４：２：２信号形式のインタ
ーレースコンポーネントシリアル信号に再変換して出力
し、入力された信号が４：２：２：４信号形式のプログ
レッシブコンポーネント信号であることを認識すると、
内部処理クロックを切り換えることにより１０ｂｉｔの
パラレル信号に変換して映像信号化処理を行い、その
後、４：２：２：４信号形式のシリアル信号に再変換す
る映像処理回路と、前記映像処理回路により処理された
プログレッシブコンポーネントシリアル信号の映像化信
号を、前記入力インタフェースに入力した時と同様の
４：２：２信号形式の第１と第２の信号ブロックに分け
て出力する出力インタフェース回路と、前記選択制御信
号により、映像処理回路からのインターレースコンポー
ネントシリアル信号を第１の出力端子へ出力し、出力イ
ンタフェースから入力されたプログレッシブコンポーネ
ント信号を第１と第２の出力端子へ出力する第２の切換
手段を有し、インターレースコンポーネント信号とプロ
グレッシブコンポーネント信号の映像処理を１つの前記
映像処理回路で実行する。
ンポーネントシリアル信号の第１と第２の信号ブロック
が前記第１と第２の２つの入力端子を介して入力される
と、第１と第２の信号ブロックの色彩成分が内挿された
４：２：２：４の信号形式のプログレッシブコンポーネ
ントシリアル信号に変換して出力する入力インタフェー
ス回路と、入力信号がインターレースコンポーネント信
号かプログレッシブコンポーネント信号かを選択制御し
て選択制御信号を出力する選択制御手段と、入力された
４：２：２の信号形式のインターレースコンポーネント
シリアル信号と前記入力インタフェース回路から出力さ
れた４：２：２：４の信号形式のプログレッシブコンポ
ーネント信号とを前記選択制御手段が出力した選択制御
信号により選択的に出力する第１の切換手段と、前記選
択制御信号により、入力された信号がインターレースコ
ンポーネントシリアル信号であることを認識すると、
４：２：２信号形式のインターレースコンポーネントシ
リアル信号を１０ｂｉｔのパラレル信号に変換して映像
信号化処理を行い、その後４：２：２信号形式のインタ
ーレースコンポーネントシリアル信号に再変換して出力
し、入力された信号が４：２：２：４信号形式のプログ
レッシブコンポーネント信号であることを認識すると、
内部処理クロックを切り換えることにより１０ｂｉｔの
パラレル信号に変換して映像信号化処理を行い、その
後、４：２：２：４信号形式のシリアル信号に再変換す
る映像処理回路と、前記映像処理回路により処理された
プログレッシブコンポーネントシリアル信号の映像化信
号を、前記入力インタフェースに入力した時と同様の
４：２：２信号形式の第１と第２の信号ブロックに分け
て出力する出力インタフェース回路と、前記選択制御信
号により、映像処理回路からのインターレースコンポー
ネントシリアル信号を第１の出力端子へ出力し、出力イ
ンタフェースから入力されたプログレッシブコンポーネ
ント信号を第１と第２の出力端子へ出力する第２の切換
手段を有し、インターレースコンポーネント信号とプロ
グレッシブコンポーネント信号の映像処理を１つの前記
映像処理回路で実行する。
【００１０】また、前記入力されたインターレースコン
ポーネントシリアル信号が４：２：２信号形式２７０Ｍ
Ｈｚで、前記映像処理回路でパラレル化された状態が１
０ｂｉｔ２７ＭＨｚあり、入力端子１と２に入力された
プログレッシブコンポーネントシリアル信号の第１と第
２の信号ブロックがそれぞれ４：２：２信号形式２７０
ＭＨｚで、前記入力インタフェースによりシリアル変換
された信号が４：２：２：４信号形式３６０ＭＨｚの信
号であり、前記映像処理回路によりパラレル変換された
信号が１０ｂｉｔ３６ＭＨｚである映像信号処理装置も
本発明の一つの典型的装置である。
ポーネントシリアル信号が４：２：２信号形式２７０Ｍ
Ｈｚで、前記映像処理回路でパラレル化された状態が１
０ｂｉｔ２７ＭＨｚあり、入力端子１と２に入力された
プログレッシブコンポーネントシリアル信号の第１と第
２の信号ブロックがそれぞれ４：２：２信号形式２７０
ＭＨｚで、前記入力インタフェースによりシリアル変換
された信号が４：２：２：４信号形式３６０ＭＨｚの信
号であり、前記映像処理回路によりパラレル変換された
信号が１０ｂｉｔ３６ＭＨｚである映像信号処理装置も
本発明の一つの典型的装置である。
【００１１】
【発明の実施の形態】４：２：２の信号形式２７０ＭＨ
ｚのプログレッシブコンポーネントシリアル信号が第１
と第２の２つの入力端子から入力されると双方の色彩成
分を内挿処理した４：２：２：４の信号形式３６０ＭＨ
ｚのプログレッシブコンポーネントシリアルシリアル信
号に変換して出力する入力インタフェース回路と、入力
された４：２：２の信号形式２７０ＭＨｚのインターレ
ースコンポーネント信号を１０ｂｉｔ２７ＭＨｚにパラ
レル変換して映像信号処理し、４：２：２：４の信号形
式３６０ＭＨｚのプログレッシブコンポーネント信号を
１０ｂｉｔ３６ＭＨｚにパラレル変換して内部処理クロ
ックを２７ＭＨｚから３６ＭＨｚに切り換えることによ
り映像信号処理する、それぞれ選択的に映像処理可能な
映像処理回路と、前記映像処理回路により処理された映
像信号を前記入力端子における入力に応じた信号形式に
再変換して、それぞれを出力する出力インタフェース回
路とを有するので、インターレースコンポーネント信号
とプログレッシブコンポーネント信号の両信号を一層の
映像処理回路で映像処理が行われる。
ｚのプログレッシブコンポーネントシリアル信号が第１
と第２の２つの入力端子から入力されると双方の色彩成
分を内挿処理した４：２：２：４の信号形式３６０ＭＨ
ｚのプログレッシブコンポーネントシリアルシリアル信
号に変換して出力する入力インタフェース回路と、入力
された４：２：２の信号形式２７０ＭＨｚのインターレ
ースコンポーネント信号を１０ｂｉｔ２７ＭＨｚにパラ
レル変換して映像信号処理し、４：２：２：４の信号形
式３６０ＭＨｚのプログレッシブコンポーネント信号を
１０ｂｉｔ３６ＭＨｚにパラレル変換して内部処理クロ
ックを２７ＭＨｚから３６ＭＨｚに切り換えることによ
り映像信号処理する、それぞれ選択的に映像処理可能な
映像処理回路と、前記映像処理回路により処理された映
像信号を前記入力端子における入力に応じた信号形式に
再変換して、それぞれを出力する出力インタフェース回
路とを有するので、インターレースコンポーネント信号
とプログレッシブコンポーネント信号の両信号を一層の
映像処理回路で映像処理が行われる。
【００１２】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１３】図１は本発明の映像信号処理装置の第１の
実施例のブロック図、図２は信号形式を示す図で、
（ａ）は４：２：２信号形式２７０ＭＨｚのインターレ
ースコンポーネントシリアル信号を示す図、（ｂ）は
４：２：２信号形式２７０ＭＨｚのプログレシブコンポ
ーネントシリアル信号の第１と第２の信号ブロックを示
す図、（ｃ）は第１と第２の信号ブロックの色彩成分が
内挿処理された４：２：２：４信号形式３６０ＭＨｚの
プログレシブコンポーネントシリアル信号を示す図であ
る。
実施例のブロック図、図２は信号形式を示す図で、
（ａ）は４：２：２信号形式２７０ＭＨｚのインターレ
ースコンポーネントシリアル信号を示す図、（ｂ）は
４：２：２信号形式２７０ＭＨｚのプログレシブコンポ
ーネントシリアル信号の第１と第２の信号ブロックを示
す図、（ｃ）は第１と第２の信号ブロックの色彩成分が
内挿処理された４：２：２：４信号形式３６０ＭＨｚの
プログレシブコンポーネントシリアル信号を示す図であ
る。
【００１４】インターレースコンポーネント信号は
Ｙ1、Ｃr、Ｙ2、Ｃbからなり、プログレッシブコンポー
ネント信号は第１の信号ブロックがＹ1、Ｃr、Ｙ2、
Ｃb、第２の信号ブロックがＹ1(p)、Ｃr(p)、ｙ2(p)、
Ｃb(p)からなり、４：２：２：４信号形式３６０ＭＨｚ
のプログレッシブコンポーネント信号はＹ1、Ｙ1(p)、
Ｃr’、Ｙ2、Ｙ2(p)、Ｃb’からなり、Ｃr’はＣrとＣ
r(p)で内挿処理した信号であり、Ｃb’はＣbとＣb(p)と
で内挿処理した信号である。
Ｙ1、Ｃr、Ｙ2、Ｃbからなり、プログレッシブコンポー
ネント信号は第１の信号ブロックがＹ1、Ｃr、Ｙ2、
Ｃb、第２の信号ブロックがＹ1(p)、Ｃr(p)、ｙ2(p)、
Ｃb(p)からなり、４：２：２：４信号形式３６０ＭＨｚ
のプログレッシブコンポーネント信号はＹ1、Ｙ1(p)、
Ｃr’、Ｙ2、Ｙ2(p)、Ｃb’からなり、Ｃr’はＣrとＣ
r(p)で内挿処理した信号であり、Ｃb’はＣbとＣb(p)と
で内挿処理した信号である。
【００１５】この映像信号処理装置は、信号形式を選択
する制御情報を入力する入力端子１０と、入力端子１と
２とから入力されたプログレッシブコンポーネント信号
を信号形式４：２：２信号形式２７０ＭＨｚから第１と
第２の信号ブロックの色彩成分を内挿処理した４：２：
２：４信号形式３６０ＭＨｚに変換する入力インタフェ
ース５と、入力端子１０からの情報により、入力端子１
から入力された４：２：２信号形式２７０ＭＨｚのイン
ターレースコンポーネント信号と入力インタフェース５
からの入力信号を選択的に通過させる切り替え器７と、
入力された信号を映像信号化処理する映像処理回路９
と、映像処理回路９から出力された４：２：２：４信号
形式３６０ＭＨｚのプログレッシブコンポーネント信号
を４：２：２信号形式２７０ＭＨｚの第１と第２の信号
ブロックに変換して出力する出力インタフェース６と、
入力端子１０からの情報により映像処理回路９から出力
されたインターレースコンポーネント映像信号を出力端
子３へ通過させ、出力インタフェーセ６からのプログレ
ッシブコンポーネント映像信号を出力端子３と４へパラ
レルに通過させる出力切換器８とを有している。
する制御情報を入力する入力端子１０と、入力端子１と
２とから入力されたプログレッシブコンポーネント信号
を信号形式４：２：２信号形式２７０ＭＨｚから第１と
第２の信号ブロックの色彩成分を内挿処理した４：２：
２：４信号形式３６０ＭＨｚに変換する入力インタフェ
ース５と、入力端子１０からの情報により、入力端子１
から入力された４：２：２信号形式２７０ＭＨｚのイン
ターレースコンポーネント信号と入力インタフェース５
からの入力信号を選択的に通過させる切り替え器７と、
入力された信号を映像信号化処理する映像処理回路９
と、映像処理回路９から出力された４：２：２：４信号
形式３６０ＭＨｚのプログレッシブコンポーネント信号
を４：２：２信号形式２７０ＭＨｚの第１と第２の信号
ブロックに変換して出力する出力インタフェース６と、
入力端子１０からの情報により映像処理回路９から出力
されたインターレースコンポーネント映像信号を出力端
子３へ通過させ、出力インタフェーセ６からのプログレ
ッシブコンポーネント映像信号を出力端子３と４へパラ
レルに通過させる出力切換器８とを有している。
【００１６】また、映像処理回路９は、入力端子１０か
らの情報により、入力された信号が信号形式４：２：２
のシリアル信号状態で２７０ＭＨｚのインターレースコ
ンポーネント信号と認識すると、パラレル信号（１０ｂ
ｉｔ２７ＭＨｚ）状態に変換して映像信号化処理を行
う。処理された映像信号はパラレルからシリアル信号
（４：２：２信号形式の２７０Ｍｂｉｔ）に再変換され
て切換器８を経由して出力端子３へ出力される。
らの情報により、入力された信号が信号形式４：２：２
のシリアル信号状態で２７０ＭＨｚのインターレースコ
ンポーネント信号と認識すると、パラレル信号（１０ｂ
ｉｔ２７ＭＨｚ）状態に変換して映像信号化処理を行
う。処理された映像信号はパラレルからシリアル信号
（４：２：２信号形式の２７０Ｍｂｉｔ）に再変換され
て切換器８を経由して出力端子３へ出力される。
【００１７】プログレッシブコンポーネント信号は、図
２（ｂ）に示すように４：２：２信号形式２７０ＭＨｚ
で入力端子１と２を経由して入力インタフェース５に入
力し、第１と第２の信号ブロックの色彩成分が内挿処理
されて、図２（ｃ）に示す４：２：２：４信号形式３６
０ＭＨｚで映像処理回路９に入力されるので、映像処理
回路９は入力端子１０から入力された指示により１０ｂ
ｉｔ３６ＭＨｚのパラレル信号に変換して映像信号化を
行い、シリアル信号に再変換後出力インタフェース６へ
出力する。出力インタフェース６は入力された４：２：
２：４信号形式３６０ＭＨｚの映像信号を４：２：２信
号形式２７０ＭＨｚのプログレッシブコンポーネント信
号に変換してそれぞれ出力端子３、４へ出力する。
２（ｂ）に示すように４：２：２信号形式２７０ＭＨｚ
で入力端子１と２を経由して入力インタフェース５に入
力し、第１と第２の信号ブロックの色彩成分が内挿処理
されて、図２（ｃ）に示す４：２：２：４信号形式３６
０ＭＨｚで映像処理回路９に入力されるので、映像処理
回路９は入力端子１０から入力された指示により１０ｂ
ｉｔ３６ＭＨｚのパラレル信号に変換して映像信号化を
行い、シリアル信号に再変換後出力インタフェース６へ
出力する。出力インタフェース６は入力された４：２：
２：４信号形式３６０ＭＨｚの映像信号を４：２：２信
号形式２７０ＭＨｚのプログレッシブコンポーネント信
号に変換してそれぞれ出力端子３、４へ出力する。
【００１８】
【発明の効果】以上説明したように本発明は、４：２：
２の信号形式２７０ＭＨｚのプログレッシブコンポーネ
ントシリアル信号が第１と第２の２つの入力端子から入
力されると双方の色彩成分を内挿処理した４：２：２：
４の信号形式３６０ＭＨｚのプログレッシブコンポーネ
ントシリアル信号に変換して出力する入力インタフェー
ス回路と、入力された４：２：２の信号形式２７０ＭＨ
ｚのインターレースコンポーネントシリアル信号を１０
ｂｉｔ２７ＭＨｚにパラレル変換して映像信号処理し、
４：２：２：４の信号形式３６０ＭＨｚのプログレッシ
ブコンポーネントシリアル信号を１０ｂｉｔ３６ＭＨｚ
にパラレル変換して内部処理クロックを２７ＭＨｚから
３６ＭＨｚに切り換えることにより映像信号処理する、
それぞれ選択的に映像処理可能な映像処理回路と、前記
映像処理回路により処理された映像信号を前記入力端子
における入力に応じた信号形式に再変換して、それぞれ
を出力する出力インタフェース回路とを有するので、イ
ンターレースコンポーネント信号とプログレッシブコン
ポーネント信号とを一つの映像処理回路で選択的に映像
信号処理できる効果がある。
２の信号形式２７０ＭＨｚのプログレッシブコンポーネ
ントシリアル信号が第１と第２の２つの入力端子から入
力されると双方の色彩成分を内挿処理した４：２：２：
４の信号形式３６０ＭＨｚのプログレッシブコンポーネ
ントシリアル信号に変換して出力する入力インタフェー
ス回路と、入力された４：２：２の信号形式２７０ＭＨ
ｚのインターレースコンポーネントシリアル信号を１０
ｂｉｔ２７ＭＨｚにパラレル変換して映像信号処理し、
４：２：２：４の信号形式３６０ＭＨｚのプログレッシ
ブコンポーネントシリアル信号を１０ｂｉｔ３６ＭＨｚ
にパラレル変換して内部処理クロックを２７ＭＨｚから
３６ＭＨｚに切り換えることにより映像信号処理する、
それぞれ選択的に映像処理可能な映像処理回路と、前記
映像処理回路により処理された映像信号を前記入力端子
における入力に応じた信号形式に再変換して、それぞれ
を出力する出力インタフェース回路とを有するので、イ
ンターレースコンポーネント信号とプログレッシブコン
ポーネント信号とを一つの映像処理回路で選択的に映像
信号処理できる効果がある。
【図１】本発明の映像信号処理装置の一実施例のブロッ
ク図である。
ク図である。
【図２】信号形式の説明図で（ａ）は４：２：２信号形
式２７０ＭＨｚのインターレースコンポーネント信号を
示す図、（ｂ）は４：２：２信号形式のプログレッシブ
コンポーネント信号の第１と第２の信号ブロックを示す
図、（ｃ）は第１と第２の信号ブロックの色彩成分を内
挿処理した４：２：２：４信号形式３６０ＭＨｚプログ
レッシブコンポーネントの信号を示す図である。
式２７０ＭＨｚのインターレースコンポーネント信号を
示す図、（ｂ）は４：２：２信号形式のプログレッシブ
コンポーネント信号の第１と第２の信号ブロックを示す
図、（ｃ）は第１と第２の信号ブロックの色彩成分を内
挿処理した４：２：２：４信号形式３６０ＭＨｚプログ
レッシブコンポーネントの信号を示す図である。
【図３】２層の映像処理回路を有する従来の映像処理回
路の説明図である。
路の説明図である。
１ 入力端子 ２ 入力端子 ３ 出力端子 ４ 出力端子 ５ 入力インタフェース部 ６ 出力インタフェース部 ７ 切替器 ８ 切換器 ９ 映像処理回路 １０ （制御情報）入力端子
Claims (3)
- 【請求項１】 インターレースコンポーネントシリアル
信号を第１の入力端子から入力し、プログレッシブコン
ポーネントシリアル信号の第１と第２の信号ブロックを
を第１と第２の入力端子から入力し、映像処理回路によ
り映像信号化処理を行った後、インターレースコンポー
ネントシリアル信号を第１の出力端子から出力し、プロ
グレッシブコンポーネントシリアル信号の第１と第２の
信号ブロックを第１と第２の出力端子からそれぞれ出力
する、映像信号処理方法において、 入力された４：２：２信号形式のプログレッシブコンポ
ーネントシリアル信号の第１と第２の信号ブロックをそ
れらの色彩成分を内挿することにより４：２：２：４信
号形式のシリアル信号に変換するステップと、 入力された４：２：２信号形式のシリアル信号のインタ
ーレースコンポーネントシリアル信号と、４：２：２：
４信号形式のプログレッシブコンポーネントシリアル信
号のそれぞれの映像信号化処理を内部処理クロックを変
えることにより、一つの映像処理回路で選択的に実施す
るステップと、 前記映像処理により出力された４：２：２：４信号形式
のプログレシブコンポーネントシリアル信号を４：２：
２の信号形式の第１と第２の信号ブロックに変換して出
力するステップを有することを特徴とする映像信号処理
方法。 - 【請求項２】 インターレースコンポーネントシリアル
信号を第１の入力端子から入力し、プログレッシブコン
ポーネントシリアル信号の第１と第２の信号ブロックを
を第１と第２の入力端子とから入力し、映像処理回路に
より映像信号化処理を行った後、インターレースコンポ
ーネントシリアル信号を第１の出力端子から出力し、プ
ログレッシブコンポーネントシリアル信号の第１と第２
の信号ブロックを第１と第２の出力端子からそれぞれ出
力する、映像信号処理装置において、 ４：２：２の信号形式のプログレッシブコンポーネント
シリアル信号の第１と第２の信号ブロックが前記第１と
第２の２つの入力端子を介して入力されると、第１と第
２の信号ブロックの色彩成分が内挿された４：２：２：
４の信号形式のプログレッシブコンポーネントシリアル
信号に変換して出力する入力インタフェース回路と、 入力信号がインターレースコンポーネント信号かプログ
レッシブコンポーネント信号かを選択し選択制御信号を
出力する選択制御手段と、 入力された４：２：２の信号形式のインターレースコン
ポーネント信号と前記入力インタフェース回路から出力
された４：２：２：４の信号形式のプログレッシブコン
ポーネント信号とを前記選択制御手段からの選択制御信
号により選択的に出力する第１の切換手段と、 前記選択制御信号により、入力された信号がインターレ
ースコンポーネントシリアル信号であることを認識する
と、４：２：２信号形式のインターレースコンポーネン
トシリアル信号を１０ｂｉｔのパラレル信号に変換して
映像信号化処理を行い、その後４：２：２信号形式のイ
ンターレースコンポーネントシリアル信号に再変換して
出力し、入力された信号が４：２：２：４信号形式のプ
ログレッシブコンポーネント信号であることを認識する
と、内部処理クロックを切り換えることにより１０ｂｉ
ｔのパラレル信号に変換して映像信号化処理を行い、そ
の後、４：２：２：４信号形式のシリアル信号に再変換
する映像処理回路と、 前記映像処理回路により処理されたプログレッシブコン
ポーネント信号の映像化信号を、前記入力インタフェー
スに入力した時と同様の４：２：２信号形式の第１と第
２の信号ブロックに分けて出力する出力インタフェース
回路と、 前記選択制御信号により、映像処理回路からのインター
レースコンポーネントシリアル信号を第１の出力出力端
子へ出力し、出力インタフェースから入力されたプログ
レッシブコンポーネントシリアル信号を第１と第２の出
力端子へ出力する第２の切換手段を有し、インターレー
スコンポーネント信号とプログレッシブコンポーネント
信号の映像処理を１つの前記映像処理回路で実行するこ
とを特徴とする映像信号処理装置。 - 【請求項３】 前記入力されたインターレースコンポー
ネントシリアル信号が４：２：２信号形式２７０ＭＨｚ
で、前記映像処理回路でパラレル化された状態が１０ｂ
ｉｔ２７ＭＨｚあり、入力端子１と２に入力されたプロ
グレッシブコンポーネントシリアル信号の第１と第２の
信号ブロックがそれぞれ４：２：２信号形式２７０ＭＨ
ｚで、前記入力インタフェースによりシリアル変換され
た信号が４：２：２：４信号形式３６０ＭＨｚの信号で
あり、前記映像処理回路によりパラレル変換された信号
が１０ｂｉｔ３６ＭＨｚである請求項２記載の映像信号
処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34071395A JP2861902B2 (ja) | 1995-12-27 | 1995-12-27 | 映像信号処理方法と装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34071395A JP2861902B2 (ja) | 1995-12-27 | 1995-12-27 | 映像信号処理方法と装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09182111A JPH09182111A (ja) | 1997-07-11 |
| JP2861902B2 true JP2861902B2 (ja) | 1999-02-24 |
Family
ID=18339609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34071395A Expired - Fee Related JP2861902B2 (ja) | 1995-12-27 | 1995-12-27 | 映像信号処理方法と装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2861902B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3360586B2 (ja) * | 1997-11-21 | 2002-12-24 | 日本電気株式会社 | スキャン変換装置及び方法 |
-
1995
- 1995-12-27 JP JP34071395A patent/JP2861902B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09182111A (ja) | 1997-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3501301B2 (ja) | 入出力信号切換装置 | |
| JPH07236151A (ja) | デジタルビデオスイッチャ | |
| JP2001086529A (ja) | 入力信号サンプル処理方法及び入力信号サンプル処理装置 | |
| JP2861902B2 (ja) | 映像信号処理方法と装置 | |
| JPH11127423A (ja) | 映像信号処理装置 | |
| JP3603819B2 (ja) | 映像切替合成装置 | |
| US5585851A (en) | Video signal transmission apparatus and video system for transmitting video signals with lower bit rate | |
| JP3018399B2 (ja) | Ｍｕｓｅデコーダの静止画系処理回路 | |
| JPS62122483A (ja) | 画像情報伝送システム | |
| JP2785824B2 (ja) | 画像信号の高能率符号化装置 | |
| JPH0888838A (ja) | テレビジョン受像機 | |
| JP2885227B2 (ja) | 画像・音声同期処理装置 | |
| JP3822920B2 (ja) | ビデオ信号処理装置 | |
| JP2000261759A (ja) | 信号記録再生装置 | |
| JP3360356B2 (ja) | ディジタル画像信号符号化装置および復号装置 | |
| JP4109328B2 (ja) | ビデオ信号符号化装置 | |
| JP3069024B2 (ja) | Ｒｇｂエンコーダ | |
| JP3542180B2 (ja) | ディジタルフィルタ回路 | |
| JPH07336651A (ja) | 映像処理装置 | |
| JPS61107808A (ja) | デイジタルフイルタ | |
| JPH10341452A (ja) | プログレッシブ映像信号入出力装置 | |
| JPH02291790A (ja) | テレビジョン方式変換器 | |
| JP3612760B2 (ja) | 映像信号処理方法 | |
| JP3271443B2 (ja) | 撮像装置 | |
| JPH06327035A (ja) | Ｍｕｓｅ／ｎｔｓｃコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |