JP2861617B2 - Ｌｓｉ用基板の製造方法 - Google Patents
Ｌｓｉ用基板の製造方法Info
- Publication number
- JP2861617B2 JP2861617B2 JP10161492A JP10161492A JP2861617B2 JP 2861617 B2 JP2861617 B2 JP 2861617B2 JP 10161492 A JP10161492 A JP 10161492A JP 10161492 A JP10161492 A JP 10161492A JP 2861617 B2 JP2861617 B2 JP 2861617B2
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- silicon
- thickness
- oxygen
- silicon single
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Element Separation (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、シリコンＬＳＩ(Large
Scale integrated Circuit 大規模集積回路）を形成す
るためのシリコン基板の加工方法に関し、特にＳＯＩ(S
ilicon on insulator)構造を形成するためのＬＳＩ用基
板の製造方法に関するものである。
Scale integrated Circuit 大規模集積回路）を形成す
るためのシリコン基板の加工方法に関し、特にＳＯＩ(S
ilicon on insulator)構造を形成するためのＬＳＩ用基
板の製造方法に関するものである。
【０００２】
【従来の技術】従来、ＬＳＩ用基板として絶縁体の上に
形成したシリコン単結晶薄膜を用いる方法が知られてい
る。この構造はＳＯＩと呼ばれ高耐圧デバイス、耐放射
線デバイス、超高速デバイスの形成に用いられている。
このＳＯＩ構造を形成する有力な方法として酸素イオン
注入法がある。従来の酸素イオン注入方法の概略を図１
０及び図１１に示す。図１０はイオン注入直後の構造を
示している。図１０において、シリコンウェーハ１の表
面に高エネルギーに加速した酸素イオン２を注入する
と、注入された酸素は加速電圧に依存した深さの領域に
集中する。たとえば、加速電圧が２００ＫＶであると表
面から約４００ｎｍで酸素濃度が高くなって、シリコン
が酸化されたＳｉＯｘ（Ｘ≦２）組成のアモルファス層
３が現れる。
形成したシリコン単結晶薄膜を用いる方法が知られてい
る。この構造はＳＯＩと呼ばれ高耐圧デバイス、耐放射
線デバイス、超高速デバイスの形成に用いられている。
このＳＯＩ構造を形成する有力な方法として酸素イオン
注入法がある。従来の酸素イオン注入方法の概略を図１
０及び図１１に示す。図１０はイオン注入直後の構造を
示している。図１０において、シリコンウェーハ１の表
面に高エネルギーに加速した酸素イオン２を注入する
と、注入された酸素は加速電圧に依存した深さの領域に
集中する。たとえば、加速電圧が２００ＫＶであると表
面から約４００ｎｍで酸素濃度が高くなって、シリコン
が酸化されたＳｉＯｘ（Ｘ≦２）組成のアモルファス層
３が現れる。
【０００３】図１０の酸素イオン注入後のシリコンウェ
ーハ１を高温熱アニールすることにより得られる構造を
図１１に示す。図１１において、表面部分に薄いシリコ
ン単結晶膜４を残したままシリコンウェーハ１内部に組
成ＳｉＯ2 の埋め込み酸化層５が形成される。注入され
た酸素の深さ分布に関しては既に研究発表がなされてお
り、その結果はたとえばＪ．Ｆ．ジィーゲラー(ZIEGLE
R) 、Ｊ．Ｐ．ビーサック(BIERSACK)、Ｕ．リトマーク
(LITTMARK)の著書「The Stopping and Range of Ions i
n Solids」(Pergamon Press)第１巻１９２頁に掲載され
ている。その結果によれば、注入された酸素の平均深さ
は注入エネルギーにより一意的に決定され、深さ分布の
幅も注入エネルギーによって決定される。また、酸素の
平均深さおよび分布の幅はともに注入エネルギーが高い
ほど大きな値となる。
ーハ１を高温熱アニールすることにより得られる構造を
図１１に示す。図１１において、表面部分に薄いシリコ
ン単結晶膜４を残したままシリコンウェーハ１内部に組
成ＳｉＯ2 の埋め込み酸化層５が形成される。注入され
た酸素の深さ分布に関しては既に研究発表がなされてお
り、その結果はたとえばＪ．Ｆ．ジィーゲラー(ZIEGLE
R) 、Ｊ．Ｐ．ビーサック(BIERSACK)、Ｕ．リトマーク
(LITTMARK)の著書「The Stopping and Range of Ions i
n Solids」(Pergamon Press)第１巻１９２頁に掲載され
ている。その結果によれば、注入された酸素の平均深さ
は注入エネルギーにより一意的に決定され、深さ分布の
幅も注入エネルギーによって決定される。また、酸素の
平均深さおよび分布の幅はともに注入エネルギーが高い
ほど大きな値となる。
【０００４】
【発明が解決しようとする課題】従って、上述したよう
に従来の酸素イオン注入法では、表面シリコン単結晶膜
４および埋め込み酸化層５の厚さがともに酸素イオンの
注入エネルギーにより決定されてしまい、任意の厚さの
表面シリコン単結晶膜４および埋め込み酸化層５を形成
することができないという欠点があった。従来、この問
題を解決するために酸素イオン２の注入、高温アニール
という一連の作業を行ってＳＯＩ構造を形成した後に再
び酸素イオンの加速電圧を変えて酸素イオン２の注入と
高温アニールを行うという方法が取られてきた。しかし
ながら、イオン源の加速電圧の変更にともなう条件設定
の変更が煩雑であり、また酸素イオン２の注入量の制御
をきわめて精密に行う必要がある。さらにイオン注入装
置から一旦とりだして高温アニールしたのち再度酸素イ
オン２の注入を行うため、表面の汚染によってＳＯＩ構
造の形成が困難になるという欠点があった。
に従来の酸素イオン注入法では、表面シリコン単結晶膜
４および埋め込み酸化層５の厚さがともに酸素イオンの
注入エネルギーにより決定されてしまい、任意の厚さの
表面シリコン単結晶膜４および埋め込み酸化層５を形成
することができないという欠点があった。従来、この問
題を解決するために酸素イオン２の注入、高温アニール
という一連の作業を行ってＳＯＩ構造を形成した後に再
び酸素イオンの加速電圧を変えて酸素イオン２の注入と
高温アニールを行うという方法が取られてきた。しかし
ながら、イオン源の加速電圧の変更にともなう条件設定
の変更が煩雑であり、また酸素イオン２の注入量の制御
をきわめて精密に行う必要がある。さらにイオン注入装
置から一旦とりだして高温アニールしたのち再度酸素イ
オン２の注入を行うため、表面の汚染によってＳＯＩ構
造の形成が困難になるという欠点があった。
【０００５】また、従来方法の欠点を解決する別の方法
として、高温アニールしてＳＯＩ構造を形成したシリコ
ンウェーハ１の表面にシリコンを単結晶成長させること
により表面シリコン単結晶膜４の厚さを制御するという
方法が採られていた。その際には、単結晶成長前に高温
アニール後の表面を清浄処理することが必要であり、そ
のため酸によるウェットエッチングおよび真空中での８
００℃以上の高温加熱といった工程が必要となるため煩
雑であった。さらに、従来の酸素イオン２の注入法で
は、加速電圧が１００〜２００ＫＶという高加速である
ため得られる酸素分布深さが数百ｎｍという深さになっ
た。そのため、表面シリコン単結晶膜４の厚さも数百ｎ
ｍに限定されてしまうので、最近超高速ＬＳＩを製造す
るのに必要不可欠とされている１００ｎｍ以下の薄い埋
め込み酸化層５および薄い表面シリコン単結晶膜４を持
った薄膜ＳＯＩ構造を形成できないという欠点があっ
た。また、従来の１００〜２００ＫＶの高エネルギー酸
素イオン２を用いる方法でアモルファス埋め込み酸化層
５を形成する場合には、１ｃｍ2 あたり１０18程度の多
量の酸素イオン注入を必要とするため、表面シリコンを
通過する酸素イオンの数が多いので、表面シリコン単結
晶膜４に重大な欠陥を数多く残すといった欠点があっ
た。したがって、本発明の課題は、上述の従来例の欠点
をなくし、ＳＯＩ構造の埋め込み酸化層５と表面シリコ
ン単結晶膜４の膜厚をそれぞれ任意に制御できるＳＯＩ
構造のＬＳＩ用基板の製造方法を提供することである。
として、高温アニールしてＳＯＩ構造を形成したシリコ
ンウェーハ１の表面にシリコンを単結晶成長させること
により表面シリコン単結晶膜４の厚さを制御するという
方法が採られていた。その際には、単結晶成長前に高温
アニール後の表面を清浄処理することが必要であり、そ
のため酸によるウェットエッチングおよび真空中での８
００℃以上の高温加熱といった工程が必要となるため煩
雑であった。さらに、従来の酸素イオン２の注入法で
は、加速電圧が１００〜２００ＫＶという高加速である
ため得られる酸素分布深さが数百ｎｍという深さになっ
た。そのため、表面シリコン単結晶膜４の厚さも数百ｎ
ｍに限定されてしまうので、最近超高速ＬＳＩを製造す
るのに必要不可欠とされている１００ｎｍ以下の薄い埋
め込み酸化層５および薄い表面シリコン単結晶膜４を持
った薄膜ＳＯＩ構造を形成できないという欠点があっ
た。また、従来の１００〜２００ＫＶの高エネルギー酸
素イオン２を用いる方法でアモルファス埋め込み酸化層
５を形成する場合には、１ｃｍ2 あたり１０18程度の多
量の酸素イオン注入を必要とするため、表面シリコンを
通過する酸素イオンの数が多いので、表面シリコン単結
晶膜４に重大な欠陥を数多く残すといった欠点があっ
た。したがって、本発明の課題は、上述の従来例の欠点
をなくし、ＳＯＩ構造の埋め込み酸化層５と表面シリコ
ン単結晶膜４の膜厚をそれぞれ任意に制御できるＳＯＩ
構造のＬＳＩ用基板の製造方法を提供することである。
【０００６】
【課題を解決するための手段】従って上述の課題を達成
するため、本発明は、単結晶シリコンウェーハに酸素イ
オンを注入することにより埋め込み酸化層を有するＬＳ
Ｉ用基板を製造する方法において、酸素イオンの注入と
シリコン原子の蒸着を同時あるいは交互に行う第１の工
程と、該第１の工程の終了後に高温アニール処理を行う
第２の工程とを有するＬＳＩ用基板の製造方法である。
さらに、注入する酸素イオンの加速エネルギーの範囲を
１０〜１００ＫＶとしてもよい。
するため、本発明は、単結晶シリコンウェーハに酸素イ
オンを注入することにより埋め込み酸化層を有するＬＳ
Ｉ用基板を製造する方法において、酸素イオンの注入と
シリコン原子の蒸着を同時あるいは交互に行う第１の工
程と、該第１の工程の終了後に高温アニール処理を行う
第２の工程とを有するＬＳＩ用基板の製造方法である。
さらに、注入する酸素イオンの加速エネルギーの範囲を
１０〜１００ＫＶとしてもよい。
【０００７】
【作用】上記構成のＬＳＩ用基板の製造方法において、
単結晶シリコンウェーハに酸素イオンの注入とシリコン
原子の蒸着とを同時あるいは交互に行うことによりＳＯ
Ｉ構造の埋め込みアモルファス層と表面シリコン単結晶
膜の厚さをそれぞれ任意に制御し、最後に一括して高温
アニール処理をして前記アモルファス層を埋め込み酸化
層にするとともに前記単結晶シリコンウェーハ全体を安
定化せしめる。さらに注入する酸素イオンの加速エネル
ギーの範囲を１０〜１００ＫＶとすることにより、注入
された酸素の分布領域が狭く急峻となる。
単結晶シリコンウェーハに酸素イオンの注入とシリコン
原子の蒸着とを同時あるいは交互に行うことによりＳＯ
Ｉ構造の埋め込みアモルファス層と表面シリコン単結晶
膜の厚さをそれぞれ任意に制御し、最後に一括して高温
アニール処理をして前記アモルファス層を埋め込み酸化
層にするとともに前記単結晶シリコンウェーハ全体を安
定化せしめる。さらに注入する酸素イオンの加速エネル
ギーの範囲を１０〜１００ＫＶとすることにより、注入
された酸素の分布領域が狭く急峻となる。
【０００８】
【実施例】次に、本発明の実施例を図面を参照しながら
説明する。図１〜図５は本発明の第１の実施例の説明図
である。第１の実施例においては、酸素イオンの注入と
シリコン原子の蒸着を同時に行い、その後高温アニール
処理をしている。図１は、同時形成開始直後に注入した
酸素イオン分布のピーク位置６を示し、一方図２は、同
時形成終了直前に注入した酸素イオン分布のピーク位置
６ａを示している。図３は、同時形成終了時の構造を示
し、図４は、イオン注入をやめてシリコン単結晶成長し
た後の構造を示し、最後に図５は、高温アニール後の構
造を示している。図１・図２において、シリコンウェー
ハ１中に酸素イオンが注入され、その分布のピーク位置
６・６ａが決まる。同時形成終了時には、図３に示すよ
うにシリコンウェーハ１中に酸素濃度が高くてアモルフ
ァス化したアモルファス層３及びアモルファス層３の図
示上側に薄いシリコン単結晶膜４が形成される。次に酸
素イオン注入をやめて図４に示すようにシリコン単結晶
成長層７を形成する。最後に高温アニール処理をする
と、図５に示すようにシリコンウェーハ１中に埋め込み
酸化層５及びその図示上側にシリコン単結晶膜４が形成
されたＳＯＩ構造のＬＳＩ用基板８ａが形成される。
説明する。図１〜図５は本発明の第１の実施例の説明図
である。第１の実施例においては、酸素イオンの注入と
シリコン原子の蒸着を同時に行い、その後高温アニール
処理をしている。図１は、同時形成開始直後に注入した
酸素イオン分布のピーク位置６を示し、一方図２は、同
時形成終了直前に注入した酸素イオン分布のピーク位置
６ａを示している。図３は、同時形成終了時の構造を示
し、図４は、イオン注入をやめてシリコン単結晶成長し
た後の構造を示し、最後に図５は、高温アニール後の構
造を示している。図１・図２において、シリコンウェー
ハ１中に酸素イオンが注入され、その分布のピーク位置
６・６ａが決まる。同時形成終了時には、図３に示すよ
うにシリコンウェーハ１中に酸素濃度が高くてアモルフ
ァス化したアモルファス層３及びアモルファス層３の図
示上側に薄いシリコン単結晶膜４が形成される。次に酸
素イオン注入をやめて図４に示すようにシリコン単結晶
成長層７を形成する。最後に高温アニール処理をする
と、図５に示すようにシリコンウェーハ１中に埋め込み
酸化層５及びその図示上側にシリコン単結晶膜４が形成
されたＳＯＩ構造のＬＳＩ用基板８ａが形成される。
【０００９】上述の従来例で説明したように、酸素イオ
ンはシリコンウェーハ１の内部に注入され、注入時の表
面はシリコン単結晶状態が保持されている。このため、
酸素イオン注入と同時にシリコン蒸着すると、シリコン
ウェーハ１の温度を数百℃程度以上の高温に保持してお
けば、シリコン単結晶成長層７を形成することができ
る。このとき、シリコン蒸着速度を酸素イオンによって
表面シリコン単結晶成長層７からスパッタリングされる
速度より大きな値とすることが必要である。シリコン蒸
着速度としてスパッタリング速度の２倍とすると、イオ
ン注入時の酸素分布の理論計算が容易になる。酸素イオ
ン注入とシリコン単結晶成長を行っている間は、シリコ
ンウェーハ１の表面にシリコン単結晶成長層７を残した
ままの状態でシリコンウェーハ１の内部でアモルファス
層３の成長を続けさせることができる。アモルファス層
３の厚さが所定の値になったところで酸素イオン注入を
やめ、その後はシリコンの単結晶成長層７の成長のみを
所定の膜厚になるまで続ける。このような一連の作業が
終了後、シリコンウェーハ１を装置から取り出し、窒素
雰囲気下で高温アニール処理することによって、図５に
示すように埋め込み酸化層５及び表面シリコン単結晶膜
４の厚さが別々に制御されたＳＯＩ構造のＬＳＩ用基板
８ａが形成される。
ンはシリコンウェーハ１の内部に注入され、注入時の表
面はシリコン単結晶状態が保持されている。このため、
酸素イオン注入と同時にシリコン蒸着すると、シリコン
ウェーハ１の温度を数百℃程度以上の高温に保持してお
けば、シリコン単結晶成長層７を形成することができ
る。このとき、シリコン蒸着速度を酸素イオンによって
表面シリコン単結晶成長層７からスパッタリングされる
速度より大きな値とすることが必要である。シリコン蒸
着速度としてスパッタリング速度の２倍とすると、イオ
ン注入時の酸素分布の理論計算が容易になる。酸素イオ
ン注入とシリコン単結晶成長を行っている間は、シリコ
ンウェーハ１の表面にシリコン単結晶成長層７を残した
ままの状態でシリコンウェーハ１の内部でアモルファス
層３の成長を続けさせることができる。アモルファス層
３の厚さが所定の値になったところで酸素イオン注入を
やめ、その後はシリコンの単結晶成長層７の成長のみを
所定の膜厚になるまで続ける。このような一連の作業が
終了後、シリコンウェーハ１を装置から取り出し、窒素
雰囲気下で高温アニール処理することによって、図５に
示すように埋め込み酸化層５及び表面シリコン単結晶膜
４の厚さが別々に制御されたＳＯＩ構造のＬＳＩ用基板
８ａが形成される。
【００１０】次に、上述の各工程を具体的数値にもとづ
いて説明する。まず、シリコンウェーハ１を高真空のイ
オン注入室内で８００℃以上に加熱した状態で約３０分
保持して表面の酸化層や不純物を取り除いた後、温度を
５５０℃に下げ酸素イオンを加速電圧２５ＫＶ、電流密
度２５０μＡで注入すると同時にシリコン蒸着を電子ビ
ーム蒸着により約２ｎｍ／ｓで約１２００秒続ける。こ
の場合、シリコンの蒸着速度は、スパッタリング速度の
２倍であるため、表面のシリコン単結晶膜４が成長す
る。同時形成が終了したときは、図３に示す構造とな
り、表面シリコン単結晶膜４が７０ｎｍ、アモルファス
層３が３００ｎｍとなる。この状態の試料にシリコンの
単結晶成長のみを続け約２３０ｎｍ堆積（図４で示すシ
リコン単結晶成長層７）したところで成長を終了した。
この試料の温度を室温まで下げたのち大気中に取り出
し、窒素雰囲気下で１２００℃以上の高温で約６時間ア
ニールを加えた。この結果形成された構造は、図５のよ
うに表面から単結晶シリコン膜４／埋め込み酸化層５／
単結晶のシリコンウェーハ１からなるＳＯＩ構造であ
り、表面シリコン単結晶膜４の厚さが３００ｎｍ、埋め
込み酸化層５の厚さが３００ｎｍであった。
いて説明する。まず、シリコンウェーハ１を高真空のイ
オン注入室内で８００℃以上に加熱した状態で約３０分
保持して表面の酸化層や不純物を取り除いた後、温度を
５５０℃に下げ酸素イオンを加速電圧２５ＫＶ、電流密
度２５０μＡで注入すると同時にシリコン蒸着を電子ビ
ーム蒸着により約２ｎｍ／ｓで約１２００秒続ける。こ
の場合、シリコンの蒸着速度は、スパッタリング速度の
２倍であるため、表面のシリコン単結晶膜４が成長す
る。同時形成が終了したときは、図３に示す構造とな
り、表面シリコン単結晶膜４が７０ｎｍ、アモルファス
層３が３００ｎｍとなる。この状態の試料にシリコンの
単結晶成長のみを続け約２３０ｎｍ堆積（図４で示すシ
リコン単結晶成長層７）したところで成長を終了した。
この試料の温度を室温まで下げたのち大気中に取り出
し、窒素雰囲気下で１２００℃以上の高温で約６時間ア
ニールを加えた。この結果形成された構造は、図５のよ
うに表面から単結晶シリコン膜４／埋め込み酸化層５／
単結晶のシリコンウェーハ１からなるＳＯＩ構造であ
り、表面シリコン単結晶膜４の厚さが３００ｎｍ、埋め
込み酸化層５の厚さが３００ｎｍであった。
【００１１】次に、本発明の第２の実施例を図６〜図９
にもとづいて説明する。この第２の実施例は、酸素イオ
ンの注入とシリコン原子の蒸着を交互に行いその後に高
温アニール処理を行う方法である。図６は最初のイオン
注入直後の構造を示し、図７は最初のイオン注入後にシ
リコンを単結晶成長させたときの構造を示し、図８は更
に酸素イオン注入を行ったときの構造を示し、最後に図
９は高温アニール後の構造を示す。まず、第１回の酸素
イオン注入を行ってシリコンウェーハ１内部に薄いアモ
ルファス層３を形成する。次に、シリコン単結晶膜４を
成長させる。このときの膜厚は後述する２回目の酸素イ
オン注入でシリコン単結晶膜４のスパッタリングされる
膜厚と２回目の酸素イオン注入で形成されるアモルファ
ス層３の厚さの程度とする。その後、２回目の酸素イオ
ン注入を行う。この結果図８に示したようにアモルファ
ス層３は厚さが増加する。このとき、スパッタリング効
果により図８の表面シリコン単結晶膜４は削られて薄く
なり、その厚さは１回目の酸素イオン注入後の表面シリ
コン単結晶膜４の厚さとほぼ等しくなる。この一連の操
作を繰り返しアモルファス層３が所定の厚さに達したと
ころで酸素イオン注入を中止する。その後、表面シリコ
ン単結晶膜４が所定の膜厚になるまでシリコン単結晶成
長を続ける。この試料を装置から取り出し高温アニール
を加えることで図９に示すように絶縁層としての埋め込
み酸化層５及び表面シリコン単結晶膜４の厚さが別々に
制御されたＳＯＩ構造のＬＳＩ用基板８ｂが形成され
る。
にもとづいて説明する。この第２の実施例は、酸素イオ
ンの注入とシリコン原子の蒸着を交互に行いその後に高
温アニール処理を行う方法である。図６は最初のイオン
注入直後の構造を示し、図７は最初のイオン注入後にシ
リコンを単結晶成長させたときの構造を示し、図８は更
に酸素イオン注入を行ったときの構造を示し、最後に図
９は高温アニール後の構造を示す。まず、第１回の酸素
イオン注入を行ってシリコンウェーハ１内部に薄いアモ
ルファス層３を形成する。次に、シリコン単結晶膜４を
成長させる。このときの膜厚は後述する２回目の酸素イ
オン注入でシリコン単結晶膜４のスパッタリングされる
膜厚と２回目の酸素イオン注入で形成されるアモルファ
ス層３の厚さの程度とする。その後、２回目の酸素イオ
ン注入を行う。この結果図８に示したようにアモルファ
ス層３は厚さが増加する。このとき、スパッタリング効
果により図８の表面シリコン単結晶膜４は削られて薄く
なり、その厚さは１回目の酸素イオン注入後の表面シリ
コン単結晶膜４の厚さとほぼ等しくなる。この一連の操
作を繰り返しアモルファス層３が所定の厚さに達したと
ころで酸素イオン注入を中止する。その後、表面シリコ
ン単結晶膜４が所定の膜厚になるまでシリコン単結晶成
長を続ける。この試料を装置から取り出し高温アニール
を加えることで図９に示すように絶縁層としての埋め込
み酸化層５及び表面シリコン単結晶膜４の厚さが別々に
制御されたＳＯＩ構造のＬＳＩ用基板８ｂが形成され
る。
【００１２】次に、上述の第２の実施例の各工程を具体
的数値にもとづいて説明する。まず、シリコンウェーハ
１を高真空のイオン注入室内で８００℃以上に加熱した
状態で約３０分おいて表面の酸化層や不純物を取り除い
た後、温度を５５０℃に下げ酸素イオンを加速電圧２５
ＫＶで２×１０17個／cm2 注入する。そのときに形成さ
れた構造は、図６に示すようにシリコン単結晶膜４の厚
さが約７０ｎｍ、アモルファス層３の厚さが約３０ｎｍ
である。これにシリコンを電子ビーム蒸着法により１７
０ｎｍ単結晶成長させた。この試料にさらに酸素イオン
を加速電圧２５ＫＶで２×１０17個／cm2 注入すると、
図８に示すように表面シリコン単結晶膜４の厚さが約７
０ｎｍ、アモルファス層３の厚さが約６０ｎｍになっ
た。この操作を繰り返し、酸素イオン注入を１０回、シ
リコン単結晶成長を９回繰り返した後にシリコンの単結
晶成長を４０ｎｍ行う。この試料の温度を室温まで下げ
た後イオン注入室から大気中に取り出し、窒素雰囲気化
で１２００℃以上の高温で約６時間アニール処理した。
この結果形成された図９に示すＳＯＩ構造では、表面シ
リコン単結晶膜４の厚さが１００ｎｍ、埋め込み酸化層
５の厚さが３０ｎｍであった。
的数値にもとづいて説明する。まず、シリコンウェーハ
１を高真空のイオン注入室内で８００℃以上に加熱した
状態で約３０分おいて表面の酸化層や不純物を取り除い
た後、温度を５５０℃に下げ酸素イオンを加速電圧２５
ＫＶで２×１０17個／cm2 注入する。そのときに形成さ
れた構造は、図６に示すようにシリコン単結晶膜４の厚
さが約７０ｎｍ、アモルファス層３の厚さが約３０ｎｍ
である。これにシリコンを電子ビーム蒸着法により１７
０ｎｍ単結晶成長させた。この試料にさらに酸素イオン
を加速電圧２５ＫＶで２×１０17個／cm2 注入すると、
図８に示すように表面シリコン単結晶膜４の厚さが約７
０ｎｍ、アモルファス層３の厚さが約６０ｎｍになっ
た。この操作を繰り返し、酸素イオン注入を１０回、シ
リコン単結晶成長を９回繰り返した後にシリコンの単結
晶成長を４０ｎｍ行う。この試料の温度を室温まで下げ
た後イオン注入室から大気中に取り出し、窒素雰囲気化
で１２００℃以上の高温で約６時間アニール処理した。
この結果形成された図９に示すＳＯＩ構造では、表面シ
リコン単結晶膜４の厚さが１００ｎｍ、埋め込み酸化層
５の厚さが３０ｎｍであった。
【００１３】上述した第１・第２の実施例は、真空容器
中でイオン注入及びシリコンの単結晶成長が終了した後
に高温アニール処理を行うことを特徴としており、従来
技術の酸素イオン注入と高温アニール処理の繰り返しに
伴う欠点、および高温アニール後のシリコン単結晶成長
に伴う欠点を除去することができ、また従来例に比して
工程が簡便となる。また、上述の第１・第２の実施例で
は、注入する酸素イオンの加速電圧として１０〜１００
ＫＶという従来法よりも低い加速電圧を用いると極めて
効果的である。注入エネルギーを低くする結果、酸素の
分布領域が狭く急峻となり高電圧加速に比べ精密に膜厚
制御が行える。また、制御可能な埋め込み酸化層５およ
び表面シリコン単結晶膜４の最小膜厚が１０ｎｍ程度と
従来法に比較して大幅に改良できる。さらに酸素の分布
領域が狭くできる結果として、埋め込み酸化層５の形成
に必要な酸素イオン注入量を表面１cm2 あたり従来法の
１０18程度から約１０分の１に低減化できるため、表面
シリコン単結晶膜４の欠陥を低減できる。
中でイオン注入及びシリコンの単結晶成長が終了した後
に高温アニール処理を行うことを特徴としており、従来
技術の酸素イオン注入と高温アニール処理の繰り返しに
伴う欠点、および高温アニール後のシリコン単結晶成長
に伴う欠点を除去することができ、また従来例に比して
工程が簡便となる。また、上述の第１・第２の実施例で
は、注入する酸素イオンの加速電圧として１０〜１００
ＫＶという従来法よりも低い加速電圧を用いると極めて
効果的である。注入エネルギーを低くする結果、酸素の
分布領域が狭く急峻となり高電圧加速に比べ精密に膜厚
制御が行える。また、制御可能な埋め込み酸化層５およ
び表面シリコン単結晶膜４の最小膜厚が１０ｎｍ程度と
従来法に比較して大幅に改良できる。さらに酸素の分布
領域が狭くできる結果として、埋め込み酸化層５の形成
に必要な酸素イオン注入量を表面１cm2 あたり従来法の
１０18程度から約１０分の１に低減化できるため、表面
シリコン単結晶膜４の欠陥を低減できる。
【００１４】
【発明の効果】以上詳細に説明したように本発明のＬＳ
Ｉ用基板の製造方法によれば、ＳＯＩ構造の埋め込み酸
化層と表面シリコン単結晶膜との厚さを任意にかつ精密
に制御することができる。さらに高温アニール処理を最
後に一括して行うため、工程を簡易化できる。従って、
本発明のＬＳＩ用基板の製造方法を用いると、目的とす
るデバイスの要求性能に応じたＳＯＩ構造の実現が容易
に出来るようになる。例えば高耐圧デバイスが必要なら
ば、厚い埋め込み酸化層を形成する。高速化を図るなら
ば、薄い表面シリコン膜を形成する。また、微細化を図
るならば、薄いシリコン層と薄い埋め込み酸化層を形成
することになる。さらに、注入する酸素の加速エネルギ
ーの範囲を１０〜１００ＫＶとすると、埋め込み酸化層
の膜厚を精密に制御でき、かつ必要な酸素イオン注入量
を著しく少なくすることができるので、表面シリコン単
結晶膜の欠陥を低減できる。このように、本発明のＬＳ
Ｉ用基板の製造方法は、ＬＳＩを著しく高性能化・安定
化・高集積化・高速化しうるものである。
Ｉ用基板の製造方法によれば、ＳＯＩ構造の埋め込み酸
化層と表面シリコン単結晶膜との厚さを任意にかつ精密
に制御することができる。さらに高温アニール処理を最
後に一括して行うため、工程を簡易化できる。従って、
本発明のＬＳＩ用基板の製造方法を用いると、目的とす
るデバイスの要求性能に応じたＳＯＩ構造の実現が容易
に出来るようになる。例えば高耐圧デバイスが必要なら
ば、厚い埋め込み酸化層を形成する。高速化を図るなら
ば、薄い表面シリコン膜を形成する。また、微細化を図
るならば、薄いシリコン層と薄い埋め込み酸化層を形成
することになる。さらに、注入する酸素の加速エネルギ
ーの範囲を１０〜１００ＫＶとすると、埋め込み酸化層
の膜厚を精密に制御でき、かつ必要な酸素イオン注入量
を著しく少なくすることができるので、表面シリコン単
結晶膜の欠陥を低減できる。このように、本発明のＬＳ
Ｉ用基板の製造方法は、ＬＳＩを著しく高性能化・安定
化・高集積化・高速化しうるものである。
【図１】本発明の第１の実施例の説明図である。
【図２】本発明の第１の実施例の説明図であり、図１の
続きを示すものである。
続きを示すものである。
【図３】本発明の第１の実施例の説明図であり、図２の
続きを示すものである。
続きを示すものである。
【図４】本発明の第１の実施例の説明図であり、図３の
続きを示すものである。
続きを示すものである。
【図５】本発明の第１の実施例の説明図であり、図４の
続きを示すものである。
続きを示すものである。
【図６】本発明の第２の実施例の説明図である。
【図７】本発明の第２の実施例の説明図であり、図６の
続きを示すものである。
続きを示すものである。
【図８】本発明の第２の実施例の説明図であり、図７の
続きを示すものである。
続きを示すものである。
【図９】本発明の第２の実施例の説明図であり、図８の
続きを示すものである。
続きを示すものである。
【図１０】従来例の説明図である。
【図１１】従来例の説明図であり、図１０の続きを示す
ものである。
ものである。
１ シリコンウェーハ ３ アモルファス層 ５ 埋め込み酸化層 ６ 酸素イオン分布のピーク位置 ６ａ 酸素イオン分布のピーク位置 ８ａ ＬＳＩ用基板 ８ｂ ＬＳＩ用基板
Claims (2)
- 【請求項１】 単結晶シリコンウェーハに酸素イオンを
注入することにより埋め込み酸化層を有するＬＳＩ用基
板を製造する方法において、酸素イオンの注入とシリコ
ン原子の蒸着を同時あるいは交互に行う第１の工程と、
該第１の工程の終了後に高温アニール処理を行う第２の
工程とを有することを特徴とするＬＳＩ用基板の製造方
法。 - 【請求項２】 注入する酸素イオンの加速エネルギーの
範囲が１０〜１００ＫＶであることを特徴とする請求項
１記載のＬＳＩ用基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10161492A JP2861617B2 (ja) | 1992-03-26 | 1992-03-26 | Ｌｓｉ用基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10161492A JP2861617B2 (ja) | 1992-03-26 | 1992-03-26 | Ｌｓｉ用基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0629168A JPH0629168A (ja) | 1994-02-04 |
| JP2861617B2 true JP2861617B2 (ja) | 1999-02-24 |
Family
ID=14305285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10161492A Expired - Fee Related JP2861617B2 (ja) | 1992-03-26 | 1992-03-26 | Ｌｓｉ用基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2861617B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1194380C (zh) * | 2000-04-24 | 2005-03-23 | 北京师范大学 | 绝缘体上单晶硅(soi)材料的制造方法 |
| KR100403519B1 (ko) * | 2001-03-07 | 2003-10-30 | 재단법인서울대학교산학협력재단 | 실리콘 이중막 전력 트랜지스터 및 그 제조 방법 |
-
1992
- 1992-03-26 JP JP10161492A patent/JP2861617B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0629168A (ja) | 1994-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5429955A (en) | Method for constructing semiconductor-on-insulator | |
| JPS63142655A (ja) | 埋込みＳｉＯ↓２層を含む装置の製造方法 | |
| WO2002045132A2 (en) | Low defect density, thin-layer, soi substrates | |
| JPS62177909A (ja) | 半導体装置の製造方法 | |
| JP3080867B2 (ja) | Ｓｏｉ基板の製造方法 | |
| US4818711A (en) | High quality oxide on an ion implanted polysilicon surface | |
| JP2861617B2 (ja) | Ｌｓｉ用基板の製造方法 | |
| EP0473194A2 (en) | Method of fabricating a semiconductor device, especially a bipolar transistor | |
| JPH01161881A (ja) | ジョセフソン素子およびその製造方法 | |
| JPH04264724A (ja) | 半導体基板の製造方法 | |
| Vispute et al. | Realization of Y1Ba2Cu3O7− δ/Y-ZrO2 epitaxial configuration on silicon (100) by pulsed laser ablation without chemical removal of native surface oxide | |
| JPH10223551A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH0770481B2 (ja) | シリコン半導体層の形成方法 | |
| JP2503628B2 (ja) | バイポ―ラトランジスタの製造方法 | |
| JPH088250B2 (ja) | Ｓｏｉ基板の作成方法及び作成装置 | |
| JPS6327852B2 (ja) | ||
| CN1528010A (zh) | 生产硅绝缘体材料的方法 | |
| JPH0817157B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2000031079A (ja) | Ｓｏｉ基板の製造方法 | |
| JPS62132344A (ja) | 集積回路用シリコン基板の製造方法 | |
| JP2685384B2 (ja) | 半導体基板の製造法 | |
| White et al. | The role of implant temperature in the formation of thin buried oxide layers | |
| JP2003289051A (ja) | Ｓｉｍｏｘ基板およびその製造方法 | |
| JP3291149B2 (ja) | 結晶質薄膜の製造方法 | |
| JP2928071B2 (ja) | アモルファスシリコン膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071211 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20101211 |
|
| LAPS | Cancellation because of no payment of annual fees |