CN1528010A - 生产硅绝缘体材料的方法 - Google Patents

生产硅绝缘体材料的方法 Download PDF

Info

Publication number
CN1528010A
CN1528010A CNA028052684A CN02805268A CN1528010A CN 1528010 A CN1528010 A CN 1528010A CN A028052684 A CNA028052684 A CN A028052684A CN 02805268 A CN02805268 A CN 02805268A CN 1528010 A CN1528010 A CN 1528010A
Authority
CN
China
Prior art keywords
substrate
silicon
insulating barrier
oxygen
dusts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA028052684A
Other languages
English (en)
Inventor
方紫薇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Varian Semiconductor Equipment Associates Inc
Original Assignee
Varian Semiconductor Equipment Associates Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Varian Semiconductor Equipment Associates Inc filed Critical Varian Semiconductor Equipment Associates Inc
Publication of CN1528010A publication Critical patent/CN1528010A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76262—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using selective deposition of single crystal silicon, i.e. SEG techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供了一种用于生产硅绝缘体(SOI)材料的方法。该方法涉及使用等离子注入步骤在衬底中注入氧以在相对浅的深度形成注入区域。然后，将衬底在高温退火以将注入区域转化为可以在薄的硅籽晶层之下的绝缘层。最好在薄的籽晶层上外延生长硅层，来形成可以形成器件的区域。该SOI材料适合于在广泛的各种SOI应用中用作衬底。

Description

生产硅绝缘体材料的方法
技术领域
本发明一般地涉及半导体处理，更具体地涉及生产硅绝缘体(SOI)材料的方法。
背景技术
硅绝缘体(Silicon on Insulator，SOI)材料具有形成在绝缘体材料上的硅层。SOI材料能在微电子应用中被用作半导体衬底。例如，半导体器件可以被形成在硅层中。在其他优点当中，SOI衬底可以有效地将形成在同一衬底上的器件和电路彼此隔离。此外，SOI衬底也代表了新的可能的器件设计。
晶片键合是一种用于生产SOI材料的传统技术，例如，在美国专利No.5,710,057中描述了该方法。晶片键合技术一般涉及将第一硅晶片键合到在其表面上包括有绝缘层的第二硅晶片上，来形成SOI结构。但是，晶片键合技术也许麻烦而且耗时。
也可以使用氧注入技术来生产SOI材料。这样的技术一般涉及一个离子注入步骤，其中，氧离子在所选择的注入能量，被加速到达硅衬底。离子被注入到所需要的深度，并在加热时，与硅衬底反应形成内埋氧化硅层(SiO2)。因此，埋入在硅层之下的氧化硅层形成了SOI结构。但是，为了注入足够浓度的氧原子来形成内埋氧化硅层，离子注入技术需要使用相对大的剂量。剂量和注入时间与束流的乘积成比例。因为离子注入技术不能利用大束流，通常需要长的注入时间来获得合适的剂量以形成足够浓度的氧注入区域。长的注入时间导致了使用离子注入技术的SOI工艺相对低的处理量(即，单位时间内所处理的晶片数目)。
为了满足当前商业半导体工艺的需求，具有高的晶片处理量的工艺是人们所希望的。这里所描述的用于生产SOI材料的传统技术，也许受限于它们满足商业半导体工艺对处理量的需求的能力。因此，需要一种方法来高处理量地生产高质量SOI材料。
发明概述
本发明提供了一种用于生产SOI材料的方法。该方法涉及使用等离子注入步骤在衬底中注入氧以在相对浅的深度形成注入区域。然后，将衬底在高温下退火以将注入区域转化为可以在薄的硅籽晶层之下的绝缘层。最好在薄的籽晶层上外延生长硅层，来形成可以形成器件的区域。该SOI材料适合于在广泛的各种SOI应用中用作衬底。
在一个方面，本发明提供了一种生产SOI材料的方法。该方法包括：使用等离子注入在衬底中注入氧来形成注入区域，对衬底进行退火来形成包括所注入的氧的绝缘层，以及在绝缘层之上生长硅层来生产SOI材料。
在另一个方面，本发明提供了一种生产SOI材料的方法。该方法包括：使用等离子注入在衬底中注入氧来形成注入区域，将衬底进行退火来引起所注入的氧和衬底之间的反应以形成绝缘层，以及在绝缘层之上外延生长硅层来生产SOI材料。
在其他优点中，本发明提供了一种高处理量地生产SOI材料的方法。该高处理量通过利用相对短的等离子注入和外延生长步骤代替相对长离子注入步骤获得。因为在相对浅的深度形成氧注入区域，以及随后的为硅器件层提供足够厚度的外延生长步骤，等离子注入可以被利用来形成氧注入区域。因为等离子注入不会被束流极限所约束，等离子注入步骤可以使用短的注入时间来形成具有足够氧浓度的注入区域。
此外，因为可以外延生长硅器件层，本发明提供了具有低缺陷密度和污染物水平的SOI材料。当结合附图考虑时，本发明其他的优点、方面和特征将在下面的本发明详细的描述中变得清楚。
附图说明
图1根据本发明的一个实施例所生产的SOI晶片的截面图。
图2A是根据本发明的一个实施例的用作起始材料的衬底的界面图。
图2B是根据本发明的一个实施例的等离子注入步骤之后的衬底的截面图。
图2C是根据本发明的一个实施例的退火步骤之后的衬底的截面图。
图2D是根据本发明的一个实施例的蚀刻步骤之后的衬底的截面图。
图2E是根据本发明的一个实施例的外延生长步骤之后的衬底的截面图。
图3A是根据本发明的一个实施例的在退火步骤之前的所注入的氧的深度分布图。
图3B是根据本发明的一个实施例的在退火步骤之后的所注入的氧的深度分布图。
发明详述
本发明提供了一种用于生产硅绝缘体(SOI)材料的方法。该方法涉及使用等离子注入步骤以及随后的退火步骤，在硅衬底中相对浅的深度形成内埋绝缘层。然后，在硅衬底上例如外延地生长硅层来形成SOI材料。这样的材料可以被用作半导体晶片，其可以被进一步处理以在外延硅层中形成半导体器件。
参考图1，所示为根据本发明的一个实施例的SOI晶片10。晶片10包括衬底12，形成在衬底上的绝缘层14，形成在绝缘层14上的硅层16。如在下面所进一步描述的那样，硅层16包括例如外延层的高质量单晶材料区域，其适合于用作半导体器件的衬底。当形成器件时，晶片10可以包括诸如在硅层16中的掺杂区域17、硅层16上的附加层18(例如，氧化层，金属化层)等的传统特征。
图2A-2E是根据本发明的一个说明性方法在不同处理步骤之后SOI晶片10的截面图。
图2A示出了在说明性方法中用作起始材料的衬底12。衬底12可以是在半导体处理中使用的任何类型，例如硅衬底。衬底12示范性尺度包括在约200mm到约300mm之间的直径，在约600微米到约700微米之间的厚度。应该理解的是，具有其他尺度的衬底也是可以使用的。
说明性方法包括使用等离子注入步骤将氧注入到衬底12中形成注入区域24的步骤，如图2B所示。在等离子注入期间，衬底12一般被支撑在真空条件下的处理室中。等离子注入涉及产生包括正离子的等离子体，加速离子到衬底12的前表面22。可以使用本领域中任何公知并合适的等离子注入工艺。这样的工艺可以产生等离子体，例如可以使用脉冲高压、电感耦合等离子体(Inductive Coupled Plasma，ICP)以及电子回旋共振(ElectronCyclitron Residence，ECR)方法。
一般，氧等离子体可以包括O2 +和O+离子。能够利用本领域中公知的技术来控制等离子体中O2 +和O+离子的比率。这样的技术可能涉及调节一个或多个工艺参数，这包括电极几何形状、输入功率、气压和磁场强度。如下面将进一步描述的那样，在一些方法中，最好具有接近1.0或0的O2+/O+比率，从而等离子体包括占优势数量的O2+离子或O+离子。在一些情形中，该比率大于0.9或约大于0.95。在另一些情形中，该比率小于0.10或小于0.05。
等离子注入步骤可以有利地在相对短的注入时间中进行，特别是与传统SOI工艺中的离子注入时间相比。因为等离子注入能通过利用大束流来提供合适的剂量，可获得短的注入时间。短的注入时间能导致晶片处理量的增加。
一般，在离子注入期间，通过公知的冷却和/或加热技术来控制衬底12的温度以防止热损伤。温度一般被控制在约600℃到约700℃之间。在特定实施例中使用相对低的注入能量可能是有利的。利用相对低的注入能量的工艺可以减弱对冷却的需求，这能减少注入时间。在一些实施例中，用于O+原子的注入能量小于40kV，少于30kV或甚至更少。
图2B示出了注入步骤以后的衬底12的截面图。通过使氧离子存在于衬底12的晶格结构中(例如间隙位置)，形成注入区域24。注入区域24的氧浓度变化是到前表面22距离的函数。浓度的深度分布图取决于注入步骤的处理条件。
图3A是示出了氧离子浓度作为对衬底12深度的函数的典型深度分布图。该说明性的深度分布图包括单主峰26，这可能在某些实施例中是优选的。例如，单主峰可能有利于在所希望的深度形成具有明显边缘的绝缘层14。单峰代表了利用如上所述的占优势数量(例如，大于90％或95％)的O2 +离子或O+离子的注入工艺。在一些情形，当存在主峰时，也可能观察到副峰。
峰26最好在约500埃深度具有最大氧浓度。在某些实施例中，最大氧浓度出现在约300埃到约800埃之间的深度。最大氧浓度可以是在1022原子/厘米3到5×1022原子/厘米3之间。但是，最大氧浓度的特定深度和最大氧浓度取决于具体的应用，并且可以落入这里所描述的区域之外。
在注入步骤以后，该说明性方法包括退火步骤来形成绝缘层14。图2C示出了退火后衬底12的截面图。一般，晶片从注入工艺室被移出，并转移到用于退火步骤的炉子。在该炉中，可以一次退火许多晶片，从而不会限制处理量。退火步骤涉及将晶片加热到高温来形成具有明显边界的绝缘层14(例如，SiO2)。
退火步骤使所注入的氧离子扩散到高氧离子浓度的区域，在这里氧离子与衬底反应形成绝缘层14。因为这些原子与硅的化学反应驱动力超过了其他使原子扩散到低浓度区域的驱动力，所以氧原子扩散到高浓度区域。因此，低氧离子浓度的区域(即，在深度分布图的边缘)变得耗尽了氧原子，深度分布图在形状上变成矩形，具有相对恒定的氧注入浓度。由退火导致的典型深度分布图如图3B所示。退火步骤的温度和时间可以是能导致反应发生的任意组合。特定的退火条件将取决于具体的方法。退火温度一般大于1200℃，退火时间长于1小时。但是，在一些情形，可以利用其他条件。在某些优选实施例中，退火温度约大于1350℃，退火时间在约0.5小时到4小时之间。如上所述，因为可以一次退火许多晶片，退火时间不会限制晶片处理量。
绝缘层14的厚度一般取决于具体的应用，并能被注入工艺条件所控制。在一些实施例中，厚度在约800埃到2000埃之间。在一些情形，由于氧离子的扩散，高于和低于绝缘层14的区域几乎没有所注入的氧离子。具体地，这导致了在绝缘层14上的薄的硅籽晶层28的产生。在一些实施例中，籽晶层28的厚度小于100埃，在一些实施例中，小于50埃，在一些实施例中，在约30埃到100埃之间。籽晶层28最好是高质量的、低缺陷浓度的单晶硅层。但是，应该明白的是，在一些实施例中，籽晶层28可以包括少量的包括氧离子的缺陷。如下面进一步所描述的那样，籽晶层28促进了高质量外延层的沉积。
在某些情形中，并如图2C所示，在退火步骤和/或等离子注入步骤期间，在衬底12的前表面22上形成了薄的天然氧化物层30。天然氧化物层30能通过硅原子和暴露于前表面22的氧原子和/或离子之间的反应来形成。例如，天然氧化物层30的厚度可以是约10埃到约30埃之间。
如果存在氧化物层的话，可以使用蚀刻步骤来去除氧化物层30。图2D图示了蚀刻步骤后的衬底12的截面图。可以使用本领域中任何公知的能充分去除氧化物层30而不损伤下层的蚀刻技术。这样的技术包括等离子蚀刻和湿法蚀刻。当使用湿法蚀刻步骤时，一般将衬底12从退火装置(例如，炉)传送到湿法蚀刻台。当使用等离子蚀刻步骤时，衬底12可以被传送到蚀刻室，或可以停留在退火步骤中使用的同一处理室中，如果蚀刻能在该处理室中进行的话。应该明白的是，在一些实施例中，天然氧化物层30可以没有被形成，在另一些实施例中，天然氧化物层可以不被去除。
该方法包括在硅籽晶层28上生长外延硅层32来形成硅层16(图1)的外延生长步骤。图2E是外延生长步骤之后的衬底12的截面图。在一些情形，衬底12可以被传送到生长外延层的处理室，或衬底能停留在前面步骤的处理室中，如果该处理室具有外延生长功能。多种在本领域中公知的外延生长技术能被用来生长外延层32。在一种示范性技术中，使用化学气相沉积(CVD)技术来生长外延层32，在CVD技术中，衬底被加热到高温(例如，700℃)，硅烷(SiH4)气体被引入到处理室中，并与晶片一起处于高温。硅烷气体在衬底12的表面上反应来在籽晶层28上形成外延层32。籽晶层28的高晶体质量促进了外延层32的沉积，该外延层32是具有低缺陷浓度的外延层。如果需要，在通过传统技术沉积期间，外延层可以是n型或p型掺杂的。
进行外延生长步骤直到获得所希望的厚度。外延层32的厚度一般足以使器件能够形成在外延层中。例如，外延层32可以是在约500埃到2000埃之间。但是，外延层32特定的厚度由具体应用所指出。外延层32最好是具有低缺陷浓度的单晶硅层。应该明白的是，如图2A-2E所示的方法说明了本发明的一个实施例。该说明性的实施例可以包括一些对本技术领域的普通技术人员公知的变化。
图2A-2E所示的方法可以被用来生产SOI晶片，其可以被进一步如本领域所公知的那样处理来包括由具体应用所希望的半导体器件。进一步处理包括在第二硅层16中形成掺杂区域17(图1)，在第二硅层16上形成附加层18(例如，氧化层、金属化层)(图1)等。示例性的器件包括部分耗尽型或完全耗尽型CMOS器件，但不限于这些。
本领域的技术人员将很容易意识到这里所列出的所有参数都是意于示范性的，实际参数将取决于本发明的方法所使用的特定应用。因此，应该明白的是，前述实施例仅仅是用举例的方式提出，并且在所附的权利要求及其等同物的范围内，本发明可以被实施为除特别描述以外的方式。

Claims (20)

1.一种生产硅绝缘体材料的方法，包括：
使用等离子注入在衬底中注入氧来形成注入区域；
对衬底进行退火来形成包括所注入的氧的绝缘层；和
在所述绝缘层上生长硅层来生产硅绝缘体材料。
2.如权利要求1所述的方法，其中，所述硅层是外延生长的。
3.如权利要求1所述的方法，其中，所述衬底是硅。
4.如权利要求1所述的方法，其中，所述绝缘层包括氧化硅。
5.如权利要求1所述的方法，其中，所述绝缘层通过所注入的氧和衬底之间的反应形成。
6.如权利要求1所述的方法，包括使用小于约40kV的注入能量注入氧。
7.如权利要求1所述的方法，包括使用小于约30kV的注入能量注入氧。
8.如权利要求1所述的方法，其中，所述注入区域在约300埃到约800埃的深度之间具有氧浓度峰值。
9.如权利要求1所述的方法，其中，所述绝缘层被埋入在衬底之中、籽晶层下。
10.如权利要求9所述的方法，其中，所述籽晶层具有小于约100埃的厚度。
11.如权利要求9所述的方法，其中，所述籽晶层具有在约30埃到约100埃之间的厚度。
12.如权利要求9所述的方法，其中，所述籽晶层几乎没有氧原子。
13.如权利要求1所述的方法，其中，所述绝缘层具有在约800埃到约2000埃之间的厚度。
14.如权利要求1所述的方法，其中，所述硅层具有在约500埃到约2000埃之间的厚度。
15.如权利要求1所述的方法，还包括：去除在生长硅层之前的蚀刻工艺中在衬底表面上形成的天然氧化物层。
16.如权利要求1所述的方法，还包括：在硅层中形成一个或多个半导体器件。
17.一种生产硅绝缘体材料的方法，包括：
使用等离子注入在衬底中注入氧来形成注入区域；
将衬底进行退火来引起所注入的氧和衬底之间的反应以形成绝缘层；和
在所述绝缘层之上外延生长硅层来生产硅绝缘体材料。
18.如权利要求17所述的方法，其中，所述衬底是硅。
19.如权利要求17所述的方法，其中，所述绝缘层包括氧化硅。
20.如权利要求17所述的方法，其中，所述绝缘层被埋入在衬底之中、籽晶层下。
CNA028052684A 2001-01-23 2002-01-10 生产硅绝缘体材料的方法 Pending CN1528010A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/767,787 US20020098664A1 (en) 2001-01-23 2001-01-23 Method of producing SOI materials
US09/767,787 2001-01-23

Publications (1)

Publication Number Publication Date
CN1528010A true CN1528010A (zh) 2004-09-08

Family

ID=25080577

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA028052684A Pending CN1528010A (zh) 2001-01-23 2002-01-10 生产硅绝缘体材料的方法

Country Status (6)

Country Link
US (1) US20020098664A1 (zh)
EP (1) EP1354339A2 (zh)
JP (1) JP2004528707A (zh)
KR (1) KR20030076627A (zh)
CN (1) CN1528010A (zh)
WO (1) WO2002059946A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100454483C (zh) * 2007-04-20 2009-01-21 中国电子科技集团公司第四十八研究所 一种离子注入厚膜soi晶片材料的制备方法
CN106395735A (zh) * 2015-05-29 2017-02-15 精工爱普生株式会社 电阻元件与压力传感器元件的各自的制造方法、压力传感器元件、压力传感器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005333052A (ja) * 2004-05-21 2005-12-02 Sony Corp Ｓｉｍｏｘ基板及びその製造方法及びｓｉｍｏｘ基板を用いた半導体装置及びｓｉｍｏｘ基板を用いた電気光学表示装置の製造方法
US7619283B2 (en) * 2007-04-20 2009-11-17 Corning Incorporated Methods of fabricating glass-based substrates and apparatus employing same
CN102386123B (zh) * 2011-07-29 2013-11-13 上海新傲科技股份有限公司 制备具有均匀厚度器件层的衬底的方法
US8575694B2 (en) 2012-02-13 2013-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Insulated gate bipolar transistor structure having low substrate leakage

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5661043A (en) * 1994-07-25 1997-08-26 Rissman; Paul Forming a buried insulator layer using plasma source ion implantation
US5710057A (en) * 1996-07-12 1998-01-20 Kenney; Donald M. SOI fabrication method
JPH11307455A (ja) * 1998-04-20 1999-11-05 Sony Corp 基板およびその製造方法
JP2000294513A (ja) * 1999-04-06 2000-10-20 Nec Corp Ｓｉ基板の酸化膜形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100454483C (zh) * 2007-04-20 2009-01-21 中国电子科技集团公司第四十八研究所 一种离子注入厚膜soi晶片材料的制备方法
CN106395735A (zh) * 2015-05-29 2017-02-15 精工爱普生株式会社 电阻元件与压力传感器元件的各自的制造方法、压力传感器元件、压力传感器

Also Published As

Publication number Publication date
WO2002059946A8 (en) 2003-10-09
WO2002059946A3 (en) 2003-02-20
KR20030076627A (ko) 2003-09-26
WO2002059946A2 (en) 2002-08-01
EP1354339A2 (en) 2003-10-22
US20020098664A1 (en) 2002-07-25
JP2004528707A (ja) 2004-09-16

Similar Documents

Publication Publication Date Title
EP1780794B1 (en) Method for manufacturing bonded wafer
US6979630B2 (en) Method and apparatus for transferring a thin layer of semiconductor material
US6593173B1 (en) Low defect density, thin-layer, SOI substrates
KR100351489B1 (ko) 반도체기판내에회로및매립절연층을형성하는방법
US5429955A (en) Method for constructing semiconductor-on-insulator
EP1596427A1 (en) Method for introducing impurities
US20080194086A1 (en) Method of Introducing Impurity
JP3139904B2 (ja) 半導体基板の製造方法および製造装置
WO2002080276A1 (fr) Procede de production de substrat simox et substrat simox correspondant
KR101380514B1 (ko) 반도체 기판의 제조 방법
JP4931212B2 (ja) 改質シリコンへの低ドーズ酸素注入による薄い埋め込み酸化物
US6686255B2 (en) Amorphizing ion implant local oxidation of silicon (LOCOS) method for forming an isolation region
CN1528010A (zh) 生产硅绝缘体材料的方法
CN108885998B (zh) 外延晶圆的制造方法及外延晶圆
CN103000503A (zh) 使用微波进行的u-mos沟槽型面优化和蚀刻损伤移除
US5874352A (en) Method of producing MIS transistors having a gate electrode of matched conductivity type
CN103839775A (zh) 选区GeSn层及其形成方法
CN111033719A (zh) 绝缘体上半导体结构的制造方法
KR20030007704A (ko) Ｓｉｍｏｘ 기판의 제조방법 및 ｓｉｍｏｘ 기판
CN117423734B (zh) 一种沟槽型碳化硅mosfet及制备方法
US6037198A (en) Method of fabricating SOI wafer
JP2024028041A (ja) Ｓｏｉウェーハ及びその製造方法
CN117476543A (zh) 碳化硅半导体结构及其制备方法、碳化硅半导体器件
CN103839789A (zh) 选区SiGeSn层及其形成方法
KR970007825B1 (ko) 실리콘 기판에의 얕은 접합층 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication