JP2859901B2 - データ伝送システム - Google Patents
データ伝送システムInfo
- Publication number
- JP2859901B2 JP2859901B2 JP1256439A JP25643989A JP2859901B2 JP 2859901 B2 JP2859901 B2 JP 2859901B2 JP 1256439 A JP1256439 A JP 1256439A JP 25643989 A JP25643989 A JP 25643989A JP 2859901 B2 JP2859901 B2 JP 2859901B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- control
- level
- data
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Communication Control (AREA)
- Noise Elimination (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、データ伝送システム、特にノイズによる誤
動作を防止したデータ伝送システムに関する。
動作を防止したデータ伝送システムに関する。
［従来の技術］ 従来のデータ伝送システムを第５図に示す。
このデータ転送システムでは、マイクロコンピュータ
２からデジタル回路４にデータが転送される。このデジ
タル回路４は、マイクロコンピュータ２の制御により発
光ダイオード６を点灯させたり、リレー８のスイッチを
オン・オフさせる。
２からデジタル回路４にデータが転送される。このデジ
タル回路４は、マイクロコンピュータ２の制御により発
光ダイオード６を点灯させたり、リレー８のスイッチを
オン・オフさせる。
以下、このシステムの動作を第６図を参照しながら説
明する。
明する。
マイクロコンピュータ２からクロック伝送線10を介し
て、第６図に示すクロックC1〜C5が伝送される。これに
同期して直列データ信号D1〜D3がデータ伝送線12を介し
て伝送される。デジタル回路４は、伝送されてきたデー
タに基づき出力線O1〜O8のいずれかに出力を出す。これ
によって、選択された発光ダイオード６や、リレー８が
動作する。
て、第６図に示すクロックC1〜C5が伝送される。これに
同期して直列データ信号D1〜D3がデータ伝送線12を介し
て伝送される。デジタル回路４は、伝送されてきたデー
タに基づき出力線O1〜O8のいずれかに出力を出す。これ
によって、選択された発光ダイオード６や、リレー８が
動作する。
なお、デジタル回路４は、制御伝送線14を介してマイ
クロコンピュータ２から送られてくる制御信号がハイレ
ベルである間にのみデータの読み込みを行うようになっ
ている（第６図のCE参照）。
クロコンピュータ２から送られてくる制御信号がハイレ
ベルである間にのみデータの読み込みを行うようになっ
ている（第６図のCE参照）。
［発明が解決しようとする課題］ しかし、従来のシステムには、次のような問題点があ
る。
る。
第６図に示すように、データ転送を行わないときに、
クロック伝送線10、データ伝送線12および制御伝送線14
にノイズNC1〜NC4、ND1〜ND4、NE1〜NE4が重畳すること
がある。このような場合には、制御信号がハイレベルと
なるため、ノイズによってデジタル回路４が誤動作する
おそれがある。
クロック伝送線10、データ伝送線12および制御伝送線14
にノイズNC1〜NC4、ND1〜ND4、NE1〜NE4が重畳すること
がある。このような場合には、制御信号がハイレベルと
なるため、ノイズによってデジタル回路４が誤動作する
おそれがある。
このために制御伝送線14にローパスフィルタ等を設け
て、ノイズによる誤動作を防止することが考えられる。
しかし、これによってノイズは除去できるが、制御信号
がなまって遅延し、誤動作を生じることになってしま
う。
て、ノイズによる誤動作を防止することが考えられる。
しかし、これによってノイズは除去できるが、制御信号
がなまって遅延し、誤動作を生じることになってしま
う。
本発明は、上述の技術的課題を解決し、ノイズによる
デジタル回路の誤動作を防止したデータ伝送システムを
提供することを目的とする。
デジタル回路の誤動作を防止したデータ伝送システムを
提供することを目的とする。
［課題を解決するための手段］ 請求項（１）のデータ伝送システムは、制御側回路か
らデータ伝送線を介してデータが印加されるデータ入力
端子、および制御側回路から制御伝送線を介して制御信
号が印加される動作許容端子とを有し、 制御信号が第１のレベルのとき入力データの読み込み
と所定の動作を行い、制御信号が第２のレベルのとき入
力データの読み込みを行なわず所定の動作を行うデジタ
ル回路を備えるものにおいて、 動作許容端子または動作許容端子の近傍の制御伝送線
にスイッチング回路を接続し、 スイッチング回路は、動作許容端子または動作許容端
子の近傍の制御伝送線のレベルをスイッチオフ信号に応
答して強制的に第２のレベルとし、 スイッチオフ信号は、少なくとも制御信号が第１のレ
ベルにある間は与えられるものであって、 スイッチオフ信号の先頭は、制御信号が第１のレベル
になるより所定の時間早く与えるようにしたことを特徴
としている。
らデータ伝送線を介してデータが印加されるデータ入力
端子、および制御側回路から制御伝送線を介して制御信
号が印加される動作許容端子とを有し、 制御信号が第１のレベルのとき入力データの読み込み
と所定の動作を行い、制御信号が第２のレベルのとき入
力データの読み込みを行なわず所定の動作を行うデジタ
ル回路を備えるものにおいて、 動作許容端子または動作許容端子の近傍の制御伝送線
にスイッチング回路を接続し、 スイッチング回路は、動作許容端子または動作許容端
子の近傍の制御伝送線のレベルをスイッチオフ信号に応
答して強制的に第２のレベルとし、 スイッチオフ信号は、少なくとも制御信号が第１のレ
ベルにある間は与えられるものであって、 スイッチオフ信号の先頭は、制御信号が第１のレベル
になるより所定の時間早く与えるようにしたことを特徴
としている。
請求項（２）のデータ伝送システムは、請求項（１）
のものにおいて、前記制御側回路が、音響回路を制御す
るマイクロコンピュータであり、 スイッチオフ信号としてマイクロコンピュータのミュ
ート信号を用いることを特徴としている。
のものにおいて、前記制御側回路が、音響回路を制御す
るマイクロコンピュータであり、 スイッチオフ信号としてマイクロコンピュータのミュ
ート信号を用いることを特徴としている。
［作用］ スイッチング回路は、動作許容端子または動作許容端
子の近傍の制御伝送線に接続される。スイッチング回路
は、動作許容端子または動作許容端子の近傍の制御伝送
線のレベルをスイッチオフ信号に応答して強制的に第２
のレベルとする。スイッチオフ信号は、少なくも制御信
号が第１のレベルにある間は与えられる。
子の近傍の制御伝送線に接続される。スイッチング回路
は、動作許容端子または動作許容端子の近傍の制御伝送
線のレベルをスイッチオフ信号に応答して強制的に第２
のレベルとする。スイッチオフ信号は、少なくも制御信
号が第１のレベルにある間は与えられる。
したがって、スイッチオフ信号が与えられていないと
きには、動作許容端子が強制的に第２のレベルとなり、
動作許容端子にノイズが与えられることはない。
きには、動作許容端子が強制的に第２のレベルとなり、
動作許容端子にノイズが与えられることはない。
また、スイッチオフ信号の先頭は、制御信号が第１の
レベルになるよりも所定の時間早く与えられる。
レベルになるよりも所定の時間早く与えられる。
したがって、スイッチオフ信号がなまって時間遅れが
生じても誤動作が生じないので、スイッチオフ信号を伝
送する伝送線には、ローパスフィルタ等の十分なノイズ
対策を施すことができる。→ 請求項（２）のデータ伝送システムは、請求項（１）
のものにおいて、前記制御側回路が、音響回路を制御す
るマイクロコンピュータであり、 スイッチオフ信号としてマイクロコンピュータのミュ
ート信号を用いることを特徴としている。
生じても誤動作が生じないので、スイッチオフ信号を伝
送する伝送線には、ローパスフィルタ等の十分なノイズ
対策を施すことができる。→ 請求項（２）のデータ伝送システムは、請求項（１）
のものにおいて、前記制御側回路が、音響回路を制御す
るマイクロコンピュータであり、 スイッチオフ信号としてマイクロコンピュータのミュ
ート信号を用いることを特徴としている。
したがって、スイッチオフ信号を別途必要としない。
［実施例］ 以下、本発明の実施例を図面に基づいて説明する。
第１図は、データ伝送システムの一実施例の回路図で
ある。
ある。
このデータ伝送システムは、音響回路を制御するのに
用いられる。
用いられる。
このデータ転送システムでは、制御側回路としてのマ
イクロコンピュータ２からデジタル回路４にデータが転
送される。このデジタル回路４は、マイクロコンピュー
タ２の制御により発光ダイオード６を点灯させたり、リ
レー８のスイッチをオン・オフさせる。
イクロコンピュータ２からデジタル回路４にデータが転
送される。このデジタル回路４は、マイクロコンピュー
タ２の制御により発光ダイオード６を点灯させたり、リ
レー８のスイッチをオン・オフさせる。
このシステムの動作を説明するためのタイミングチャ
ートを第２図に示す。マイクロコンピュータ２からクロ
ック伝送線10を介して、第２図に示すクロックC1〜C5が
伝送される。これに同期して直列データ信号D1〜D3がデ
ータ伝送線12を介して伝送される。デジタル回路４は、
伝送されてきたデータに基づき出力線O1〜O8のいずれか
に出力を出す。これによって、選択された発光ダイオー
ド６や、リレー８が動作する。このリレー８等によって
切換スイッチ24が切り換えられ、コントロールアンプ16
に入力される機器（コンパクトディスクプレーヤ18、チ
ューナー20、カセットデッキ22等）が選択される。この
選択等は、マイクロコンピュータ２に接続された操作ス
イッチ36によって行われる。
ートを第２図に示す。マイクロコンピュータ２からクロ
ック伝送線10を介して、第２図に示すクロックC1〜C5が
伝送される。これに同期して直列データ信号D1〜D3がデ
ータ伝送線12を介して伝送される。デジタル回路４は、
伝送されてきたデータに基づき出力線O1〜O8のいずれか
に出力を出す。これによって、選択された発光ダイオー
ド６や、リレー８が動作する。このリレー８等によって
切換スイッチ24が切り換えられ、コントロールアンプ16
に入力される機器（コンパクトディスクプレーヤ18、チ
ューナー20、カセットデッキ22等）が選択される。この
選択等は、マイクロコンピュータ２に接続された操作ス
イッチ36によって行われる。
コントロールアンプ16の出力は、抵抗26を介して、メ
インアンプ28に与えられ、スピーカ30から再生される。
これらのコンパクトディスクプレーヤ18、チューナー2
0、カセットデッキ22、切換スイッチ24、コントロール
アンプ16、メインアンプ28およびスピーカ30等は、音響
回路31を構成する。
インアンプ28に与えられ、スピーカ30から再生される。
これらのコンパクトディスクプレーヤ18、チューナー2
0、カセットデッキ22、切換スイッチ24、コントロール
アンプ16、メインアンプ28およびスピーカ30等は、音響
回路31を構成する。
なお、スイッチ24の切換時にクリック音が生じるおそ
れがある。このため、マイクロコンピュータ２には、ミ
ュート信号出力端子MUTEが設けられている。マイクロン
コンピュータ２は、スイッチ24の切換時にローレベルで
あるミュート信号を出力する。このミュート信号は、イ
ンバータ32を介してトランジスタ34のベースに与えられ
る。このトランジスタ34のコレクタは、コントロールア
ンプ16の出力に接続され、エミッタは接地されている。
ミュート信号が出力されているときには（ローレベルの
ときには）、トランジスタ34が導通し、コントロールア
ンプ16からの出力がメインアンプ28に与えられない。し
たがって、スピーカ30からは、クリック音が再生されな
い。
れがある。このため、マイクロコンピュータ２には、ミ
ュート信号出力端子MUTEが設けられている。マイクロン
コンピュータ２は、スイッチ24の切換時にローレベルで
あるミュート信号を出力する。このミュート信号は、イ
ンバータ32を介してトランジスタ34のベースに与えられ
る。このトランジスタ34のコレクタは、コントロールア
ンプ16の出力に接続され、エミッタは接地されている。
ミュート信号が出力されているときには（ローレベルの
ときには）、トランジスタ34が導通し、コントロールア
ンプ16からの出力がメインアンプ28に与えられない。し
たがって、スピーカ30からは、クリック音が再生されな
い。
なお、デジタル回路４は、制御伝送線14を介してマイ
クロコンピュータ２から送られてくる制御信号がハイレ
ベルである間にのみデータの読み込みを行うようになっ
ている（第２図のCE参照）。この制御信号が第２のレベ
ルであるローから第１のレベルであるハイに変化するよ
りも先送り時間ｔだけ早くミュート信号の先頭αが出力
されるようになっている。また、ミュート信号の先頭α
が出力されてから先送り時間ｔ経過してからデータ伝送
が行われるので、データ伝送によって生じ得るノイズが
スピーカ30から再生されることはない。
クロコンピュータ２から送られてくる制御信号がハイレ
ベルである間にのみデータの読み込みを行うようになっ
ている（第２図のCE参照）。この制御信号が第２のレベ
ルであるローから第１のレベルであるハイに変化するよ
りも先送り時間ｔだけ早くミュート信号の先頭αが出力
されるようになっている。また、ミュート信号の先頭α
が出力されてから先送り時間ｔ経過してからデータ伝送
が行われるので、データ伝送によって生じ得るノイズが
スピーカ30から再生されることはない。
この実施例では、トランジスタ42を用いてスイッチン
グ回路40を構成している。トランジスタ42のコレクタ
は、デジタル回路４の動作許容端子CE近傍の制御伝送線
14に接続され、エミッタはデジタル回路４のGNDもしく
は近傍に接地されている。トランジスタ42のベースに
は、抵抗R1,R2によって分圧されたマイクロコンピュー
タ２からのミュート信号が伝送線44を介して与えられ
る。したがって、ミュート信号が出力されていないとき
（すなわちハイレベルのとき）には、トランジスタ42が
導通し、デジタル回路４の動作許容端子CEが強制的にロ
ーレベルとなる。動作許容端子CEにローレベルの信号が
与えられている間は、デジタル回路４はデータを読み込
まず所定の動作を続ける。また、ミュート信号が出力さ
れているとき（すなわちローレベルのとき）には、トラ
ンジスタ42が遮断し、動作許容端子CEにはマイクロコン
ピュータ２からの信号がそのまま与えられる。したがっ
て、マイクロコンピュータ２からハイレベルの制御信号
が送られてくると、デジタル回路４がデータ読み込み可
能となる。すなわち、この実施例では、ミュート信号を
スイッチオフ信号として用いている。
グ回路40を構成している。トランジスタ42のコレクタ
は、デジタル回路４の動作許容端子CE近傍の制御伝送線
14に接続され、エミッタはデジタル回路４のGNDもしく
は近傍に接地されている。トランジスタ42のベースに
は、抵抗R1,R2によって分圧されたマイクロコンピュー
タ２からのミュート信号が伝送線44を介して与えられ
る。したがって、ミュート信号が出力されていないとき
（すなわちハイレベルのとき）には、トランジスタ42が
導通し、デジタル回路４の動作許容端子CEが強制的にロ
ーレベルとなる。動作許容端子CEにローレベルの信号が
与えられている間は、デジタル回路４はデータを読み込
まず所定の動作を続ける。また、ミュート信号が出力さ
れているとき（すなわちローレベルのとき）には、トラ
ンジスタ42が遮断し、動作許容端子CEにはマイクロコン
ピュータ２からの信号がそのまま与えられる。したがっ
て、マイクロコンピュータ２からハイレベルの制御信号
が送られてくると、デジタル回路４がデータ読み込み可
能となる。すなわち、この実施例では、ミュート信号を
スイッチオフ信号として用いている。
また、この実施例では、伝送線44のノイズを防止する
ため伝送線44にローパスフィルタ46を挿入している。
ため伝送線44にローパスフィルタ46を挿入している。
ここで、データ転送を行わないときにノイズが発生し
た場合の動作を説明する。このとき、クロック伝送線10
およびデータ伝送線12には、第２図のNC1〜NC4、ND1〜N
D4に示すノイズが重畳する。いま、データ伝送が行われ
ないのであるから、マイクロコンピュータ２はミュート
信号を出力していない（すなわちハイレベル）。したが
って、トランジスタ42は、導通し、デジタル回路４の動
作許容端子CEが強制的にローレベルとされる。このた
め、動作許容端子CEには、第２図のP1〜P4に示すように
きわめてレベルの低いノイズしか重畳しない。これら
は、スレッショルドレベルに比べて十分小さいので、デ
ジタル回路４が誤動作することはない。
た場合の動作を説明する。このとき、クロック伝送線10
およびデータ伝送線12には、第２図のNC1〜NC4、ND1〜N
D4に示すノイズが重畳する。いま、データ伝送が行われ
ないのであるから、マイクロコンピュータ２はミュート
信号を出力していない（すなわちハイレベル）。したが
って、トランジスタ42は、導通し、デジタル回路４の動
作許容端子CEが強制的にローレベルとされる。このた
め、動作許容端子CEには、第２図のP1〜P4に示すように
きわめてレベルの低いノイズしか重畳しない。これら
は、スレッショルドレベルに比べて十分小さいので、デ
ジタル回路４が誤動作することはない。
また、伝送線44には、ローパスフルタ46が設けられて
いるので、ノイズが重畳することはない。このローパス
フィルタ46によってミュート信号の先頭αがなまって遅
延を生じるが、第２図の先送り時間ｔをこの遅延時間よ
り大きくしておけばデジタル回路４は遅延による誤動作
を起こさない。
いるので、ノイズが重畳することはない。このローパス
フィルタ46によってミュート信号の先頭αがなまって遅
延を生じるが、第２図の先送り時間ｔをこの遅延時間よ
り大きくしておけばデジタル回路４は遅延による誤動作
を起こさない。
なお、トランジスタ42のコレクタは、直接デジタル回
路４の動作許容端子CEに接続してもよい。
路４の動作許容端子CEに接続してもよい。
また、この実施例ではミュート信号をスイッチオフ信
号としたが、スイッチオフ信号を別途用意するようにし
てもよい。
号としたが、スイッチオフ信号を別途用意するようにし
てもよい。
また、この実施例では、スイッチング回路40をトラン
ジスタ42を用いて構成するようにしたが、スイッチング
回路40をリレーのスイッチ等を用いて構成するようにし
てもよい。
ジスタ42を用いて構成するようにしたが、スイッチング
回路40をリレーのスイッチ等を用いて構成するようにし
てもよい。
また、動作許容端子CEにローレベルの信号が与えられ
たときにデータの読み込みをするようなデジタル回路４
を用いる場合には、データ伝送を行わないときにスイッ
チング回路40を用いて電源電圧＋Ｂにプルアップするよ
うにすればよい。
たときにデータの読み込みをするようなデジタル回路４
を用いる場合には、データ伝送を行わないときにスイッ
チング回路40を用いて電源電圧＋Ｂにプルアップするよ
うにすればよい。
また、伝送線44にノイズが乗る可能性が少ない場合に
は、ローパスフィルタ46を省略するようにしてもよい。
は、ローパスフィルタ46を省略するようにしてもよい。
また、デジタル回路４は、ポートやドライバー等であ
っもよい。
っもよい。
さらに、このデータ伝送システムは、音響回路以外の
回路に用いられるようにしてもよい。
回路に用いられるようにしてもよい。
第３図は、本発明の他の実施例の回路図である。
この実施例においては、３つのデジタル回路4a,4b,4c
が設けられている。各デジタル回路4a,4b,4cには、共通
のデータ信号およびクロック信号が与えられる。マイク
ロコンピュータ２は、第１から第３の制御信号出力CE1
〜CE3を選択することにより、各デジタル回路4a,4b,4c
のいずれにデータを伝送し所定の動作をさせるかを決定
する。各デジタル回路4a,4b,4cの動作許容端子CE近傍の
制御伝送線14a,14b,14cには、スイッチング回路40a,40
b,40cが接続されている。
が設けられている。各デジタル回路4a,4b,4cには、共通
のデータ信号およびクロック信号が与えられる。マイク
ロコンピュータ２は、第１から第３の制御信号出力CE1
〜CE3を選択することにより、各デジタル回路4a,4b,4c
のいずれにデータを伝送し所定の動作をさせるかを決定
する。各デジタル回路4a,4b,4cの動作許容端子CE近傍の
制御伝送線14a,14b,14cには、スイッチング回路40a,40
b,40cが接続されている。
この回路の動作を示したのが第４図である。デジタル
回路4aにデータ伝送を行う場合には、マイクロコンピュ
ータ２は、ミュート信号を出力した後、制御信号出力CE
1をハイレベルとする。制御信号CE1がハイレベルである
間に、クロックおよびデータを出力する。制御信号CE2
およびCE3はローレベルにあるので、デジタル回路4aの
みがデータに基づく動作を行う。
回路4aにデータ伝送を行う場合には、マイクロコンピュ
ータ２は、ミュート信号を出力した後、制御信号出力CE
1をハイレベルとする。制御信号CE1がハイレベルである
間に、クロックおよびデータを出力する。制御信号CE2
およびCE3はローレベルにあるので、デジタル回路4aの
みがデータに基づく動作を行う。
デジタル回路4bにデータ伝送を行う場合には、マイク
ロコンピュータ２は、ミュート信号を出力した後、制御
信号出力CE2をハイレベルとする。制御信号CE2がハイレ
ベルである間に、クロックおよびデータを出力する。デ
ジタル回路4cにデータ伝送を行う場合も同様である。
ロコンピュータ２は、ミュート信号を出力した後、制御
信号出力CE2をハイレベルとする。制御信号CE2がハイレ
ベルである間に、クロックおよびデータを出力する。デ
ジタル回路4cにデータ伝送を行う場合も同様である。
いずれのデジタル回路4a,4b,4cに対してもデータ伝送
を行わない場合には、ミュート信号は出力されず、スイ
ッチング回路40a,40b,40cが導通している。したがっ
て、各デジタル回路4a,4b,4cの動作許容端子CEが強制的
にローレベルとされる。したがって、クロック伝送線10
およびデータ伝送線12にノイズNC1〜NC4、ND1〜ND4が重
畳されても、制御伝送線14a,14b,14cには大きなノイズ
が重畳されず（第４図P1〜P12参照）、ノイズによる誤
動作を生じない。
を行わない場合には、ミュート信号は出力されず、スイ
ッチング回路40a,40b,40cが導通している。したがっ
て、各デジタル回路4a,4b,4cの動作許容端子CEが強制的
にローレベルとされる。したがって、クロック伝送線10
およびデータ伝送線12にノイズNC1〜NC4、ND1〜ND4が重
畳されても、制御伝送線14a,14b,14cには大きなノイズ
が重畳されず（第４図P1〜P12参照）、ノイズによる誤
動作を生じない。
［発明の効果］ スイッチング回路は、動作許容端子または動作許容端
子の近傍の制御伝送線に接続される。スイッチング回路
は、動作許容端子または動作許容端子の近傍の制御伝送
線のレベルをスイッチオフ信号に応答して強制的に第２
のレベルとする。スイッチオフ信号は、少なくとも制御
信号が第１のレベルにある間は与えられる。
子の近傍の制御伝送線に接続される。スイッチング回路
は、動作許容端子または動作許容端子の近傍の制御伝送
線のレベルをスイッチオフ信号に応答して強制的に第２
のレベルとする。スイッチオフ信号は、少なくとも制御
信号が第１のレベルにある間は与えられる。
したがって、スイッチオフ信号が与えられていないと
きには、動作許容端子が強制的に第２のレベルとなり、
動作許容端子にノイズが与えられることはない。
きには、動作許容端子が強制的に第２のレベルとなり、
動作許容端子にノイズが与えられることはない。
また、スイッチオフ信号の先頭は、制御信号が第１の
レベルになるより所定の時間早く与えられる。
レベルになるより所定の時間早く与えられる。
したがって、スイッチオフ信号がなまって時間遅れが
生じても誤動作が生じないので、スイッチオフ信号を伝
送する伝送線には、ローパスフィルタ等の十分なノイズ
対策を施すことができる。
生じても誤動作が生じないので、スイッチオフ信号を伝
送する伝送線には、ローパスフィルタ等の十分なノイズ
対策を施すことができる。
すなわち、ノイズによる誤動作を生じることのないデ
ータ伝送システムを提供することができる。
ータ伝送システムを提供することができる。
請求項（２）のデータ伝送システムは、請求項（１）
のものにおいて、前記制御側回路が、音響回路を制御す
るマイクロコンピュータであり、 スイッチオフ信号としてマイクロコンピュータのミュ
ート信号を用いることを特徴としている。
のものにおいて、前記制御側回路が、音響回路を制御す
るマイクロコンピュータであり、 スイッチオフ信号としてマイクロコンピュータのミュ
ート信号を用いることを特徴としている。
したがって、スイッチオフ信号を別途必要とせず、簡
単な構成でノイズ誤動作の防止を図ることができる。
単な構成でノイズ誤動作の防止を図ることができる。
第１図は本発明の一実施例の回路図、第２図はその動作
を説明するためのタイミングチャート、第３図は本発明
の他の実施例の回路図、第４図はその動作を示すための
タイミングチャート、第５図は従来例の回路図、第６図
はその動作を説明するためのタイミングチャートであ
る。 ２……マイクロコンピュータ 4,4a,4b,4c……デジタル回路 12,12a,12b,12c……データ伝送線 14,14a,14b,14c……制御伝送線 31……音響回路 40,40a,40b,40c……スイッチング回路 CE……動作許容端子
を説明するためのタイミングチャート、第３図は本発明
の他の実施例の回路図、第４図はその動作を示すための
タイミングチャート、第５図は従来例の回路図、第６図
はその動作を説明するためのタイミングチャートであ
る。 ２……マイクロコンピュータ 4,4a,4b,4c……デジタル回路 12,12a,12b,12c……データ伝送線 14,14a,14b,14c……制御伝送線 31……音響回路 40,40a,40b,40c……スイッチング回路 CE……動作許容端子
Claims (2)
- 【請求項１】制御側回路からデータ伝送線を介してデー
タが印加されるデータ入力端子、および制御側回路から
制御伝送線を介して制御信号が印加される動作許容端子
とを有し、 制御信号が第１のレベルのとき入力データの読み込みと
所定の動作を行い、制御信号が第２のレベルのとき入力
データの読み込みを行なわず所定の動作を行うデジタル
回路を備えるデータ伝送システムにおいて、 動作許容端子または動作許容端子の近傍の制御伝送線に
スイッチング回路を接続し、 スイッチング回路は、動作許容端子または動作許容端子
の近傍の制御伝送線のレベルをスイッチオフ信号に応答
して強制的に第２のレベルとし、 スイッチオフ信号は、少なくとも制御信号が第１のレベ
ルにある間は与えられるものであって、 スイッチオフ信号の先頭は、制御信号が第１のレベルに
なるより所定の時間早く与えるようにしたことを特徴と
するデータ伝送システム。 - 【請求項２】前記制御側回路は、音響回路を制御するマ
イクロコンピュータであり、 スイッチオフ信号としてマイクロコンピュータのミュー
ト信号を用いることを特徴とする請求項（１）のデータ
伝送システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1256439A JP2859901B2 (ja) | 1989-09-29 | 1989-09-29 | データ伝送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1256439A JP2859901B2 (ja) | 1989-09-29 | 1989-09-29 | データ伝送システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03117925A JPH03117925A (ja) | 1991-05-20 |
| JP2859901B2 true JP2859901B2 (ja) | 1999-02-24 |
Family
ID=17292675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1256439A Expired - Lifetime JP2859901B2 (ja) | 1989-09-29 | 1989-09-29 | データ伝送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2859901B2 (ja) |
-
1989
- 1989-09-29 JP JP1256439A patent/JP2859901B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03117925A (ja) | 1991-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6052471A (en) | Smart audio receiver that automatically select an input audio source | |
| JPH0118490B2 (ja) | ||
| JPH0549156B2 (ja) | ||
| JP2859901B2 (ja) | データ伝送システム | |
| JPH0575364A (ja) | オーデイオ信号増幅回路 | |
| US6845413B2 (en) | Switchover device and information recording/reproducing apparatus having the switchover device | |
| JP2669939B2 (ja) | 音声信号ミュート回路 | |
| JPH0454683A (ja) | パルス出力回路 | |
| KR930007372Y1 (ko) | 음향기기의 기능절환회로 | |
| JPH0749663Y2 (ja) | オ−ディオシステム装置 | |
| US5377012A (en) | Color signal processing circuit for a video cassette recorder | |
| JP2000339938A (ja) | コンポーネント選択制御システム | |
| JPH0521472B2 (ja) | ||
| JPH0531715Y2 (ja) | ||
| KR930007496Y1 (ko) | 음성 페이드 인/아웃트 회로 | |
| JPH0329763Y2 (ja) | ||
| KR840001213Y1 (ko) | 테이프 레코더 | |
| JP3481034B2 (ja) | 信号ミュート回路およびカセットデッキ | |
| JPH0626962Y2 (ja) | テ−プレコ−ダ | |
| KR970002174B1 (ko) | 브이씨알의 예약재생방법 | |
| JP2707656B2 (ja) | インターフェイス回路 | |
| JPH0124732Y2 (ja) | ||
| JP2554009Y2 (ja) | 記録再生装置 | |
| JPH0450704Y2 (ja) | ||
| JPS62271299A (ja) | 録再機器のモ−ド切換装置 |