JP2707656B2 - インターフェイス回路 - Google Patents
インターフェイス回路Info
- Publication number
- JP2707656B2 JP2707656B2 JP63301208A JP30120888A JP2707656B2 JP 2707656 B2 JP2707656 B2 JP 2707656B2 JP 63301208 A JP63301208 A JP 63301208A JP 30120888 A JP30120888 A JP 30120888A JP 2707656 B2 JP2707656 B2 JP 2707656B2
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- output port
- block
- input
- port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、マイクロコンピュータ（以下マイコンと略
称する）で機能ブロックを制御する場合のインターフェ
イス回路に関するものである。
称する）で機能ブロックを制御する場合のインターフェ
イス回路に関するものである。
従来の技術 近年、マイコンの基準発振及びその高調波からなるノ
イズによる周辺回路や周辺機器への妨害が問題となって
いる。このような問題に対し、従来においては、上記、
マイコンと機能ブロックとを接続する配線に、チョーク
コイル，コンデンサを組み合わせたフィルターを入れ、
対策を行なっているのが現状である。
イズによる周辺回路や周辺機器への妨害が問題となって
いる。このような問題に対し、従来においては、上記、
マイコンと機能ブロックとを接続する配線に、チョーク
コイル，コンデンサを組み合わせたフィルターを入れ、
対策を行なっているのが現状である。
発明が解決しようとする課題 しかしながら、上記従来の構成では、フィルターに特
有の周波数帯域が有り、広帯域なノイズに対しては、フ
ィルターを複数個使用しなければならないこと、或いは
そのフィルターが伝送信号を歪ませて誤動作が発生する
おそれがあるため、これを配慮する必要があるといった
問題点を有していた。
有の周波数帯域が有り、広帯域なノイズに対しては、フ
ィルターを複数個使用しなければならないこと、或いは
そのフィルターが伝送信号を歪ませて誤動作が発生する
おそれがあるため、これを配慮する必要があるといった
問題点を有していた。
本発明は上記問題点に鑑みなされたもので、広帯域に
渡って、ノイズの輻射、流出を防止する効果を有し、し
かも簡単な構成で、伝送信号への影響がなく、誤動作の
発生がないインターフェイス回路を提供するものであ
る。
渡って、ノイズの輻射、流出を防止する効果を有し、し
かも簡単な構成で、伝送信号への影響がなく、誤動作の
発生がないインターフェイス回路を提供するものであ
る。
課題を解決するための手段 上記問題点を解決するために本発明のインターフェイ
ス回路は、機能ブロックに制御信号を出力するマイコン
のポートとして、入出力ポートを割り合て、その機能ブ
ロックが動作する場合は、出力状態に、動作しない場合
は入力状態にセットするように構成したものである。
ス回路は、機能ブロックに制御信号を出力するマイコン
のポートとして、入出力ポートを割り合て、その機能ブ
ロックが動作する場合は、出力状態に、動作しない場合
は入力状態にセットするように構成したものである。
また、機能ブロックに制御信号を出力するマイクロコ
ンピュータの出力ポートと機能ブロックの入力ポートと
の間にON時にはインピーダンスが低くOFF時にはインピ
ーダンスが高いスイッチング手段を設け、機能ブロック
の動作時にのみスイッチング手段をONとして両ポート間
が低いインピーダンスによって接続され、機能ブロック
の非動作時にはスイッチング手段をOFFとしてマイクロ
コンピュータの出力ポートに高いインピーダンスが負荷
されるという構成を備えたものである。
ンピュータの出力ポートと機能ブロックの入力ポートと
の間にON時にはインピーダンスが低くOFF時にはインピ
ーダンスが高いスイッチング手段を設け、機能ブロック
の動作時にのみスイッチング手段をONとして両ポート間
が低いインピーダンスによって接続され、機能ブロック
の非動作時にはスイッチング手段をOFFとしてマイクロ
コンピュータの出力ポートに高いインピーダンスが負荷
されるという構成を備えたものである。
作用 本発明は上記した構成によって、機能ブロックの非動
作時において、機能ブロックに制御信号を出力するマイ
コンの入出力ポート或いは出力ポートとそれらに接続さ
れる配線を高インピーダンスで分離することとなり、配
線及び機能ブロックからのマイコンの基準発振或いはそ
の高周波からなるノイズの輻射，流出が防止され、一
方、機能ブロックの動作時において、上記ポートと配線
は、インピーダンスをもたずに接続され、制御信号が確
実に伝送され、誤動作の発生がないものである。
作時において、機能ブロックに制御信号を出力するマイ
コンの入出力ポート或いは出力ポートとそれらに接続さ
れる配線を高インピーダンスで分離することとなり、配
線及び機能ブロックからのマイコンの基準発振或いはそ
の高周波からなるノイズの輻射，流出が防止され、一
方、機能ブロックの動作時において、上記ポートと配線
は、インピーダンスをもたずに接続され、制御信号が確
実に伝送され、誤動作の発生がないものである。
実施例 以下本発明の一実施例のインターフェイス回路につい
て図面を参照しながら説明する。
て図面を参照しながら説明する。
第１図は本発明の実施例におけるインターフェイス回
路の構成を示すものである。第１図において、１はマイ
コン、２はコンパクトディスク（以下CDと略称する）ブ
ロックであり、３はチューナブロック、４はテープレコ
ーダブロックで、各々マイコン１により制御される。KO
1〜KOpはマイコンのキーマトリクス出力ポート、KI1〜K
Iqはマイコンのキーマトリクス入力ポートであり、両者
により、キーマトリクスが構成される。Ｓはキーマトリ
クススイッチ群であり、機能ブロックの選択或いは各機
能ブロックの動作の選択を行なうもので、その中におい
て、S11はCD選択スイッチ、S12はチューナ選択スイッ
チ、S21はテープレコーダ選択スイッチであり、これら
のスイッチにより各々の機能ブロックが選択される。５
はCD選択信号出力端子であり、CD選択スイッチS11が押
された場合にこのCD選択信号出力端子５の出力はＬ（ロ
ーレベル）からＨ（ハイレベル）となる。
路の構成を示すものである。第１図において、１はマイ
コン、２はコンパクトディスク（以下CDと略称する）ブ
ロックであり、３はチューナブロック、４はテープレコ
ーダブロックで、各々マイコン１により制御される。KO
1〜KOpはマイコンのキーマトリクス出力ポート、KI1〜K
Iqはマイコンのキーマトリクス入力ポートであり、両者
により、キーマトリクスが構成される。Ｓはキーマトリ
クススイッチ群であり、機能ブロックの選択或いは各機
能ブロックの動作の選択を行なうもので、その中におい
て、S11はCD選択スイッチ、S12はチューナ選択スイッ
チ、S21はテープレコーダ選択スイッチであり、これら
のスイッチにより各々の機能ブロックが選択される。５
はCD選択信号出力端子であり、CD選択スイッチS11が押
された場合にこのCD選択信号出力端子５の出力はＬ（ロ
ーレベル）からＨ（ハイレベル）となる。
O1〜Ol（以下総称する場合はＯのみとする）はマイコ
ン１におけるｌ個の出力ポート、Oiはそのｉ番目の出力
ポート、I/O1〜I/Om（総称する場合はI/Oとする）はマ
イコン１のｍ個の入出力ポート、I/Ojはそのｊ番目の入
出力ポート、I1〜In（総称する場合はＩとする）はマイ
コン１のｎ個の入力ポート、Ikはそのｋ番目の入力ポー
トである。また、ICD0〜ICDl+mはCDブロック２の（１＋
ｌ＋ｍ）個の入力ポート、OCD1〜OCDnは、CDブロック２
のｎ個の出力ポート、Trx0〜Trxlはトランジスタ、Rb0
〜Rbi〜Rblは抵抗である。上記マイコン１のキーマトリ
クス出力ポートKO1は、トランジスタTrx0のエミッタ，
コレクタを介してCDブロック２の入力ポートICD0に接続
され、マイコン１の出力ポートＯはトランジスタTrx1〜
Trxlのエミッタ，コレクタを介してCD入力ポートICD1〜
ICDlに接続され、さらにトランジスタTrxのベースは抵
抗Rbを介してCD選択信号出力端子５に接続される。した
がって、CD選択スイッチS11が押され、CD選択信号出力
端子５がＨになる場合のみ、トランジスタTrxのベース
に抵抗Rbを介して電流が流れ、トランジスタTrxがONと
なり、キーマトリクス出力ポートKO1及びCD出力ポート
Ｏより、CDブロック入力ポートICD1〜ICDlに制御信号の
転送がなされる。また、マイコン１の入出力ポートI/O
はCDブロック２の入力ポートICDl+1〜ICDl+mに接続さ
れ、マイコン１の入力ポートＩはCDブロック２の出力ポ
ートOCDに接続される。
ン１におけるｌ個の出力ポート、Oiはそのｉ番目の出力
ポート、I/O1〜I/Om（総称する場合はI/Oとする）はマ
イコン１のｍ個の入出力ポート、I/Ojはそのｊ番目の入
出力ポート、I1〜In（総称する場合はＩとする）はマイ
コン１のｎ個の入力ポート、Ikはそのｋ番目の入力ポー
トである。また、ICD0〜ICDl+mはCDブロック２の（１＋
ｌ＋ｍ）個の入力ポート、OCD1〜OCDnは、CDブロック２
のｎ個の出力ポート、Trx0〜Trxlはトランジスタ、Rb0
〜Rbi〜Rblは抵抗である。上記マイコン１のキーマトリ
クス出力ポートKO1は、トランジスタTrx0のエミッタ，
コレクタを介してCDブロック２の入力ポートICD0に接続
され、マイコン１の出力ポートＯはトランジスタTrx1〜
Trxlのエミッタ，コレクタを介してCD入力ポートICD1〜
ICDlに接続され、さらにトランジスタTrxのベースは抵
抗Rbを介してCD選択信号出力端子５に接続される。した
がって、CD選択スイッチS11が押され、CD選択信号出力
端子５がＨになる場合のみ、トランジスタTrxのベース
に抵抗Rbを介して電流が流れ、トランジスタTrxがONと
なり、キーマトリクス出力ポートKO1及びCD出力ポート
Ｏより、CDブロック入力ポートICD1〜ICDlに制御信号の
転送がなされる。また、マイコン１の入出力ポートI/O
はCDブロック２の入力ポートICDl+1〜ICDl+mに接続さ
れ、マイコン１の入力ポートＩはCDブロック２の出力ポ
ートOCDに接続される。
６はCDブロック２の電源入力端子、７はその電源、T
r1及びTr2はトランジスタ、R1及びR2は抵抗であり、電
源７はトランジスタTr1のエミッタ，コレクタを介してC
Dブロック電源入力端子６に接続され、トランジスタTr1
のベースは抵抗R1を介してトランジスタTr2のコレクタ
に接続され、トランジスタTr2のエミッタは接地され、
トランジスタTr2のベースは抵抗R2を介してマイコン１
のCDブロック選択信号出力端子５に接続される。したが
って、CD選択スイッチS11が押され、CDブロック選択信
号出力端子５が、Ｈとなる場合のみ、トランジスタTr2
のベースに抵抗R2を介して電源が流れてトランジスタT
r2がONとなり、さらにトランジスタTr1のベースに抵抗R
1及びトランジスタTr2を介して電流が流れ、トランジス
タTr1がONとなって、CDブロック２の電源入力端子６に
電源７が供給され、CDブロック２が動作状態となるもの
である。
r1及びTr2はトランジスタ、R1及びR2は抵抗であり、電
源７はトランジスタTr1のエミッタ，コレクタを介してC
Dブロック電源入力端子６に接続され、トランジスタTr1
のベースは抵抗R1を介してトランジスタTr2のコレクタ
に接続され、トランジスタTr2のエミッタは接地され、
トランジスタTr2のベースは抵抗R2を介してマイコン１
のCDブロック選択信号出力端子５に接続される。したが
って、CD選択スイッチS11が押され、CDブロック選択信
号出力端子５が、Ｈとなる場合のみ、トランジスタTr2
のベースに抵抗R2を介して電源が流れてトランジスタT
r2がONとなり、さらにトランジスタTr1のベースに抵抗R
1及びトランジスタTr2を介して電流が流れ、トランジス
タTr1がONとなって、CDブロック２の電源入力端子６に
電源７が供給され、CDブロック２が動作状態となるもの
である。
以上のように構成されたインターフェイス回路につい
て、以下第１図，第２図，第３図，第４図を用いてその
動作を説明する。
て、以下第１図，第２図，第３図，第４図を用いてその
動作を説明する。
第２図のフローチャートを参照しながら各機能ブロッ
クが選択される場合について説明する。まず、CD選択ス
イッチS11が押された場合、ステップ11よりステップ12
に移りCD選択信号出力端子５がＨにセットされ、したが
って前述したようにトランジスタTr1がONとなり、CDブ
ロック２の電源入力端子６に電源７が供給され、トラン
ジスタTrxがONとなりマイコン１からの制御信号がCDブ
ロック２に伝送される。さらに、ステップ13においてマ
イコン入出力ポートI/Oが出力状態にセットされ、マイ
コン入出力ポートI/Oから、CDブロック入力ポートI
CDl+1〜ICDl+mに制御信号が伝送される。またCDブロッ
ク２からのデータ信号はCDブロック出力ポートOCDか
ら、マイコン入力ポートＩに伝送され、以上をもって、
CDブロック２が、動作状態となる。
クが選択される場合について説明する。まず、CD選択ス
イッチS11が押された場合、ステップ11よりステップ12
に移りCD選択信号出力端子５がＨにセットされ、したが
って前述したようにトランジスタTr1がONとなり、CDブ
ロック２の電源入力端子６に電源７が供給され、トラン
ジスタTrxがONとなりマイコン１からの制御信号がCDブ
ロック２に伝送される。さらに、ステップ13においてマ
イコン入出力ポートI/Oが出力状態にセットされ、マイ
コン入出力ポートI/Oから、CDブロック入力ポートI
CDl+1〜ICDl+mに制御信号が伝送される。またCDブロッ
ク２からのデータ信号はCDブロック出力ポートOCDか
ら、マイコン入力ポートＩに伝送され、以上をもって、
CDブロック２が、動作状態となる。
また、チューナ選択スイッチS12或いは、テープレコ
ーダ選択スイッチS21が押された場合は、ステップ11よ
りステップ14又はステップ15に進み、更にステップ16に
進んで、CD選択信号出力端子５がＬにセットされ、CDブ
ロック２に電源７が供給されなくなり非動作状態となる
とともに、トランジスタTrxがOFFとなる。従って、マイ
コン１の出力ポートＯ及びキーマトリクス出力ポートKO
1からの結線が、上記トランジスタTrxにより高インピー
ダンスで分離される。そして、この状態は第２図におい
て、マイコン入出力ポートI/Oが入力状態にセットされ
（ステップ17）、マイコン出力ポートＯはＬにセットさ
れた（ステップ18）状態となる。
ーダ選択スイッチS21が押された場合は、ステップ11よ
りステップ14又はステップ15に進み、更にステップ16に
進んで、CD選択信号出力端子５がＬにセットされ、CDブ
ロック２に電源７が供給されなくなり非動作状態となる
とともに、トランジスタTrxがOFFとなる。従って、マイ
コン１の出力ポートＯ及びキーマトリクス出力ポートKO
1からの結線が、上記トランジスタTrxにより高インピー
ダンスで分離される。そして、この状態は第２図におい
て、マイコン入出力ポートI/Oが入力状態にセットされ
（ステップ17）、マイコン出力ポートＯはＬにセットさ
れた（ステップ18）状態となる。
次に第３図は、マイコン１の入出力ポートI/Oのマイ
コン内部の回路構成を示すものであり、Tr3及びTr4はFE
T、10は入力バッファーであり、出力状態にセットされ
る場合はFET Tr3及びTr4によって制御信号が出力され、
入力状態にセットされる場合はFET Tr3及びTr4はOFFに
セットされ、マイコン入出力ポートI/Oは入力バッファ1
0に接続されるものである。
コン内部の回路構成を示すものであり、Tr3及びTr4はFE
T、10は入力バッファーであり、出力状態にセットされ
る場合はFET Tr3及びTr4によって制御信号が出力され、
入力状態にセットされる場合はFET Tr3及びTr4はOFFに
セットされ、マイコン入出力ポートI/Oは入力バッファ1
0に接続されるものである。
次に第４図は、マイコン１の出力ポートＯ及びキーマ
トリクス出力ポートKO1〜KOpのマイコン内部の回路構成
を示すものであり、Tr5及びTr6はFETであり、FET Tr5及
びTr6により制御信号が出力される。マイコン出力ポー
トＯがＬにセットされる場合はFET Tr5がOFF、FET Tr6
がONにセットされる。
トリクス出力ポートKO1〜KOpのマイコン内部の回路構成
を示すものであり、Tr5及びTr6はFETであり、FET Tr5及
びTr6により制御信号が出力される。マイコン出力ポー
トＯがＬにセットされる場合はFET Tr5がOFF、FET Tr6
がONにセットされる。
第３図において、マイコン１の電源VCC及びアースVSS
は、マイコン１の基準発振或はその高調波からなるノイ
ズのレベルの非常に高い箇所であり、CDブロックが非動
作状態において、マイコン入出力ポートI/Oを入力状態
にすることにより、VCC或いはVSSと高いインピーダンス
で、マイコン入出力ポートI/Oと分離され、マイコン入
出力ポートI/Oに接続される配線からのノイズの輻射、
流出が防止できる。
は、マイコン１の基準発振或はその高調波からなるノイ
ズのレベルの非常に高い箇所であり、CDブロックが非動
作状態において、マイコン入出力ポートI/Oを入力状態
にすることにより、VCC或いはVSSと高いインピーダンス
で、マイコン入出力ポートI/Oと分離され、マイコン入
出力ポートI/Oに接続される配線からのノイズの輻射、
流出が防止できる。
また第４図において、CDブロック２が非動作状態で
は、FET Tr6がONとなるため、マイコン１の基準発振或
いはその高調波からなるノイズがFET Tr6を介してマイ
コン出力ポートＯに流出する。しかしながら第１図にお
けるトランジスタTrx1〜Trxlをマイコン出力ポートＯの
近くに配置し、前述のように、CDブロック２が非動作状
態にOFFとすることで、マイコン出力ポートＯに接続さ
れる配線がマイコン出力ポートＯと分離され、その配線
からのノイズの輻射及び流出が防止できる。
は、FET Tr6がONとなるため、マイコン１の基準発振或
いはその高調波からなるノイズがFET Tr6を介してマイ
コン出力ポートＯに流出する。しかしながら第１図にお
けるトランジスタTrx1〜Trxlをマイコン出力ポートＯの
近くに配置し、前述のように、CDブロック２が非動作状
態にOFFとすることで、マイコン出力ポートＯに接続さ
れる配線がマイコン出力ポートＯと分離され、その配線
からのノイズの輻射及び流出が防止できる。
さらにキーマトリクス出力ポートKO1は、常に動作状
態にあり、上記同様にトランジスタTrx0をキーマトリク
ス出力ポートKO1の近くに配置し、CDブロック２が非動
作状態においては、トランジスタTrx0をOFFとすること
で、キーマトリクス出力ポートKO1に接続される配線が
キーマトリクス出力ポートKO1と分離され、その配線か
らのノイズの輻射，流出が防止できる。
態にあり、上記同様にトランジスタTrx0をキーマトリク
ス出力ポートKO1の近くに配置し、CDブロック２が非動
作状態においては、トランジスタTrx0をOFFとすること
で、キーマトリクス出力ポートKO1に接続される配線が
キーマトリクス出力ポートKO1と分離され、その配線か
らのノイズの輻射，流出が防止できる。
以上のように本実施例によれば、CDブロック２に制御
信号を出力するマイコン１の出力ポートとして、マイコ
ン１の有する割り当てが可能な入出力ポートをマイコン
入出力ポートI/Oに割り当て、CDブロック２が動作時に
は、マイコン入出力ポートI/Oを出力状態にセットし、C
Dブロック２が非動作時は、マイコン入出力ポートI/Oを
入力状態にセットすることにより、入出力ポートが割り
当てられないマイコンが出力ポートＯ或いはキーマトリ
クスと共用となるキーマトリクス出力ポートKO1とCDブ
ロック入力ポートICD0〜ICDlとをCDブロック２が動作時
にはONとなり、CDブロック２が非動作時はOFFとなるト
ランジスタTrxを介して接続することにより、CDブロッ
ク２が非動作時において、マイコン入出力ポートI/O、
マイコン出力ポートＯ及びキーマトリクス出力ポートKO
1から、CDブロック入力ポートICD0〜ICDl+mへの配線及
び、その配線が、つながるCDブロック２からのマイコン
１の基準発振及びその高周波によるノイズの輻射，流出
を防止でき、周辺機器への妨害、或いは、チューナブロ
ック２が動作時には、それへの妨害の防止が可能とな
る。また、CDブロック２の動作時においては、マイコン
入出力ポートI/O、マイコン出力ポートＯ及びキーマト
リクス出力ポートKO1とCDブロック入力ポートICD0〜I
CDl+mがインピーダンスを持たずに確実に接続されるた
め、誤動作の発生もない。
信号を出力するマイコン１の出力ポートとして、マイコ
ン１の有する割り当てが可能な入出力ポートをマイコン
入出力ポートI/Oに割り当て、CDブロック２が動作時に
は、マイコン入出力ポートI/Oを出力状態にセットし、C
Dブロック２が非動作時は、マイコン入出力ポートI/Oを
入力状態にセットすることにより、入出力ポートが割り
当てられないマイコンが出力ポートＯ或いはキーマトリ
クスと共用となるキーマトリクス出力ポートKO1とCDブ
ロック入力ポートICD0〜ICDlとをCDブロック２が動作時
にはONとなり、CDブロック２が非動作時はOFFとなるト
ランジスタTrxを介して接続することにより、CDブロッ
ク２が非動作時において、マイコン入出力ポートI/O、
マイコン出力ポートＯ及びキーマトリクス出力ポートKO
1から、CDブロック入力ポートICD0〜ICDl+mへの配線及
び、その配線が、つながるCDブロック２からのマイコン
１の基準発振及びその高周波によるノイズの輻射，流出
を防止でき、周辺機器への妨害、或いは、チューナブロ
ック２が動作時には、それへの妨害の防止が可能とな
る。また、CDブロック２の動作時においては、マイコン
入出力ポートI/O、マイコン出力ポートＯ及びキーマト
リクス出力ポートKO1とCDブロック入力ポートICD0〜I
CDl+mがインピーダンスを持たずに確実に接続されるた
め、誤動作の発生もない。
発明の効果 以上のように本発明は、機能ブロックに制御信号を出
力するマイコンのポートとして、入出力ポートを割り合
て、その機能ブロックが動作する場合は、出力状態にセ
ットするように、一方、動作しない場合は入力状態にセ
ットするように構成したものであり、機能ブロックに制
御信号を出力するマイクロコンピュータの出力ポートと
機能ブロックの入力ポートとの間にON時にはインピーダ
ンスが低くOFF時にはインピーダンスが高いスイッチン
グ手段を設け、機能ブロックの動作時にのみスイッチン
グ手段をONとして両ポート間が低いインピーダンスによ
って接続され機能ブロックの非動作時にはスイッチング
手段をOFFとしてマイクロコンピュータの出力ポートに
高いインピーダンスが負荷されるように構成したもので
あり、機能ブロック動作時には、確実に制御信号を伝送
し、誤動作を発生させることなく、機能ブロック非動作
時には、マイコンの入出力ポート及び出力ポートに接続
される配線及び機能ブロックからのマイコンの基準発振
或いは、その高調波からなるノイズの輻射，流出が防止
され、上記ノイズによる周辺回路、及び周辺機器への妨
害を防止することができるものであり、極めて有効な発
明である。
力するマイコンのポートとして、入出力ポートを割り合
て、その機能ブロックが動作する場合は、出力状態にセ
ットするように、一方、動作しない場合は入力状態にセ
ットするように構成したものであり、機能ブロックに制
御信号を出力するマイクロコンピュータの出力ポートと
機能ブロックの入力ポートとの間にON時にはインピーダ
ンスが低くOFF時にはインピーダンスが高いスイッチン
グ手段を設け、機能ブロックの動作時にのみスイッチン
グ手段をONとして両ポート間が低いインピーダンスによ
って接続され機能ブロックの非動作時にはスイッチング
手段をOFFとしてマイクロコンピュータの出力ポートに
高いインピーダンスが負荷されるように構成したもので
あり、機能ブロック動作時には、確実に制御信号を伝送
し、誤動作を発生させることなく、機能ブロック非動作
時には、マイコンの入出力ポート及び出力ポートに接続
される配線及び機能ブロックからのマイコンの基準発振
或いは、その高調波からなるノイズの輻射，流出が防止
され、上記ノイズによる周辺回路、及び周辺機器への妨
害を防止することができるものであり、極めて有効な発
明である。
第１図は本発明の実施例におけるインターフェイス回路
の構成図、第２図はマイクロコンピュータのフローチャ
ート、第３図はマイクロコンピュータ入出力ポートの内
部の回路構成図、第４図はマイクロコンピュータ出力ポ
ート及びキーマトリクス出力ポートの内部の回路構成図
である。 １……マイクロコンピュータ、２……CDブロック、３…
…チューナブロック、４……テープレコーダブロック、
５……CD選択信号出力端子、O1〜Ol……マイコン出力ポ
ート、I/O1〜I/Om……マイコン入出力ポート、ICD0〜I
CDl+m……CDブロック入力ポート、KO1〜KOp……キーマ
トリクス出力ポート、S11……CD選択スイッチ、S12……
チューナ選択スイッチ、S21……テープレコーダ選択ス
イッチ。
の構成図、第２図はマイクロコンピュータのフローチャ
ート、第３図はマイクロコンピュータ入出力ポートの内
部の回路構成図、第４図はマイクロコンピュータ出力ポ
ート及びキーマトリクス出力ポートの内部の回路構成図
である。 １……マイクロコンピュータ、２……CDブロック、３…
…チューナブロック、４……テープレコーダブロック、
５……CD選択信号出力端子、O1〜Ol……マイコン出力ポ
ート、I/O1〜I/Om……マイコン入出力ポート、ICD0〜I
CDl+m……CDブロック入力ポート、KO1〜KOp……キーマ
トリクス出力ポート、S11……CD選択スイッチ、S12……
チューナ選択スイッチ、S21……テープレコーダ選択ス
イッチ。
Claims (2)
- 【請求項１】機能ブロックに制御信号を出力するポート
に入出力ポートを割り当てたマイクロコンピュータを備
え、上記機能ブロックが動作時は上記ポートを出力状態
にセットするとともに、上記機能ブロックが非動作時は
上記出力ポートを入力状態にセットするように構成した
ことを特徴とするインターフェイス回路。 - 【請求項２】機能ブロックに制御信号を出力するマイク
ロコンピュータの出力ポートと上記機能ブロックの入力
ポートとの間にON時にはインピーダンスが低くOFF時に
はインピーダンスが高いスイッチング手段を設け、上記
機能ブロックの動作時にのみ上記スイッチング手段をON
として両ポート間が低いインピーダンスによって接続さ
れ上記機能ブロックの非動作時には上記スイッチング手
段をOFFとして上記マイクロコンピュータの出力ポート
に高いインピーダンスが負荷されるように構成したこと
を特徴とするインターフェイス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63301208A JP2707656B2 (ja) | 1988-11-29 | 1988-11-29 | インターフェイス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63301208A JP2707656B2 (ja) | 1988-11-29 | 1988-11-29 | インターフェイス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02146653A JPH02146653A (ja) | 1990-06-05 |
| JP2707656B2 true JP2707656B2 (ja) | 1998-02-04 |
Family
ID=17894085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63301208A Expired - Lifetime JP2707656B2 (ja) | 1988-11-29 | 1988-11-29 | インターフェイス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2707656B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0445051Y2 (ja) * | 1985-05-15 | 1992-10-23 |
-
1988
- 1988-11-29 JP JP63301208A patent/JP2707656B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02146653A (ja) | 1990-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4623992A (en) | Operating panel for electronic audio equipment | |
| JPH0118490B2 (ja) | ||
| US5386325A (en) | Video signal processing system for double deck tape recorder | |
| US4318006A (en) | Switching system | |
| JP2707656B2 (ja) | インターフェイス回路 | |
| JP3359046B2 (ja) | 音声出力装置 | |
| JPH0224283Y2 (ja) | ||
| JP2925767B2 (ja) | 信号ライン切り換え回路 | |
| EP0510571B1 (en) | Color signal processing circuit for a video cassette recorder | |
| KR920008991Y1 (ko) | If전원 절환장치 | |
| JPH0124731Y2 (ja) | ||
| KR930007372Y1 (ko) | 음향기기의 기능절환회로 | |
| KR920002124Y1 (ko) | 음향기기의 모드 제어회로 | |
| JPH0879032A (ja) | セレクタ回路 | |
| KR900001068Y1 (ko) | 더블데크 카세트 테이프 레코더의 다기능 제어회로 | |
| JP3481034B2 (ja) | 信号ミュート回路およびカセットデッキ | |
| JPH0329763Y2 (ja) | ||
| JPS6034163B2 (ja) | 電子スイツチ装置 | |
| JPH0625054Y2 (ja) | オーディオ装置 | |
| JP2859901B2 (ja) | データ伝送システム | |
| JPS6112581Y2 (ja) | ||
| JPH0224293Y2 (ja) | ||
| JPH0233814A (ja) | 入力切換装置 | |
| JPS6040968Y2 (ja) | テ−プレコ−ダの入力回路 | |
| JPH0531682Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091017 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091017 Year of fee payment: 12 |