JPS6112581Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は、チユーナ付磁気テープの再生装置に
おけるミユーテイング信号発生装置の改良に関す
る。

従来は、信号系の切換のために、電源回路を切
換てダイオードスイツチにより信号の切換を行つ
ていた。しかし回路の切換の場合において電源の
立ち上りおよび立ち下り時に発生する多くの過渡
ノイズは、それらの立ち上りまたは立ち下りの速
度に基き微分された形で出る。従つて、この過渡
ノイズは、その大きさを小さくするために、電源
の立ち上りおよび立ち下りに要する時間を長くす
ることにより軽減できる。しかしその手段は、機
能的に充分でない。このためハイパワーアンプの
出現にともないスピーカーの保護やユーザーの違
和感が問題となつた。

そこで、本考案は、上記の欠点および問題点を
解決するもので、信号系の切換ノイズを抑えるよ
うなミユーテイング信号発生用の装置を提供する
点にある。

上記の目的のもとに、本考案は、チユーナ付カ
セツトカーステレオなどの再生装置において電源
のオン・オフ、チユーナ・テープの転換時、バン
ド切換時、選局時、テープカセツトの挿着・放出
など電源切換により信号系の切換操作を行う場合
に、電源切換回路にタイマ回路を設け、かつそれ
らにタイミングをを合せるような遅延を設定する
ことにより、上記の切換操作時における過渡的な
ノイズを抑制するようにしている。

次に本考案の一実施例を図面にもとづいて具体
的に説明する。

本考案のミユーテイング信号発生装置１１は、
公知のチユーナ電源切換回路１２の前段回路とし
て用いられる。

まず、第１図のチユーナ電源切換回路１２は、
従来から用いられている例を示しており、定電圧
電源回路STB、トランジスタQ₁，Q₂、制御用ト
ランジスタQ₃、抵抗R₁₁，R₁₂，R₁₃，R₁₄，R₁₅，
R₁₆，R₁₇およびコンデンサC₆から構成されてい
る。電源は、チユーナ電源入力用の端子７から入
力され、定電圧電源回路STBで安定化され、ト
ランジスタQ₁及びトランジスタQ₂のオンにより
切換られ、FMチユーナ部電源出力用の端子９ま
たはAMチユーナ部電源出力用の端子１０に出力
される。そしてトランジスタQ₁およびトランジ
スタQ₂の制御信号は、バンド切換信号入力用の
端子８から入力される。バンド切換信号がハイレ
ベルになつているとき、トランジスタQ₂，Q₃が
オンするため、端子１０に出力が出る。また逆に
バンド切換信号がローベルのとき、トランジスタ
Q₂，Q₃のオフ、トランジスタQ₁のオンのため、
出力が端子９に出る。

つぎに、本発明のミユーテイング信号発生装置
１１は、つぎのように構成してある。電源入力用
の端子１にチユーナ・テープ切換スイツチS₁、チ
ユーナ電源用のスイツチS₂、バンド切換用のスイ
ツチS₃が順次直列に接続してあり、また上記端子
１とミユーテイング信号出力用の端子６との間に
出力用のトランジスタQ₄のコレクタ・エミツタ
が接続してあり、その端子６が抵抗R₁₀でアース
Ｅに接続してある。上記スイツチS₁のテープ演奏
用の接点Taは、テープデツキ電源出力用の端子
３に接続してあり、またスイツチS₂の接点ON
は、チユーナ電源出力用の端子２に、またタイマ
回路として働く時定数回路T₁を経てナンドゲー
ト回路IC₂の入力ａにそれぞれ接続してある。上
記スイツチS₃のFM受信用の接点FMおよびAM受
信用の接点AMは、それぞれタイマ回路として働
く時定数回路T₂，T₃によりナンドゲート回路IC₁
の２つの入力ｃ，ｄに接続してある。また接点
AMは、バンド切換信号出力用の端子４にも接続
してある。上記ナンドゲート回路IC₁の出力は、
ナンドゲート回路IC₂の１つの入力ｂとなつてお
り、このナンドゲート回路IC₂の出力は、ダイオ
ードD₆を介して他のナンドゲート回路IC₃の１つ
の入力６となつている。上記チユーナ・テープ切
換スイツチS₁の接点Taは、タイマ回路として働
く時定数回路T₄を経てナンドゲート回路IC₃の１
つの入力ｆとなつており、またテープデツキの早
送りFFおよび巻戻しREW時のミユート用のスイ
ツチS₄、タイマ回路として働く時定数回路T₅、
ダイオードD₈および抵抗R₉を経てトランジスタ
Q₄のベースに接続してある。ナンドゲート回路
IC₃の出力ｈは、ダイオードD₉でダイオードD₈の
カソードに接続してる。この２つのダイオード
D₈，D₉は、トランジスタQ₄のベース入力に対し
てオア機能を営む。またチユーナからのミユーテ
イング信号の入力用の端子５は、ダイオード
D₇、抵抗R₈によりナンドゲート回路IC₃の入力６
に接続してある。このダイオードD₆，D₇および
抵抗R₈は、オア回路を構成している。そしてチ
ユーナ電源出力用の端子２は、端子７に接続して
あり、バンンド切換信号出力用の端子４は端子８
に接続してある。

上記時定数回路T₂，T₃，T₅は、それぞれ順方
向のダイオードD₂，D₃，D₅、コンデンサC₂，
C₃，C₅および抵抗R₃，R₄，R₇を組合せて時定数
t₂，t₃，t₅をもつように構成してある。他の時定
数回路T₁，T₄は、それぞれ逆方向のダイオード
D₁，D₄、抵抗R₁，R₂，R₅，R₆およびコンデンサ
C₁，C₄を組合せ、充放電時の異なる時定数t₁・
t₁′，t₄・t₄′として構成してある。

ナンドゲート回路IC₁，IC₂，IC₃は、ともに
CMOSIC回路であり、端子１からＶ_DD電源を受
け、論理回路を構成している。

次に動作を説明する。電源入力用の端子１は、
外部の電源に接続されている。そしてこの端子１
に第２図のような波形の電源電圧が加わる。こ
の時ナンドゲート回路IC₁，IC₂，IC₃の＋Ｖ_DDお
よびトランジスタQ₄には電源電圧が印加されて
いる。またチユーナ・テープ切換スイツチS₁は、
チユーナ側の接点Ｒに接続されている。この状態
でチユーナ電源用のスイツチS₂をオンにすると、
第２図のの波形の電圧が、端子２，７を経て定
電圧電源回路STBの入力側に入り、また同時に
ダイオードD₁、抵抗R₁，R₂およびコンデンサC₁
からなる時定数回路T₁を通り、ナンドゲート回
路IC₂の１つの入力ａに入る。その入力ａの波形
は、第２図のようなゆるやかな立上りの波形と
なつている。ここで、この時定数回路T₁の立ち
上りおよび立ち下りの時定数t₁，t₁′は、それぞれ
t₁＝R₂C₁，t₁′＝（R₁＋Rd）C₁で与えられる。ここ
でRdは、ダイオードD₁の順方向抵抗であり、R₂
＞R₁≫Rdとすれば、両時定数t₁，t₁′は、t₁＞t₁′と
なる。

またこの時バンド切換用のスイツチS₃は、FM
受信用の接点FMの位置になつており、ダイオー
ドD₂、抵抗R₃およびコンデンサC₂からなる時定
数回路T₂は、立ち上り時定数t₂＝Rd・C₂、立ち
下り時定数t₂′＝R₃・C₂となつている。ただしRd
は、ダイオードD₂の順方向抵抗を表わす。ここ
でR₃≫Rdとすれば、t₂′≫t₂となり、ナンドゲー
ト回路IC₁の入力ｃは、第２図の波形となる。
スイツチS₃が接点AMの位置になつたとき、コン
デンサC₂は、立ち上りに比較して大きい時定数
で放電する。また切換つた瞬間には、ダイオード
D₃、抵抗R₄、コンデンサC₃とからなる時定数回
路T₃に第２図の信号が印加される。この時定
数回路の立ち上りおよび立ち下り時定数t₃，
t₃′は、前記と同様にt₃＝RdC₃，t₃′＝R₄C₃で与え
られる。R₄≫Rdとすれば、t₃′≫t₃となり、コン
デンサC₃の放電波形は、第２図に示すように
なる。ナンドゲート回路IC₁の入力ｃ，ｄのそれ
ぞれの入力波形が第２図，とすれば、その出
力ｂの波形は、ｂ＝・である。一方ナンドゲ
ート回路IC₁を構成するCMOS形ICの入力限界レ
ベルは、約Ｖ_DD／２であるから、入力ｃ，ｄの両
方が同時にＶ_DD／２以上であるとき、出力ｂは、
ローレベルとなる。これらの関係は、第２図，
，に示す。ナンドゲート回路IC₂の入力ａ，
ｂの入力波形は、第２図，であり、その出力
ｅは、ｅ＝・であり、第２図のようにな
る。端子５は、チユーナからのミユーテイング信
号を入力し、ダイオードD₇を経て入力ｅに加わ
る。ここでナンドゲート回路IC₂の出力ｅは、チ
ユーナ電源のオフ時から電源オンの立ち上り時お
よびFMまたはAMの切換時にのみ出力される。
そしてその他選局時など受信状態のときには、チ
ユーナから端子５にミユーテイング信号が加えら
れる。このときナンドゲート回路IC₃の入力ｆ
は、ローレベルであるから、その出力ｈには、ダ
イオードD₆，D₇および抵抗R₈のいずれかの出力
がそのまま出力され、これがトランジスタQ₄の
出力端子６にもそのまま出力される。

次に、チユーナ・テープ切換スイツチS₁を受信
用の接点Ｒからテープ演奏に対応する接点Taに
切換られたとき、時定数回路T₄に第２図の波
形が加えられる。このの波形は、同時に出力端
子３からテープデツキへと供給される。この時定
数回路T₄は、時定数回路T₁と同様に、立ち上り
の時定数t₄＝R₅・C₄、立ち下りの時定数t₄′＝（Rd
＋R₅）C₄で与えられる。なお、Rdは、ダイオー
ドD₄の順方向抵抗である。R₆＞R₅≫Rdとすれ
ば、それらの関係は、t₄＞t₄′となつている。そし
てナンドゲート回路IC₃の入力ｆの波形は、第２
図に示す。ここでナンドゲート回路IC₂の入力
ｂおよび出力ｅは、ハイレベルとなり、ナンドゲ
ート回路IC₃の出力ｈは、これの入力ｆの立ち上
りが約Ｖ_DD／２になるまで遅延して立ち下り、入
力ｆがＶ_DD／２に下つたときに立ち上る。ここで
テープデツキの動作が定常状態になるまでの間遅
延するような時定数t₄を設定すれば、この切換時
に過渡ノイズは、発生しないことになる。

また、早送りFFまたは巻戻しREWの操作をし
てスイツチS₄が接点FF・REWとなつたとき、電
源電圧は、時定数回路T₅を通り、ダイオード
D₈、抵抗R₉を通つて出力回路としてのトランジ
スタQ₄のベースに加わる。ここで、立ち上り、
立ち下りの時定数t₅，t₅′は、t₅＝Rd・C₅，t₅′＝
R₇・C₅ R₇≫Rdとすればt₅′≫t₅で、立ち上りより
立ち下りの大きい時定数であるから、時定数回路
T₅の出力は、第２図のような波形となる。こ
のとき、ナンドゲート回路IC₃の出力ｈは、ロー
レベルであるから、出力ｇがそのまま出力端子６
に出力される。以上のようにチユーナ時およびテ
ープ時の合成されたミユーテイング信号は、第２
図に示すように、それぞれのスイツチ操作の過
渡期間にわたつてハイレベルとなつて発生してい
る。

本考案では、電源オン時、チユーナのバンド切
換時、チユーナ・テープ切換時およびチユーナ選
局時において、そのつどミユーテイング信号が得
られるため、これらの切換操作時のノイズの大き
さを大幅に低減できること、このミユート作用が
多機能のものとしてチユーナ付のカーステレオ、
無線機などに応用して特に有益であることなどの
利点がある。

【図面の簡単な説明】

第１図はチユーナ電源切換回路および本考案の
ミユーテイング信号発生装置の回路図、第２図は
ミユーテイング信号発生回路の動作時のタイミン
グ図である。 １……端子、６……出力端子、１１……ミユー
テイング信号発生装置、S₁……チユーナ・テープ
切換スイツチ、S₂……チユーナ電源用のスイツ
チ、S₃……バンド切換用のスイツチ、ON……接
点、FM，AM……接点、Ｒ，Ta……接点、T₁，
T₂，T₃，T₄，T₅……時定数回路、IC₁，IC₂，IC₅
……ナンドゲート回路、Q₄……スイツチング手
段としてのトランジスタ。

Claims (1)

【実用新案登録請求の範囲】
1. 電源入力用の端子１に接続されてチユーナ選択
   用の接点Ｒおよびテープ演奏用の接点Taを有す
   るチユーナ・テープ切換スイツチS₁と、上記接点
   Ｒに接続されるチユーナ電源用のスイツチS₂と、
   このスイツチS₂のオン用の接点ONに接続したタ
   イマ回路T₁と、上記接点ONに接続されFMおよ
   びAM用の接点FM，AMをもつバンド切換用のス
   イツチS₃と、上記接点FMに接続したタイマ回路
   T₂と、上記接点AMに接続したタイマ回路T₃と、
   上記タイマ回路T₂，T₃の出力を入力とするナン
   ドゲート回路IC₁と、このナンドゲート回路IC₁の
   出力と上記タイマ回路T₁の出力とを入力とする
   ナンドゲート回路IC₂と、上記接点Taに接続した
   タイマ回路T₄と、このタイマ回路T₄の出力を１
   つの入力としかつ上記ナンドゲート回路IC₂の出
   力またはチユーナからのミユーテイング信号を他
   の１つの入力とするナンドゲート回路IC₃と、テ
   ープの早送り・巻戻し時に動作するタイマ回路
   T₅と、このタイマ回路T₅の出力または上記ナン
   ドゲート回路IC₃の出力を入力としミユーテイン
   グ信号の出力端子６にスイツチ切換操作時に過渡
   期間にわたつてミユーテイング信号を発生するス
   イツチング手段Q₄とを具備し、上記タイマ回路
   T₁乃至T₅の立上り時定数をそれぞれt₁〜t₅、立下
   り時定数をそれぞれt₁′〜t₅′としたときt₁＞t₁′，t₂
   ＜t₂′，t₃＜t₃′，t₄＞t₄′及びt₅＜t₅′となるように
   各
   タイマ回路の時定数を設定したことを特徴とする
   ミユーテイング信号発生装置。