JPS5946441B2 - ミユ−テイング回路 - Google Patents

Description

【発明の詳細な説明】 この発明ば例えば音響再生装置等の入力が幾つかのモー
ドに切換えられる増幅器に好適するミユーテイング回路
に関する。

周知のように増幅器は電源投入時にホップノイズが発生
される力ゝ特に音響機器の場合にはそれが不所望ないわ
ゆるホップ音として再生されるので、一般には電源投入
時の当初に２〜４秒程度のミユーテイングをかけてホッ
プ音が出力されるのを防止している。

一方、この種の用途に用いられる音響機器はその入力が
チューナ、テープレコーダ、レコーげレイヤ等からの出
力に切換えられて用いられると共に、同じチューナ入力
であつてもプリセット局を変更するための切換えやパッ
ド切換えが行なわれるが、これらの切換え時にもホップ
音が発生するので、ミユーテイングをかける必要がある
。

そして、後者の場合はそのミユーテイング時間フ が前
者のそれと同じく２〜４秒程度にされると、信号が必要
以上に長い間途切れてしまうので不自然であるため、通
常切換え時のホップ音が０．１〜０．５秒程度で消失す
ることを考慮して０．５〜１秒程度にしている。このた
め、従来は二つのＣＲ時定数回路を用意して、それを電
源投入時と入力切換時等とで使い分ける如くしていたが
、これによれば構成がそれだけ複雑化するという欠点を
有していた。

また、特に集積回路（ＩＣ）化を図る場合には、二つの
ク 外付けコンデンサを必要とするためそれだけＩＣの
接続ピンが増大するので好まし〈なく、場合によつては
特別にピン数の多い高価なパッケージを用いなければな
らなかつた。そこで、この発明は以上のような点に鑑み
てな５ されたもので、単一のコンデンサを用いるのみ
で互いに期間が異なる複数のミユーテイング信号が得ら
れるようにした極めて良好なるミユーテイング回路を提
供することを目的としている。

以下図面を参照してこの発明の一実施例につき０ 詳細
に説明する。

すなわち、第１図に示すようにトリガ入力端ＩＮにベー
スが接続されたトランジスタＱ、はコレクタが電源Ｖｃ
ｃに直接的に接続され且つエミッタが抵抗Ｒ４を介して
トランジスタＱ２のベース５ およびトランジスタＱ３
のコレクタに共通に接続される。

そして、前記トランジスタＱ２はエミッタが直接的に接
地され且つコレクタがコンパレー夕Ｃｌ，Ｃｌの各入力
ー端（へ）に接続されると共に電流源１を介して電源Ｖ
ｃｃＶｃ接続され、さらにコンデンサＣを介して接地さ
れる。また、コンパレータＣ，は入力他端→が基準電源
Ｖ，を介して接地され且つ出力端が前記トランジスタＱ
３のベースに接続される。ここで、トランジスタＱ３は
エミツタが直接的に接地されている。一方、コンパレー
タＣ２は入力他端→が基準電源Ｖ２を介して前記コンパ
レータＣ１の入力他端（＋）（１ｒ：．接続され且つ出
力端がトランジスタα のベースに接続される。

ここで、トランジスタα はエミツタが直接的に接地さ
れ且つコレクタがミユーテイング出力端０ＵＴに接続さ
れる。而して、今電源Ｖｃｃが投入されたとすると、こ
の瞬間に卦いてはコンデンサＣの端子電゛圧Ｃは零であ
るから、コンパレータＣ，，Ｃ２からはハイレベルの出
力が生じている。

これによつて、トランジスタＱ３，Ｑ４はオンとなると
共に、コンデンサＣＶＣ対して放電回路を形成するトラ
ンジスタＱ，，Ｑ，はオフとなつている。そして、コン
デンサＣｖｃ電流源１を介して充電されて行く結果 そ
の端子電圧Ｖｃが増加してＶｃ≧，になつた時点でコン
パレータＣ１の出力がローレベルになつてトランジスタ
Ｑ３がオフとなると共に、Ｖｃ≧Ｖ１＋Ｖ２になつた時
点でコンパレータＣ２の出力がローレベルになつてトラ
ンジスタＱ４がオフとなる。

すなわち、このように電源投入時には当初オン状態にあ
るミユーテイング用トランジス３ｔＱ４がオフ状態にな
るまでの期間がホップ音ミユーテイングに使用できるも
ので、これによるミユーテイング信号は出力端０ＵＴか
ら得られる。このミユーテイング信号の期間Ｔ。Ｎはで
表わされる。

一方、前述においてＶｃ≧Ｖ，でトランジスタＱ３がオ
フ状態になると、トリガ入力端１Ｎに対して外部からト
リガ入力が入り得る状態になつている。

そして、このような状態にあるときトリガ入力がトラン
ジスタＱ１のベースに対して正のトリガとして加えられ
ると、トランジスタＱ２がオンとなつてコンデンサＣに
対する放電回路が形成されるので、コンデンサＣの端子
電圧Ｖｃが減少ノして行き、該ＶＣｆ）′−Ｖ１＋Ｖ２
より小さくなるとコンバレータＣ２からハイレベルの出
力が生じるため、トランジスタＱ４がオンとなつてミユ
ーテイングがかかり始める。

さらに、ＶｃがＶ，より小さくなるとコンパレータＣ１
の出力が再びハイレベルとなつてトランジスタＱ３をオ
ンとし、トリガ入力を遮断するようになる。この状態は
トリガ入力が入つている間中保持されるが、トリガ入力
がなくなる１とコンデンサＣｖｃ対する放電回路が形成
されなくなるため（Ｑ２オフ）、再度電流源Ｉを介して
コンデンサＣに対する充電か始められる。七して、コン
デンサＣの端子電圧がＶｃ≧Ｖ，＋Ｖ２になるまでの間
、トランジスタＱ４はオン状態を保ち、前述の切換時に
生じるホップ音をミユーテイングすることができる。こ
の場合のミユーテイング期間ぃはで表わされる。

このようにして、電源投入時および切換時のミユーテイ
ング期間Ｔ。

Ｎ，ＴＭＵＴ．は基準電源Ｖ，，Ｖ２ＶＣより、任意の
値にすることができる。例えばＴ。Ｎ＝３秒、Ｔ４ＵＴ
＝０．５秒とする場合にはＶ１／Ｖ２＝５の関係に選定
すればよいことになる。第２図は以上の関係を図示した
ものである。第３図は第１図の実施例をより具体化して
示すもので、差動対トランジスタＱＡ，ＱＢおよびＱｃ
，ＱＤがコンパレータＣｌ，Ｃ，を構成し、かつトラン
ジスタ？が定電流源１を構成している。また、第３図中
トランジスタへ ，ＱＢの両ベース間を図示極性で橋絡
するダイオードＤはコンデンサＣの端子電圧ＶｃがＶｌ
＋Ｖ２よりあまり大きくなるのを防止じ（、トリガ入力
が加えられたときの放電を容易にするものである。同じ
く４は電源Ｖｃｃを安定化するもので、電源Ｖｃｃを抵
抗Ｒｌ，ＲＢで分割して基準電源， ，２を得ている。
そして、トリガ入力連１Ｎと電源Ｖｃｃ間に接続された
スイツチＳＷを図示しない入力切換用のスイツチと連動
関係にして訃けば、入力切換時にトリガ入力が加えられ
るようになる。第４図もまた他の具体例を示すもので、
抵抗Ｒで定電流源１を実現すると共に、エミツタ接地ト
ランジスタ群Ｑ４Ｏ，Ｑ４，でコンパレータＣｌ，Ｃ２
を実現している。そして、この場合、 トランジス夕の
ベースエミツタ間電圧をＶＢＯとして▼（（ −υ▼Ｂ
Ｅ なる関係にしている。

また、第４図中、抵抗現はＶｃが過大になるのを防止す
るためのもので、Ｖｃ″：リ：．Ｖ１＋Ｖ，となるとト
ランジスタＱ４，群のＱ′ ，ＱＩに電流が流れ始め、
Ｖ２がさらに大きくなるとＱ′，ＱＩが飽和してきて、
Ｑ′のベース電流が増大し、定電流源１を構成する抵抗
Ｒからの充電電流を吸収するので、Ｖｃがそれ以上には
上昇しないようにしたものである。な｝、以上において
トランジスタＱ，，Ｑ２，Ｑ３とコンパレータＣ１の組
合せを並列的に付加すれば任意のミユーテイング期間を
任意のトリガ入力に組合せで何組でも使用することがで
きる。

そして、以上のようなミユーテイング回路はレシーバ、
モジユーラ一等のホップ音防止用に好適するものである
が、増幅器の異常を検出してトリガをかけるようにすれ
ば増幅器やスビーカの保護用にもすることができる。従
つて以上詳述したようにこの発明によれば、単一のコン
デンサを用いるのみで互いに期間が異なる複数のミユー
テイング信号が得られるようにしたので、構成が簡易で
あると共にＩＣ化に好適する極めて良好なミユーテイン
グ装置を提供することが可能となる。

【図面の簡単な説明】

第１図はこの発明に係るミユーテイング回路の一実施例
を示す回路構成図、第２図は第１図の動作を説明するた
めのコンデンサの端子電圧特ｌおよびミユーテイングト
ランジスタのオンオフ状態を示す曲線図、第３図、第４
図は第１図の異なる具体例を示す回洛結線図である。 Ｑ１〜Ｑ４・・・トランジスタ、Ｃ，，Ｃ２・・・コン
パレータ、Ｃ・・・コンデンサ、１，Ｖ２・・・基準電
源Ｖｃｃ・・・電源、ＩＮ・・・トリガ入力端、０ＵＴ
・・・ミユーテイング出勾端。

Claims (1)

【特許請求の範囲】
1. １ 電源投入時に充電されるコンデンサと、このコンデ
   ンサの端子電圧をそれぞれ第１の基準電圧およびそれよ
   りも高い第２の基準電圧と比較してそれぞれの基準電圧
   の上下で出力が反転される第１および第２の比較手段と
   、この第１の比較手段からの出力に応動し第１の状態で
   外部トリガを入力可能にして前記コンデンサに対する放
   電を開始せしめると共に第２の状態で外部トリガを遮断
   して前記コンデンサに対する放電を停止させ且つ再度充
   電を開始せしめる手段と、前記第２の比較手段からの出
   力に応動し前記電源投入時に長く外部トリガ入力時に短
   かい期間のミユーテイング信号を導出する手段とを具備
   したことを特徴とするミユーテイング回路。