JP2856589B2 - 割込み分散方式 - Google Patents

割込み分散方式

Info

Publication number
JP2856589B2
JP2856589B2 JP3574892A JP3574892A JP2856589B2 JP 2856589 B2 JP2856589 B2 JP 2856589B2 JP 3574892 A JP3574892 A JP 3574892A JP 3574892 A JP3574892 A JP 3574892A JP 2856589 B2 JP2856589 B2 JP 2856589B2
Authority
JP
Japan
Prior art keywords
interrupt
processor
bus
path
bus controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3574892A
Other languages
English (en)
Other versions
JPH05204824A (ja
Inventor
史博 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHIKOKU NIPPON DENKI SOFUTOEA KK
Original Assignee
SHIKOKU NIPPON DENKI SOFUTOEA KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHIKOKU NIPPON DENKI SOFUTOEA KK filed Critical SHIKOKU NIPPON DENKI SOFUTOEA KK
Priority to JP3574892A priority Critical patent/JP2856589B2/ja
Publication of JPH05204824A publication Critical patent/JPH05204824A/ja
Application granted granted Critical
Publication of JP2856589B2 publication Critical patent/JP2856589B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Bus Control (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は複数のプロセッサと複数
のI/Oバスで構成されるマルチプロセッサシステムに
おける割込み分散方式に関するものである。
【0002】
【従来の技術】従来の割込み方式においては、システム
立ち上げ時に、I/O装置が接続されているI/Oバス
単位に割込み先プロセッサを指定しておき、I/Oバス
からの割込み先プロセッサを固定している。
【0003】
【発明が解決しようとする課題】上述した従来の割込み
方式では、プロセッサとI/Oバスとの対応が固定化し
ているため、システム上のI/Oバスの本数が多くなる
と、指定された割込み先のプロセッサがビジー状態とな
り、I/Oバスからの割込みをプロセッサが受け付ける
まで処理が待たされることによりシステムの性能低下を
招くという課題があった。
【0004】
【課題を解決するための手段】本発明の割込み分散方式
は、複数のプロセッサと複数のI/Oバスで構成される
システムにおいて、上記プロセッサ内にありこのプロセ
ッサに割り込んでくる上記I/Oバスの割込み数をカウ
ントする計数手段と、上記プロセッサ内にありソフトウ
ェアとのインタフェースを持ち,そのソフトウェアから
指示される割込み受け付け限度となるI/Oバス本数を
受け取る受取手段と、上記プロセッサ内にあり上記計数
手段のカウント数と上記受取手段の示すI/Oバス本数
の比較を行い、これらが一致したときI/Oバスコント
ローラへビジー信号を送る比較手段と、上記I/Oバス
の制御を行うI/Oバスコントローラ内にあり前記ビジ
ー信号に基づいて上記各プロセッサの割込みの負荷状態
を示す手段と、上記I/Oバスコントローラ内にあり上
記割込みの負荷状態を示す手段の内容により上記割込み
先プロセッサを決定し割込みを実行する実行手段を備え
るものである。
【0005】
【作用】本発明においては、プロセッサ内にプロセッサ
が受け付けた割込みをカウントする手段を備え、ソフト
ウェアが受け付け限度と判断するI/Oバス本数と受け
付けた割込みのカウント値が一致したときプロセッサビ
ジーとして各I/Oバスコントローラへ通知し、I/O
バスから割込みがあったときI/Oバスコントローラが
プロセッサビジーとなったプロセッサを除くプロセッサ
へ割込みを通知する。
【0006】
【実施例】図1は本発明の一実施例を示すブロック図で
ある。この図1において、1はプロセッサ、2はI/O
バスの制御を行うI/Oバスコントローラ、3は割込み
バスカウンタで、この割込みバスカウンタ3はプロセッ
サ1内にありこのプロセッサ1に割込んでくるI/Oバ
スの割込み数をカウントする計数手段を構成している。
4はソフトウェアインタフェース部で、このソフトウェ
アインタフェース部4はプロセッサ1内にありソフトウ
ェアとのインタフェースを持ち,ソフトウェアから指示
される割込みを受け付け限度となるI/Oバス本数を受
け取る受取手段を構成している。5は割込みバスカウン
タ3の出力とソフトウェアインタフェース部4の出力を
入力とするコンパレータで、このコンパレータ5はプロ
セッサ1内にあり上記計数手段のカウント数と上記受取
手段の示すI/Oバス本数の比較を行う比較手段を構成
している。6はビジーレジスタで、このビジーレジスタ
6はI/Oバスの制御を行うI/Oバスコントローラ2
内にあり各プロセッサの割込みの負荷状態を示す手段を
構成している。7は割込み制御部で、この割込み制御部
7はI/Oバスコントローラ2内にあり上記割込みの負
荷状態を示す手段の内容により割込み先プロセッサを決
定し割込みを実行する実行手段を構成している。
【0007】そして、プロセッサ1において、割込みバ
スカウンタ3はパス11を使ってI/Oバスコントロー
ラ2を含む各I/Oバスコントローラから通知される割
込みをカウントし、パス9を使ってコンパレータ5へカ
ウント値を送り、またプロセッサ1で1つのI/Oバス
コントローラに対する割込み処理が終了したとき、パス
14を使ってソフトウェアインタフェース部4から通知
される割込み処理終了の指示によりカウントをデクリメ
ントし、パス9を使ってコンパレータ5へカウント値を
送る手段である。ソフトウェアインタフェース部4は、
ソフトウェアが割込み受け付け限度と判断するI/Oバ
ス本数をソフトウェアから受け取り、パス10を使って
コンパレータ5へI/Oバス本数を送り、またプロセッ
サ1で1つの割込み処理が終了したとき、パス14を使
って割込みバスカウンタ3へ割込み処理終了の指示を通
知する手段である。コンパレータ5は、パス9を使って
割込みバスカウンタ3から送られてきたカウント値とパ
ス10を使ってソフトウェアインタフェース部4から送
られてきたI/Oバス本数を比較し、一致した場合パス
12を使ってI/Oバスコントローラ2を含む各I/O
バスコントローラへビジー信号を送る手段である。
【0008】I/Oバスコントローラ2において、ビジ
ーレジスタ6はパス12を使ってプロセッサ1を含む各
プロセッサから通知されるビジー信号を受け取り、パス
13を使って割込み制御部7へビジープロセッサの情報
を通知する手段である。割込み制御部7は、I/Oバス
8に割込みがあった場合、パス13を使ってビジーレジ
スタ6から通知されてきたビジープロセッサの情報を基
にビジー状態であるプロセッサを除く各プロセッサから
割り込むべきプロセッサを決定し、パス11を使って目
的とするプロセッサ1(この場合、割り込むべきプロセ
ッサをプロセッサ1と決定した)へ割込みを通知する手
段である。
【0009】つぎにこの図1に示す実施例の動作を説明
する。まず、システム立ち上げ時、プロセッサ1で動作
するソフトウェアは自分が受け付け限度であると判断す
るI/Oバス本数をソフトウェアインタフェース部4へ
通知する。このソフトウェアインタフェース部4はパス
10を使ってコンパレータ5へソフトウェアから通知さ
れてきたI/Oバス本数を送る。そして、システムが立
ち上がり通常状態になった後、プロセッサ1へパス11
を使ってI/Oバスコントローラ2を含む各I/Oバス
コントローラから割込みが通知される。プロセッサ1内
の割込みバスカウンタ3はパス11を使って通知されて
きた割込みをカウントし、パス9を使ってコンパレータ
5へカウント値を送る。また、プロセッサ1にて1つの
I/Oバスコントローラに対する割込み処理が終了した
とき、ソフトウェアインタフェース部4はパス14を使
って割込み処理終了の指示を割込みバスカウンタ3へ通
知する。割込みバスカウンタ3はパス14を使って通知
される割込み処理終了の指示によりカウント値をデクリ
メントし、パス9を使ってコンパレータ5へカウント値
を送る。コンパレータ5はパス9を使って割込みバスカ
ウンタ3から送られてきたカウント値とパス10を使っ
てソフトウェアインタフェース部4から送られてきたI
/Oバス本数との比較を行い、一致した場合パス12を
使ってI/Oバスコントローラ2を含む各I/Oバスコ
ントローラへビジー信号を送る。
【0010】つぎに、I/Oバスコントローラ2内にあ
るビジーレジスタ6はパス12を使ってプロセッサ1を
含む各プロセッサからビジー信号を受け取り、パス13
を使って割込み制御部7へビジープロセッサの情報を通
知する。そして、I/Oバス8に割込みがあった場合に
は、I/Oバスコントローラ2内にある割込み制御部7
はパス13を使ってビジーレジスタ6から通知されてき
たビジープロセッサの情報を基にビジー状態であるプロ
セッサを除く各プロセッサから割り込むべきプロセッサ
を決定し、パス11を使って目的とするプロセッサ1
(この場合、割り込むべきプロセッサをプロセッサ1と
決定した)へ割込みを通知する。
【0011】
【発明の効果】以上説明したように本発明は、プロセッ
サ内にプロセッサが受け付けた割込みをカウントする手
段を備え、ソフトウェアが受け付け限度と判断するI/
Oバス本数と受け付けた割込みのカウント値が一致した
ときプロセッサビジーとして各I/Oバスコントローラ
へ通知し、I/Oバスから割込みがあったときI/Oバ
スコントローラがプロセッサビジーとなったプロセッサ
を除くプロセッサへ割込みを通知するようにしたので、
I/Oバスからの割込みが待たされるということがなく
なりシステムの性能低下を防ぐことができる効果があ
る。
【図面の簡単な説明】
【図1】本発明の一実施例を示すブロック図である。
【符号の説明】
1 プロセッサ 2 I/Oバスコントローラ 3 割込みバスカウンタ 4 ソフトウェアインタフェース部 5 コンパレータ 6 ビジーレジスタ 7 割込み制御部 8 I/Oバス 9〜14 パス

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 複数のプロセッサと複数のI/Oバスで
    構成されるシステムにおいて、 前記プロセッサ内にありこのプロセッサに割込んでくる
    前記I/Oバスの割込み数をカウントする計数手段と、 前記プロセッサ内にありソフトウェアとのインタフェー
    スを持ち,ソフトウェアから指示される割込み受け付け
    限度となるI/Oバス本数を受け取る受取手段と、 前記プロセッサ内にあり前記計数手段のカウント数と前
    記受取手段の示すI/Oバス本数の比鮫を行い、これら
    が一致したときI/Oバスコントローラへビジー信号を
    送る比較手段と、 前記I/Oバスの制御を行うI/Oバスコントローラ内
    にあり前記ビジー信号に基づいて前記各プロセッサの割
    込みの負荷状態を示す手段と、 前記I/Oバスコントローラ内にあり前記割込みの負荷
    状態を示す手段の内容により前記割込み先プロセッサを
    決定し割込みを実行する実行手段を備えることを特徴と
    する割込み分散方式。
JP3574892A 1992-01-28 1992-01-28 割込み分散方式 Expired - Fee Related JP2856589B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3574892A JP2856589B2 (ja) 1992-01-28 1992-01-28 割込み分散方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3574892A JP2856589B2 (ja) 1992-01-28 1992-01-28 割込み分散方式

Publications (2)

Publication Number Publication Date
JPH05204824A JPH05204824A (ja) 1993-08-13
JP2856589B2 true JP2856589B2 (ja) 1999-02-10

Family

ID=12450446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3574892A Expired - Fee Related JP2856589B2 (ja) 1992-01-28 1992-01-28 割込み分散方式

Country Status (1)

Country Link
JP (1) JP2856589B2 (ja)

Also Published As

Publication number Publication date
JPH05204824A (ja) 1993-08-13

Similar Documents

Publication Publication Date Title
JP2856589B2 (ja) 割込み分散方式
JPH09223102A (ja) ダイレクトメモリアクセスコントローラ
JP2918297B2 (ja) 割込規制方式
JP2615921B2 (ja) オペレーティングシステムにおける入出力制御方法
JPS63118949A (ja) 情報処理装置
JPH05210515A (ja) 命令の割込み優先処理装置
JPH05204867A (ja) 対称型マルチプロセッサシステムにおけるタイマ割込み制御方式
JPH04302353A (ja) 対称形マルチプロセッサ計算機のタイマ割込み方式
JP2768300B2 (ja) 蓄積型・即時型自動切り換えメッセージ通信方法とその方式
JP2770797B2 (ja) マルチプロセッサシステムのページ記述子更新制御方式
JP2765267B2 (ja) ダイレクトメモリアクセス転送制御装置
JP3126247B2 (ja) 情報処理装置および方法
JPH05151123A (ja) 送信データ処理装置
JPH02187830A (ja) 割り込み制御方式
JPS6175947A (ja) チャネル制御方法
JPH04373056A (ja) 割り込みコントローラ
JPH10207716A (ja) 割り込みマスク制御方式
JP3463146B2 (ja) 通信制御方法及び装置
JP2842639B2 (ja) データ転送方式
JPH0778123A (ja) I/o割込み処理方式
JPH04370862A (ja) 情報処理装置
JPH0675780A (ja) 割込み制御装置
JPH04260961A (ja) マイクロコンピュータ
JPH0869382A (ja) 半導体装置
JPH0535460B2 (ja)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees