JP2853599B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2853599B2
JP2853599B2 JP5026595A JP5026595A JP2853599B2 JP 2853599 B2 JP2853599 B2 JP 2853599B2 JP 5026595 A JP5026595 A JP 5026595A JP 5026595 A JP5026595 A JP 5026595A JP 2853599 B2 JP2853599 B2 JP 2853599B2
Authority
JP
Japan
Prior art keywords
semiconductor element
ceramic package
package
opening
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5026595A
Other languages
English (en)
Other versions
JPH08250617A (ja
Inventor
健二 菅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP5026595A priority Critical patent/JP2853599B2/ja
Priority to US08/613,690 priority patent/US6084298A/en
Publication of JPH08250617A publication Critical patent/JPH08250617A/ja
Application granted granted Critical
Publication of JP2853599B2 publication Critical patent/JP2853599B2/ja
Priority to US09/304,989 priority patent/US20010013648A1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、セラミックパッケージ
とこれを用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】セラミックパッケージは、電気絶縁特
性、熱伝導特性、熱膨張特性、機械的強度、科学的安定
性等において比較的優れた材料特性を有し、かつ経済的
量産技術が確立しているため高信頼性のパッケージとし
て産業ＬＳＩ等に広く適用されている。
【０００３】以下、従来のセラミックパッケージを用い
た半導体装置について図面を用いて説明する。図４は、
従来のセラミックパッケージ図であり、以下、このパッ
ケージの製造方法を示す。
【０００４】セラミックの生パッケージ（以下グリーン
シートと記す）を成形し、配線等のヴィアホール及び半
導体素子を搭載する開口部を形成した後に、パッケージ
内部配線を形成する。
【０００５】その後、複数のグリーンシートを積層した
後に焼成を行い、さらに外部リード３のロー付け・外装
メッキを施しパッケージを作成する。さらに、パッケー
ジの半導体搭載部（以下キャビティーと記す）に金属ロ
ー材６を介して半導体素子５をセラミックパッケージキ
ャビティー部に固定し、ＡｌもしくはＡｕの金属配線８
を用いて半導体素子５とパッケージ配線の電気的接続を
行なう。以上の手段より図４が形成される。さらに、パ
ッケージを封止し、半導体装置を形成する。
【０００６】
【発明が解決しようとする課題】従来のセラミックパッ
ケージの製造方法ならびに半導体装置の組立方式では、
セラミックパッケージの製造工程においてグリーンシー
トの燃成時に２０〜３０％のシート収縮が発生する。ま
たグリーンシートを積層する際に積層シート間での位置
ずれの発生等によりキャビティー部のような開口部の寸
法公差は、設計寸法に対して１０％程度を必要とする。
【０００７】また、半導体装置の組立工程においてもパ
ッケージキャビティー部に半導体素子を固定する工程に
おいて、図５に示すように半導体素子５を保持し、キャ
ビティー部へ移動させるために治工具９寸法及び半導体
素子５とキャビティー部への密着を向上させるための振
動を付加するための間隔が必要であり、実際のキャビテ
ィー寸法は搭載させる半導体素子より最低でも２mm以上
は大きくしなければならなかった。
【０００８】以上、このようなセラミックパッケージに
おいては、半導体素子とパッケージとを電気的に接続す
る金属配線の長さが長くなってしまい、金属配線部のイ
ンダクダ成分より半導体素子の同時動作数が制限される
場合や動作速度を高速化できないという問題が生じてい
る。
【０００９】したがって、本発明の目的は、小型化され
たセラミックパッケージ及び同パッケージを用いた半導
体装置の製造方法を提供することにある。。
【課題を解決するための手段】上記課題を解決するため
に、本発明の半導体装置は、セラミックパッケージを焼
成後に、搭載する半導体素子が挿入できるような穴をキ
ャビティー部の一部を開口することを特徴とする。
【００１０】
【作用】上記手段を採用することにより、セラミックパ
ッケージキャビティーサイズを半導体サイズに近づける
ことができ、その結果、金属配線長を短くすることがで
きる。
【００１１】
【実施例】本発明の上記及び他の目的、特徴及び効果を
明確にすべく、以下、図面を用いて本発明の実施例につ
いて説明する。
【００１２】図１は、本発明のセラミックパッケージの
製造方法を示す。
【００１３】セラミックパッケージを用いた半導体装置
は、Ａｌ2Ｏ3等のセラミック粉末にガラス成分・顔料成
分及び有機溶剤成分を調合し、ドクターフレーズ法等を
使用してグリーンシートを成形する。つぎに、配線等の
ヴィアホールをプレス法等により成形した後、パッケー
ジ内部配線を導体ペーストをスクリーン印刷法により成
形する。
【００１４】その後、２枚のグリーンシートを積層した
後にキャビティー部の開口部を設けずにバインダ（接着
剤）を介してグリーンシートを加圧接着し、その後水素
雰囲気中にてセラミックの焼成を行う（ａ）。次に、セ
ラミックパッケージ燃成終了後にワイヤー放電加工等の
機械的加工方法を用いて搭載する半導体素子を収納でき
る大きさのキャビティー部を形成し、また外部リード３
のロー付け・外装メッキを施しパッケージを作成する
（ｂ）。後は、従来の方法によりパッケージを封止して
セラミックパッケージを完成させる。
【００１５】本方式での製造方法は、セラミックパッケ
ージを積層・焼成後にキャビティー部を開口しているた
め、加工寸法精度を数μｍ単位での加工が可能であり、
よって、従来のセラミックパッケージの製造方法と比較
して寸法精度を著しく向上できる。
【００１６】図２は、本発明のセラミックパッケージを
使用した半導体装置の組立工程を示している。ＣｕＷ、
ＡｌＮ等の熱伝導率の優れる半導体素子搭載基板４上に
半導体素子５をＡｕＳｉ等の金属ロー材６を介して固定
しておき、その後、半導体素子５をセラミックパッケー
ジ１に機械的加工により設けた開口部に挿入して、セラ
ミックパッケージ１と半導体素子６に搭載した基板４と
をＡｕＳｎ合金、半田又は樹脂等を用いて固定する
（ａ）。ＡｕＳｎ合金は、融点温度が３００℃程度であ
るために半導体素子に熱的影響が少なくて済むという効
果がある。
【００１７】このセラミックパッケージ１と半導体素子
５を固定した基板６とを接合した後、金属配線８により
半導体素子５とセラミックパッケージ１上に設けられた
電極と電気的に接続し半導体装置を形成する（ｂ）。
【００１８】図３の（ａ）に、図２（ｂ）の斜視図、図
３の（ｂ）に図２（ｂ）の底面図を示す。図３（ａ）に
示されるように、セラミックパッケージの密封性をよく
するために先に示した接合材料７が半導体素子搭載基板
４の周辺を取り囲むように設けられている。また、図
（ｂ）に示されるように、半導体素子５は、金属配線８
を介してセラミックパッケージ１上のリード配線（図示
無し）に接続されている。そして、そのリード配線は、
外部リード配線３に接続されセラミックパッケージ外に
設けられている電極と接続される。
【００１９】さらに、本願構成は、セラミックパッケー
ジを開口して半導体素子を設ける構成であるために、半
導体素子５、ＡｕＳｉ合金６、半導体搭載基板４、及び
ＡｕＳｎ７等の導電材料を介して半導体素子５を接地す
ることも可能である。
【００２０】
【発明の効果】以上説明したように、本発明のセラミッ
クパッケージは、半導体素子と同一サイズのキャビティ
ーを形成することが可能となり、半導体素子とセラミッ
クパッケージとを接続する金属配線部を長さで少なくと
も１.５mm以上、インダクタンス値で少なくとも１ｎＨ
以上低減でき、半導体装置の同時動作数、高速駆動特性
を著しく改善できる。
【００２１】また、１種類のセラミックパッケージにお
いて、異なったサイズの半導体素子を搭載することが可
能であり、汎用性に優れたセラミックパッケージを提供
することができる。
【００２２】また、本発明は、グリーンシート部を開口
して半導体素子を埋め込む方式のため、グリーンシート
は２枚ですみ、コストが安くなるという効果がある。
【００２３】また、半導体基板は、外気にさらされてい
る放熱性の優れた基板上に設けてられているため、半導
体基板の温度が上昇しにくいという効果を有する。
【００２４】また、開口部から半導体素子を埋め込む形
式のため、セラミックパッケージ外に前記開口部を介し
て端子を設けることができるという効果もある。
【図面の簡単な説明】
【図１】本発明のセラミックパッケージの断面図・斜視
図。（ａ）はキャビティー部開口前、（ｂ）はキャビテ
ィー部開口後である。
【図２】本発明のセラミックパッケージを用いた半導体
装置の組立方法。（ａ）は半導体素子を搭載した基板と
セラミックパッケージの接合前、（ｂ）は接合後であ
る。
【図３】（ａ）は図２（ｂ）の斜視図、（ｂ）は図２
（ｂ）の底面図である。
【図４】従来のセラミックパッケージを用いた半導体装
置の断面図。
【図５】従来のセラミックパッケージを用いた半導体素
子固定方法。
【符号の説明】
１. セラミックパッケージ ２. キャビティー部 ３. 外部リード ４. 半導体素子搭載基板 ５. 半導体素子 ６. ＡｕＳｉ合金 ７. ＡｕＳｎ合金 ８. 金属配線 ９. 半導体素子搭載用治工具

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 予め開口部を設けた焼成前のセラミック
    からなるグリーンシート上に、配線パターンが印刷さ
    れ、開口部が設けられていないグリーンシートを積層す
    る工程と、 前記グリーンシート群を焼成する工程と、 前記開口部が設けられていないグリーンシートに半導体
    素子を挿入するための開口部を形成する工程と、 を有することを特徴とするセラミックパッケージの製造
    方法。
  2. 【請求項２】 放熱性の優れた基板上に固定された半導
    体素子を、前記焼成後に設けられた開口部に挿入するこ
    とを特徴とする請求項１記載の半導体装置の製造方法。
JP5026595A 1995-03-10 1995-03-10 半導体装置の製造方法 Expired - Lifetime JP2853599B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP5026595A JP2853599B2 (ja) 1995-03-10 1995-03-10 半導体装置の製造方法
US08/613,690 US6084298A (en) 1995-03-10 1996-03-11 Manufacturing of semiconductor device
US09/304,989 US20010013648A1 (en) 1995-03-10 1999-05-04 Method of manufacturing a ceramic package utilizing green sheets

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5026595A JP2853599B2 (ja) 1995-03-10 1995-03-10 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH08250617A JPH08250617A (ja) 1996-09-27
JP2853599B2 true JP2853599B2 (ja) 1999-02-03

Family

ID=12854142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5026595A Expired - Lifetime JP2853599B2 (ja) 1995-03-10 1995-03-10 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US6084298A (ja)
JP (1) JP2853599B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI540768B (zh) * 2012-12-21 2016-07-01 鴻海精密工業股份有限公司 發光晶片組合及其製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5471572A (en) * 1977-11-18 1979-06-08 Fujitsu Ltd Semiconductor device
US4513355A (en) * 1983-06-15 1985-04-23 Motorola, Inc. Metallization and bonding means and method for VLSI packages
JPH0719155Y2 (ja) * 1988-12-06 1995-05-01 旭硝子株式会社 半導体パツケージ
JP2678489B2 (ja) * 1988-12-21 1997-11-17 京セラ株式会社 半導体素子収納用パッケージの製造方法
JPH06295962A (ja) * 1992-10-20 1994-10-21 Ibiden Co Ltd 電子部品搭載用基板およびその製造方法並びに電子部品搭載装置
KR0143870B1 (ko) * 1993-12-27 1998-07-01 사토 후미오 고열전도성 질화규소 구조부재 및 반도체 패키지, 히터, 서멀헤드
US5650593A (en) * 1994-05-26 1997-07-22 Amkor Electronics, Inc. Thermally enhanced chip carrier package
US5721454A (en) * 1995-12-20 1998-02-24 Intel Corporation Integrated circuit package with a plurality of vias that are electrically connected to an internal ground plane and thermally connected to an external heat slug
US5689091A (en) * 1996-09-19 1997-11-18 Vlsi Technology, Inc. Multi-layer substrate structure

Also Published As

Publication number Publication date
US20010013648A1 (en) 2001-08-16
JPH08250617A (ja) 1996-09-27
US6084298A (en) 2000-07-04

Similar Documents

Publication Publication Date Title
US4604677A (en) Ceramic structural body and a method of manufacturing the same
US5780933A (en) Substrate for semiconductor device and semiconductor device using the same
JPH0316785B2 (ja)
JP2853599B2 (ja) 半導体装置の製造方法
JP2534881B2 (ja) 気密封止回路装置
JP2005209761A (ja) 多数個取り配線基板
CN111801857B (zh) 发光元件搭载用基板以及发光装置
JP2001274278A (ja) マイクロ波半導体装置およびその製造方法
JP2576531B2 (ja) ハイブリッドｉｃ
JP4034912B2 (ja) 半導体素子収納用パッケージの製造方法
JPH06260736A (ja) Ｉｃモジュ−ルの組立体及びｉｃモジュ−ルの取付け方法
JP3051225B2 (ja) 集積回路用パッケージ
JP4562301B2 (ja) 電子部品収納用パッケージ
KR930002663B1 (ko) 세라믹 팩키지의 제조방법
JP2818506B2 (ja) 電子部品収納用パッケージの製造方法
JP4290833B2 (ja) 半導体素子収納用パッケージ
JP3865243B2 (ja) 電子部品用セラミックパッケージ及び電子装置
JP3100750B2 (ja) セラミック誘電体基板
JPH098169A (ja) 半導体素子搭載用セラミックパッケージ基体
JP3325460B2 (ja) 半導体装置の実装構造及びこれに用いる半導体素子収納用パッケージ
JPH0272696A (ja) セラミックス回路基板
JPH0710495Y2 (ja) 半導体装置
JP2003051564A (ja) シート状セラミックパッケージ集合体及びその蓋体
JPS6035245Y2 (ja) 半導体装置
JPH0685165A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19981020