JP2848609B2 - Logic circuit conversion method and device - Google Patents

Logic circuit conversion method and device

Info

Publication number
JP2848609B2
JP2848609B2 JP63160873A JP16087388A JP2848609B2 JP 2848609 B2 JP2848609 B2 JP 2848609B2 JP 63160873 A JP63160873 A JP 63160873A JP 16087388 A JP16087388 A JP 16087388A JP 2848609 B2 JP2848609 B2 JP 2848609B2
Authority
JP
Japan
Prior art keywords
circuit conversion
logic circuit
circuit
logic
conversion rule
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63160873A
Other languages
Japanese (ja)
Other versions
JPH0212469A (en
Inventor
雄一 黒澤
誠一 西尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63160873A priority Critical patent/JP2848609B2/en
Publication of JPH0212469A publication Critical patent/JPH0212469A/en
Application granted granted Critical
Publication of JP2848609B2 publication Critical patent/JP2848609B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、論理回路の自動合成システムにおいて、計
算機のメモリ上に構成された論理回路データ中の機能モ
ジュールを具体化する論理回路変換方式に関する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention embodies a functional module in logic circuit data configured on a memory of a computer in an automatic logic circuit synthesis system. The present invention relates to a logic circuit conversion method.

(従来の技術) デジタルシステムの大規模化に伴って、設計効率の向
上を意図した各種の自動論理合成システムが開発されて
いる。これらはハードウェア記述言語による設計対象の
論理回路の動作記述や機能図と呼ばれるセレクタ,デコ
ーダ,加算等の関数ブロックを用いて構成された論理回
路の機能を表す図面を入力として論理回路を自動合成す
るものであり、その合成過程はハードウェア記述や機能
図から、機能モジュールを含んだ初期回路を生成する過
程と、この過程で生成された初期回路に対し論理の簡単
化、実在する論理素子(スタンダードセル等のライブラ
リとして用意された素子)の割り当て等の変換を施し
て、実際の物理的な回路を生成する過程とに大別され
る。
(Prior Art) With the enlargement of digital systems, various automatic logic synthesis systems intended to improve design efficiency have been developed. These are automatically synthesized by inputting an operation description of a logic circuit to be designed in a hardware description language or a drawing showing a function of a logic circuit configured using function blocks such as selectors, decoders, and additions, which are called function diagrams, as inputs. In the synthesis process, a process of generating an initial circuit including a functional module from a hardware description and a functional diagram, simplification of logic for the initial circuit generated in this process, real logic elements ( It is roughly divided into a process of performing conversion such as assignment of an element prepared as a library of standard cells or the like and generating an actual physical circuit.

ここで、後者の過程においては、通常セレクタ,デコ
ーダ,加算器等の機能モジュールに対応する論理素子を
セルライブラリ中から捜し、それを割り当てるという方
法がとられている。しかし、上記論理合成システムの入
力であるハードウェアの動作記述や機能図において、上
記機能モジュールに対応するオペレータや関数(例え
ば、ハードウェア記述の=(代入),+(加算))のオ
ペランドとして、定数値を記述することにより、あるい
は論理合成の簡単化処理によって、上記機能モジュール
の入力が0,1の定数値となる場合があり、セルライブラ
リ中の対応する素子を割り当てると「セレクタセルの1
つのデータ入力が0固定である」のような冗長性のある
回路が生成されるという問題点があった。
Here, in the latter process, a method is usually employed in which a logic element corresponding to a functional module such as a selector, a decoder, an adder or the like is searched from a cell library and assigned. However, in an operation description or a functional diagram of hardware which is an input of the logic synthesis system, as an operand of an operator or a function (for example, = (assignment), + (addition) of hardware description) corresponding to the functional module, The input of the above functional module may be a constant value of 0 or 1 by writing a constant value or by a process of simplifying logic synthesis. When a corresponding element in the cell library is assigned, “1
There is a problem that a circuit having redundancy such as "one data input is fixed to 0" is generated.

(発明が解決しようとする課題) この様に従来の方式では、論理合成における機能モジ
ュールを具体化する際に、冗長性のある回路が生成され
るという欠点が有った。
(Problems to be Solved by the Invention) As described above, the conventional method has a disadvantage that a circuit with redundancy is generated when a functional module in logic synthesis is embodied.

本発明は、このような問題点に鑑みなされたものであ
り、論理合成における機能モジュールの具体化処理を効
率よく行ない、冗長性の少ない論理回路を生成する方式
を提供することを目的とする。
The present invention has been made in view of such a problem, and an object of the present invention is to provide a method of efficiently implementing a functional module in logic synthesis and generating a logic circuit with less redundancy.

〔発明の構成〕[Configuration of the invention]

(課題を解決するための手段) 本発明は、計算機のメモリ上に構成され、機能モジュ
ールを含む論理回路に対し回路変換を行う論理回路変換
方法において、前記論理回路に含まれる機能モジュール
に対する入力信号の値(例えば定数値であるか否か等)
に基づいて、機能モジュールに対応する論理素子(例え
ばセル)を予め用意されたライブラリ中から選んで割り
当てる第1の回路変換規則および機能モジュールを展開
して最適化した後に物理素子(例えばゲート等)を割り
当てる第2の回路変換規則のいずれかを選択し、この選
択された回路変換規則に基づいて前記機能モジュールの
変換を行うことを特徴とする。
(Means for Solving the Problems) The present invention relates to a logic circuit conversion method configured on a memory of a computer and performing circuit conversion on a logic circuit including a function module, wherein an input signal to a function module included in the logic circuit is provided. Value (for example, whether it is a constant value or not)
Based on the first circuit conversion rule that assigns a logic element (for example, a cell) corresponding to the function module from a library prepared in advance and allocates a logic element (for example, a gate or the like) after developing and optimizing the function module Is selected, and the conversion of the functional module is performed based on the selected circuit conversion rule.

また、本発明に係る論理回路変換装置は、機能モジュ
ールを含む論理回路のデータを記憶する手段と、機能モ
ジュールに対応する論理素子を予め用意されたライブラ
リ中から選んで割り当てる第1の回路変換規則および機
能モジュールを展開して最適化した後に物理素子を割り
当てる第2の回路変換規則を含む、機能モジュールの具
体化に関する回路変換規則を記憶する手段と、前記論理
回路に含まれる機能モジュールに対する入力信号の値に
基づいて、記憶された前記回路変換規則のいずれかを選
択する手段と、この選択された回路変換規則に基づいて
前記機能モジュールの変換を行う手段とを備えたことを
特徴とする (作用) 本発明によれば、回路実現方式選択手段が、論理回路
中の機能モジュールの入力信号の接続先を調べ、その結
果にもとづいて「セルライブラリ中の対応する機能素子
を割り当てる」、「機能モジュールをAND/ORゲートに展
開して最適化を行なって、ゲートセルを割り当てる」等
の機能モジュールの具体化方式の中から適切なものを選
択し、回路変換実行手段が上記回路具体化方式選択手段
によって選択された具体化方式に従って回路の変換を行
なう。つまり、本発明では機能モジュールの具体化を機
能モジュールのもつ機能だけでなく、該機能モジュール
の接続関係にも着目して行なうことによって、冗長性の
少ない効率的な回路を生成することが可能となる。
In addition, the logic circuit conversion device according to the present invention includes means for storing data of a logic circuit including a function module, and a first circuit conversion rule for selecting and assigning a logic element corresponding to the function module from a library prepared in advance. Means for storing a circuit conversion rule relating to the realization of a functional module, including a second circuit conversion rule for assigning a physical element after expanding and optimizing the functional module, and an input signal to the functional module included in the logic circuit (A) means for selecting any of the stored circuit conversion rules based on the value of (c), and (b) means for converting the functional module based on the selected circuit conversion rule. According to the present invention, the circuit realization method selecting unit checks the connection destination of the input signal of the functional module in the logic circuit, and Appropriate among functional module implementation methods such as "allocate the corresponding functional element in the cell library" and "expand the functional module to AND / OR gates to optimize and allocate the gate cells" The circuit conversion executing means performs circuit conversion according to the materialization method selected by the circuit materialization method selection means. That is, according to the present invention, it is possible to generate an efficient circuit with less redundancy by realizing the functional module not only by the functions of the functional module but also by focusing on the connection relation of the functional module. Become.

(実施例) 以下、本発明の一実施例を図面に基づいて説明する。Hereinafter, an embodiment of the present invention will be described with reference to the drawings.

第1図は本発明の一実施例の構成図である。ハードウ
ェア記述言語や機能図をもとに生成された論理回路は、
論理回路データ記憶部11に格納されている。論理回路変
換規則記憶部12は、機能モジュールの具体化方式に関す
る回路変換規則を格納する。論理回路具体化方式選択部
13は、論理回路データ中の各機能モジュールの入力信号
の接続先を調べた結果にもとづいて、論理回路変換規則
記憶部12に格納された規則から適切なものを選択する。
回路変換実行部14は、論理回路具体化方式・選択部13に
よって選択された規則を実行し、回路の変換を行なう。
FIG. 1 is a configuration diagram of one embodiment of the present invention. Logic circuits generated based on hardware description languages and functional diagrams
It is stored in the logic circuit data storage unit 11. The logic circuit conversion rule storage unit 12 stores a circuit conversion rule relating to a function module realization method. Logic circuit materialization method selector
The selector 13 selects an appropriate one from the rules stored in the logic circuit conversion rule storage 12 based on the result of checking the connection destination of the input signal of each functional module in the logic circuit data.
The circuit conversion execution unit 14 executes the rule selected by the logic circuit embodying method / selection unit 13 and converts the circuit.

いま、第2図に示すセレクタ回路を具体化する場合を
例にとって本発明の説明を行なう。第2図中21〜23はそ
れぞれA,B,Cという名前のレジスタ、24はNOTゲート、2
5,26はセレクタ、27,28はそれぞれO1,O2という名前の外
部出力端子とする。ここで、25,26はデータ入力(D1〜D
4)と制御入力(C1〜C4)をもち、C1〜C4またはC3の1
となっている制御入力と対応するD1〜D4またはD3のデー
タ入力を選択する機能モジュールである。ここで、25の
D1入力とD3入力は定数値1,0であるとする。また、上記
セレクタの具体化方式として、第3図に示す2つの規則
が論理回路変換規則記憶部に含まれているとする。規則
31は、セレクタセルをライブラリ中から探してそれを割
当てる具体化方式、規則32はセレクタをAND,ORゲートで
実現する方式を表す。第4図にライブラリに登録されて
いるセルの機能と面積(大小関係を示すために整数化し
たもの)の例を示す。論理回路実現方式選択部13は、セ
レクタの具体化方式に関する規則31,32から、第5図に
示すアルゴリズムに従って一方を選択する。すなわち、
セレクタのデータ入力ピンの接続先を調べ、定数値とな
っているものの数が全データ入力の1/3より大きいとき
には、セレクタセルは使用せず、AND/ORゲートで実現す
る方式(規則32)を採用する。回路変換実行部14は、回
路中の機能モジュール(ここではセレクタ)を1つずつ
取り出し、論理回路具体化方式選択部13によって選択さ
れた回路変換規則を実行する。第2図の回路の場合、ま
ずセレクタ25に対しては、定数値入力がD1,D3の2本あ
るので、第5図のM=2,N=4、よって となるから規則31が選択され、セルSE3が割り当てられ
る。これらの回路変換規則の実行の結果生成される回路
を第6図に示す。ここで、61〜65がセレクタ25をAND/OR
ゲートで実現した結果できたゲートである。61,63のAND
ゲートは定数値入力のために削除でき、この後セル割り
付けを行なうと最終的には、第7図の回路が生成され
る。第7図71〜73が第2図25のセレクタと対応する部分
である。この部分の面積をS1とすると第4図からS1=3
+3+4=10となる。一方、本方式によらず第2図25の
セレクタに対して、単にセルSE4を割り付けた場合(す
なわち、すべてのセレクタに対し規則32を適用する従来
方式)を面積をS2とすると第4図よりS2=12>S1であ
る。従って、本方式のように、機能モジュール(ここで
はセレクタ)の入力を考慮して、機能モジュール具体化
方式を選択することによって、面積の小さい効率的な回
路を生成することが可能となる。
Now, the present invention will be described by taking a case where the selector circuit shown in FIG. 2 is embodied as an example. In FIG. 2, 21 to 23 are registers named A, B and C, respectively, 24 is a NOT gate, 2
Reference numerals 5 and 26 denote selectors, and reference numerals 27 and 28 denote external output terminals named O1 and O2, respectively. Here, 25 and 26 are data inputs (D1 to D
4) and control input (C1 to C4), one of C1 to C4 or C3
This is a function module for selecting the data input of D1 to D4 or D3 corresponding to the control input described above. Where 25
It is assumed that the D1 and D3 inputs have constant values of 1,0. It is also assumed that the two rules shown in FIG. 3 are included in the logic circuit conversion rule storage unit as a method of realizing the selector. Rule
Reference numeral 31 denotes a concrete method of searching for a selector cell in a library and assigning it, and rule 32 denotes a method of realizing a selector by an AND / OR gate. FIG. 4 shows an example of the function and area of the cell registered in the library (integrated to show the magnitude relation). The logic circuit realizing method selecting unit 13 selects one of the rules 31 and 32 regarding the materializing method of the selector according to the algorithm shown in FIG. That is,
Check the connection destination of the selector's data input pin. If the number of constant values is greater than 1/3 of all data inputs, the selector cell is not used and the method is implemented with an AND / OR gate (Rule 32) Is adopted. The circuit conversion execution unit 14 takes out the functional modules (here, selectors) in the circuit one by one, and executes the circuit conversion rule selected by the logic circuit embodying method selection unit 13. In the case of the circuit of FIG. 2, first, there are two constant value inputs D1 and D3 to the selector 25, so that M = 2, N = 4 in FIG. Thus, rule 31 is selected, and cell SE3 is assigned. The circuits generated as a result of the execution of these circuit conversion rules are shown in FIG. Here, 61-65 AND / OR selector 25
This is the gate that was achieved as a result of the gate. 61,63 AND
The gate can be deleted for inputting a constant value. Thereafter, when the cell is allocated, the circuit shown in FIG. 7 is finally generated. 7 to 71 are the parts corresponding to the selector of FIG. Assuming that the area of this part is S1, S1 = 3 from FIG.
+ 3 + 4 = 10. On the other hand, if the area is S2 when the cell SE4 is simply assigned to the selector of FIG. 25 (that is, the conventional method in which the rule 32 is applied to all selectors) regardless of the present method, FIG. S2 = 12> S1. Therefore, by selecting a function module embodying method in consideration of an input of a function module (here, a selector) as in the present method, an efficient circuit having a small area can be generated.

なお、本発明は上述の実施例に限定されるものでな
い。上記実施例では、論理回路具体化方式選択の基準と
して機能モジュールの定数値入力に着目していたが、機
能モジュールの同一入力に着目した基準や機能モジュー
ルの制御入力に着目した基準を採用する場合も考えられ
る。例えば、レジスタ転送条件が1(レジスタ直前のセ
レクタの制御入力の論理和が1)でないときは、フィー
ドバックループを含んだフリップフロップを使用するこ
とによって、セレクタセルとフリップフロップを用いて
フィードバックループを作るよりも効率的な回路が生成
できる。
Note that the present invention is not limited to the above embodiment. In the above embodiment, the constant value input of the functional module is focused on as a criterion of the logic circuit materialization method selection. However, when a criterion focusing on the same input of the functional module or a criterion focusing on the control input of the functional module is adopted. Is also conceivable. For example, when the register transfer condition is not 1 (the logical sum of the control input of the selector immediately before the register is 1), a feedback loop is formed using the selector cell and the flip-flop by using a flip-flop including a feedback loop. A more efficient circuit can be generated.

また、上記実施例ではセレクタの実現方式の例をとり
上げたが、デコーダ,マルチプレクサ,加算器等他の機
能モジュールに対しても適用できることは言うまでもな
い。
Further, in the above embodiment, an example of a method of realizing a selector has been described. However, it is needless to say that the present invention can be applied to other functional modules such as a decoder, a multiplexer, and an adder.

〔発明の効果〕〔The invention's effect〕

以上の述べたように本発明によれば、論力合成過程に
おける機能モジュールの具体化処理を、機能モジュール
が有する機能に加え、該機能モジュールの接続関係も考
慮して行なうことによって、冗長性の少ない効率的な回
路を生成することが可能となる。
As described above, according to the present invention, the realization process of the functional module in the logic synthesis process is performed in consideration of the connection relation of the functional modules in addition to the functions of the functional modules, thereby achieving redundancy. It is possible to generate a less efficient circuit.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の一実施例の構成図、第2図は論理回路
の例を示す図、第3図はセレクタの具体化規則を示す
図、第4図はライブラリに登録されたセルの例を示す
図、第5図は論理回路具体化方式選択部13が第3図のセ
レクタ具体化規則を選択するアルゴリズムを示す図、第
6図は第2図の回路のセレクタの具体化処理を第5図の
アルゴリズムに従って行なった結果の回路を示す図、第
7図は第2図の回路から論理合成結果として最終的に得
られる回路を示す図である。 11……論理回路データ記憶部、12……論理回路変換規則
記憶部、13……論理回路具体化方式選択部、14……回路
変換実行部。
FIG. 1 is a block diagram of an embodiment of the present invention, FIG. 2 is a diagram showing an example of a logic circuit, FIG. 3 is a diagram showing an embodiment of a selector, and FIG. 4 is a diagram of a cell registered in a library. FIG. 5 is a diagram showing an example, FIG. 5 is a diagram showing an algorithm by which the logic circuit materializing method selecting unit 13 selects the selector materializing rule of FIG. 3, and FIG. 6 is a diagram showing a materializing process of the selector of the circuit of FIG. FIG. 7 is a diagram showing a circuit resulting from the algorithm shown in FIG. 5, and FIG. 7 is a diagram showing a circuit finally obtained as a result of logic synthesis from the circuit of FIG. 11: Logic circuit data storage unit, 12: Logic circuit conversion rule storage unit, 13: Logic circuit implementation method selection unit, 14: Circuit conversion execution unit.

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) G06F 17/50──────────────────────────────────────────────────続 き Continued on front page (58) Field surveyed (Int.Cl. 6 , DB name) G06F 17/50

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】計算機のメモリ上に構成され、機能モジュ
ールを含む論理回路に対し回路変換を行う論理回路変換
方法において、 前記論理回路に含まれる機能モジュールに対する入力信
号の値に基づいて、機能モジュールに対応する論理素子
を予め用意されたライブラリ中から選んで割り当てる第
1の回路変換規則および機能モジュールを展開して最適
化した後に物理素子を割り当てる第2の回路変換規則の
いずれかを選択し、 この選択された回路変換規則に基づいて前記機能モジュ
ールの変換を行うことを特徴とする論理回路変換方法。
1. A logic circuit conversion method configured on a memory of a computer and performing circuit conversion on a logic circuit including a function module, wherein the function module is based on a value of an input signal to the function module included in the logic circuit. A first circuit conversion rule for selecting and assigning a logic element corresponding to the above from a library prepared in advance, and a second circuit conversion rule for assigning a physical element after expanding and optimizing a functional module, A logic circuit conversion method, wherein the function module is converted based on the selected circuit conversion rule.
【請求項2】前記入力信号の値が定数値であるか否かを
調べ、この結果に基づいて回路変換規則の選択を行う、
特許請求の範囲第1項記載の論理回路変換方法。
2. Checking whether the value of the input signal is a constant value, and selecting a circuit conversion rule based on the result.
The logic circuit conversion method according to claim 1.
【請求項3】機能モジュールを含む論理回路のデータを
記憶する手段と、 機能モジュールに対応する論理素子を予め用意されたラ
イブラリ中から選んで割り当てる第1の回路変換規則お
よび機能モジュールを展開して最適化した後に物理素子
を割り当てる第2の回路変換規則を含む、機能モジュー
ルの具体化に関する回路変換規則を記憶する手段と、 前記論理回路に含まれる機能モジュールに対する入力信
号の値に基づいて、記憶された前記回路変換規則のいず
れかを選択する手段と、 この選択された回路変換規則に基づいて前記機能モジュ
ールの変換を行う手段とを備えたことを特徴とする論理
回路変換装置。
3. A means for storing data of a logic circuit including a function module, and a first circuit conversion rule and a function module developed by assigning a logic element corresponding to the function module by selecting from a library prepared in advance. Means for storing a circuit conversion rule relating to the realization of a functional module, including a second circuit conversion rule for assigning a physical element after optimization, and storing based on a value of an input signal to the functional module included in the logic circuit A logic circuit conversion device, comprising: means for selecting one of the circuit conversion rules thus selected; and means for converting the functional module based on the selected circuit conversion rule.
JP63160873A 1988-06-30 1988-06-30 Logic circuit conversion method and device Expired - Lifetime JP2848609B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63160873A JP2848609B2 (en) 1988-06-30 1988-06-30 Logic circuit conversion method and device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63160873A JP2848609B2 (en) 1988-06-30 1988-06-30 Logic circuit conversion method and device

Publications (2)

Publication Number Publication Date
JPH0212469A JPH0212469A (en) 1990-01-17
JP2848609B2 true JP2848609B2 (en) 1999-01-20

Family

ID=15724216

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63160873A Expired - Lifetime JP2848609B2 (en) 1988-06-30 1988-06-30 Logic circuit conversion method and device

Country Status (1)

Country Link
JP (1) JP2848609B2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6385976A (en) * 1986-09-30 1988-04-16 Toshiba Corp Logic circuit converter

Also Published As

Publication number Publication date
JPH0212469A (en) 1990-01-17

Similar Documents

Publication Publication Date Title
Brunvand et al. Translating concurrent programs into delay-insensitive circuits.
US4584642A (en) Logic simulation apparatus
JP2927180B2 (en) Debugging method of information processing program and debugger therefor
JP2848609B2 (en) Logic circuit conversion method and device
JPS5820072B2 (en) information retrieval device
Nascimento An automated tool for analysis and design of MVL digital circuits
Claesen et al. Open Erarnework of Interactive and Communicating CAD tools.
JP2754866B2 (en) Object code generator for data driven computer
JP2835082B2 (en) Logic circuit synthesizer
Varney et al. The structural foundation for an operating system
JPH07105013A (en) Register allocation system
JP2705549B2 (en) Integrated circuit design data conversion apparatus and hierarchical data expansion method
JP2714015B2 (en) Logic circuit synthesizer
JP2925160B2 (en) Logic synthesis method
JP2946973B2 (en) Description data converter
JPS61253577A (en) Japanese word processing filter
JPH11120152A (en) Parallel program generation method
JPH06195414A (en) Logical design supporting system
JPH0375905B2 (en)
JPH08115357A (en) Method and device for conversion of net list into hardware language
JPH06332867A (en) Bus interface inside buffer control system
JPH0588910A (en) Parallel processing program compiler
JPS5856885B2 (en) Address control method
JPH0981428A (en) Data processor and data processing method
JPS60204078A (en) Automatic logic design system

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071106

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081106

Year of fee payment: 10

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081106

Year of fee payment: 10