JP2848305B2 - レイアウトパターン検証方法 - Google Patents
レイアウトパターン検証方法Info
- Publication number
- JP2848305B2 JP2848305B2 JP8005900A JP590096A JP2848305B2 JP 2848305 B2 JP2848305 B2 JP 2848305B2 JP 8005900 A JP8005900 A JP 8005900A JP 590096 A JP590096 A JP 590096A JP 2848305 B2 JP2848305 B2 JP 2848305B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern data
- information
- data
- wiring
- rectangular pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、レイアウトパター
ン検証方法に関し、レイアウトパターンデータのショー
トエラー検出方法に関する。
ン検証方法に関し、レイアウトパターンデータのショー
トエラー検出方法に関する。
【０００２】
【従来の技術】図７は、従来のレイアウトパターン検証
方法を説明する機能ブロック図、図８はその動作を示す
フローチャートである。同図において、１１は配線名を
認識できる情報をもったレイアウトパターンデータ、１
４はデバイス、回路接続および配線使用レイヤ、接続端
子情報等を抽出するためのテクノロジールール、１５Ａ
はテクノロジールール１４を使ってレイアウトパターン
データ１１から電気的回路接続情報および使用配線レイ
ヤ情報を抽出し記憶する情報抽出モジュール、１６は情
報抽出モジュール１５Ａにより抽出された電気的回路接
続情報および使用配線レイヤ情報等の情報抽出結果、１
７Ａは回路接続、電気的ルールを検証する第１の検証ル
ール、１７Ｂは配線名毎に使用すべき配線レイヤ、接続
すべきデバイス端子を検証する第２の検証ルール、１８
Ａは検証ルール１７Ａ，Ｂを使用して情報抽出結果１６
が正しいかどうか解析し、エラーを検出する検証モジュ
ール、２１Ａは検証モジュール１８Ａにより検出された
エラー結果、２２はエラー結果２１Ａを表示する表示モ
ジュールである。
方法を説明する機能ブロック図、図８はその動作を示す
フローチャートである。同図において、１１は配線名を
認識できる情報をもったレイアウトパターンデータ、１
４はデバイス、回路接続および配線使用レイヤ、接続端
子情報等を抽出するためのテクノロジールール、１５Ａ
はテクノロジールール１４を使ってレイアウトパターン
データ１１から電気的回路接続情報および使用配線レイ
ヤ情報を抽出し記憶する情報抽出モジュール、１６は情
報抽出モジュール１５Ａにより抽出された電気的回路接
続情報および使用配線レイヤ情報等の情報抽出結果、１
７Ａは回路接続、電気的ルールを検証する第１の検証ル
ール、１７Ｂは配線名毎に使用すべき配線レイヤ、接続
すべきデバイス端子を検証する第２の検証ルール、１８
Ａは検証ルール１７Ａ，Ｂを使用して情報抽出結果１６
が正しいかどうか解析し、エラーを検出する検証モジュ
ール、２１Ａは検証モジュール１８Ａにより検出された
エラー結果、２２はエラー結果２１Ａを表示する表示モ
ジュールである。
【０００３】図９は、互いに異なる配線情報をもった２
配線のレイアウトパターンデータの配線ショートの一例
を示すパターン図である。図において、３３，３４はそ
れぞれレイアウトパターンデータ、３１はレイアウトパ
ターンデータ３３にもたせた配線名情報、３２はレイア
ウトパターンデータ３４にもたせた配線名情報とし、３
５はレイアウトパターンデータ３３および３４のショー
ト箇所を示す。
配線のレイアウトパターンデータの配線ショートの一例
を示すパターン図である。図において、３３，３４はそ
れぞれレイアウトパターンデータ、３１はレイアウトパ
ターンデータ３３にもたせた配線名情報、３２はレイア
ウトパターンデータ３４にもたせた配線名情報とし、３
５はレイアウトパターンデータ３３および３４のショー
ト箇所を示す。
【０００４】図７のように構成された従来のレイアウト
パターン検証方法においては、配線名が認識できる情報
をもったレイアウトパターンデータ１１を、デバイス・
回路接続情報、配線使用レイヤ、接続端子情報等を抽出
するためのテクノロジールール１４に基づいて、情報抽
出モジュール１５Ａにより電気的回路接続情報、使用レ
イヤ情報等の情報抽出結果１６を生成する（図８のステ
ップＳ３，Ｓ４）。生成された情報抽出結果１６を検証
ルール１７Ａ，Ｂに基づいて検証モジュール１８Ａによ
り解析し（ステップＳ５Ａ，Ｂ）、回路接続、電気的ル
ール違反、配線名毎の配線使用レイヤ、接続端子等違反
を検出し、エラー結果２１Ａを生成する（ステップＳ
６，Ｓ７Ａ）。生成されたエラー結果２１Ａを表示モジ
ュール２２を用いてエラー箇所を表示する（ステップＳ
９）ようになっている（例えば、特開平３−１２３０５
７号公報参照）。
パターン検証方法においては、配線名が認識できる情報
をもったレイアウトパターンデータ１１を、デバイス・
回路接続情報、配線使用レイヤ、接続端子情報等を抽出
するためのテクノロジールール１４に基づいて、情報抽
出モジュール１５Ａにより電気的回路接続情報、使用レ
イヤ情報等の情報抽出結果１６を生成する（図８のステ
ップＳ３，Ｓ４）。生成された情報抽出結果１６を検証
ルール１７Ａ，Ｂに基づいて検証モジュール１８Ａによ
り解析し（ステップＳ５Ａ，Ｂ）、回路接続、電気的ル
ール違反、配線名毎の配線使用レイヤ、接続端子等違反
を検出し、エラー結果２１Ａを生成する（ステップＳ
６，Ｓ７Ａ）。生成されたエラー結果２１Ａを表示モジ
ュール２２を用いてエラー箇所を表示する（ステップＳ
９）ようになっている（例えば、特開平３−１２３０５
７号公報参照）。
【０００５】例えば、図９のように２配線のレイアウト
パターンが配線ショートを生じている場合、配線名情報
３１のレイアウトパターンは、レイアウトパターンデー
タ３３、配線名情報３２のレイアウトパターンは、レイ
アウトパターンデータ３４とショート箇所３５で短絡し
ているとする。この場合は、図の配線ショート３５を接
続情報のルール違反のエラー箇所として表示する場合、
図１０のように配線のショートとみなされた全てのレイ
アウトパターンデータ６１を、その斜線部に示すように
表示していた。
パターンが配線ショートを生じている場合、配線名情報
３１のレイアウトパターンは、レイアウトパターンデー
タ３３、配線名情報３２のレイアウトパターンは、レイ
アウトパターンデータ３４とショート箇所３５で短絡し
ているとする。この場合は、図の配線ショート３５を接
続情報のルール違反のエラー箇所として表示する場合、
図１０のように配線のショートとみなされた全てのレイ
アウトパターンデータ６１を、その斜線部に示すように
表示していた。
【０００６】
【発明が解決しようとする課題】上述した従来のレイア
ウトパターン検証方法は、図９のようなレイアウトパタ
ーンデータの配線ショートの検証結果により、図１０に
示すレイアウトパターンデータ６１となるので、ショー
トエラー箇所３５を絞り込むことが困難であるという問
題があった。
ウトパターン検証方法は、図９のようなレイアウトパタ
ーンデータの配線ショートの検証結果により、図１０に
示すレイアウトパターンデータ６１となるので、ショー
トエラー箇所３５を絞り込むことが困難であるという問
題があった。
【０００７】本発明の目的は、このような問題を解決
し、エラー箇所を容易に絞り込むことができレイアウト
パターン検証方法を提供することにある。
し、エラー箇所を容易に絞り込むことができレイアウト
パターン検証方法を提供することにある。
【０００８】
【課題を解決するための手段】本発明のレイアウトパタ
ーン検証方法の構成は、配線名を認識出来る情報を持っ
たレイアウトパターンデータを矩形パターンデータに分
割し、この分割矩形パターンデータに名称を付け、レイ
ヤとデバイスの関係を定義したテクノロジールールに基
づいて前記分割矩形パターンデータより配線レイヤ情報
及びデバイス間の端子接続方法を抽出し、この抽出矩形
パターンデータ同志の接続情報をツリー構造のデータに
記憶し、この抽出記憶情報について各配線名やデバイス
間の端子接続情報、使用すべき配線レイヤ情報を自由に
定義できる検証ルールに基づいて接続レイヤ使用違反、
接続端子違反をエラーとして検出し、前記矩形パターン
データの接続情報のツリー構造データに基づいて前記エ
ラーデータより直接エラーに関係しない矩形パターンデ
ータを除外してエラー箇所を絞り込んだデータとして出
力することを特徴とする。
ーン検証方法の構成は、配線名を認識出来る情報を持っ
たレイアウトパターンデータを矩形パターンデータに分
割し、この分割矩形パターンデータに名称を付け、レイ
ヤとデバイスの関係を定義したテクノロジールールに基
づいて前記分割矩形パターンデータより配線レイヤ情報
及びデバイス間の端子接続方法を抽出し、この抽出矩形
パターンデータ同志の接続情報をツリー構造のデータに
記憶し、この抽出記憶情報について各配線名やデバイス
間の端子接続情報、使用すべき配線レイヤ情報を自由に
定義できる検証ルールに基づいて接続レイヤ使用違反、
接続端子違反をエラーとして検出し、前記矩形パターン
データの接続情報のツリー構造データに基づいて前記エ
ラーデータより直接エラーに関係しない矩形パターンデ
ータを除外してエラー箇所を絞り込んだデータとして出
力することを特徴とする。
【０００９】
【発明の実施の形態】図１は、本発明の一実施形態を説
明する機能ブロック図、図２はその動作を示すフローチ
ャートである。図１において、１１は配線名を認識出来
る情報をもったレイアウトパターンデータ、１２はレイ
アウトパターンデータ１１を矩形パターンデータに分割
し、その分割された各矩形パターンデータにそれぞれユ
ニークな名称を付加し記憶するレイアウト分割モジュー
ル、１３はレイアウト分割モジュール１２により抽出さ
れたレイアウトパターンデータ、１４はデバイス、回路
接続および配線使用レイヤ、接続端子情報を抽出するた
めのテクノロジールール、１５はテクノロジールール１
４を使ってレイアウトパターンデータ１３から前記情報
を抽出し、レイアウトパターンデータの接続情報をツリ
ー構造のデータとして記憶する情報抽出モジュール、１
６は情報抽出モジュール１５により抽出された電気的回
路接続情報および使用配線レイヤ情報の情報抽出結果、
１７は回路接続、電気的ルールおよび、配線名毎に使用
すべき配線レイヤ、接続すべきデバイス端子を検証する
検証ルール、１８は検証ルール１７を使用して情報抽出
結果１６が正しいかどうか解析し、回路接続、電気的ル
ール違反、配線名毎の配線使用レイヤ、接続端子違反を
エラーとして検出する検出モジュール、１９は検出モジ
ュール１８により検出されたエラー結果、２０はエラー
結果１９によりエラーに直接関係しないレイアウトパタ
ーンを除外するエラー絞り込みモジュール、２１はエラ
ー絞り込みモジュール２０によりエラー箇所を絞り込ま
れ抽出されたエラー抽出結果、１２２はエラー抽出結果
２１を表示する表示モジュールである。
明する機能ブロック図、図２はその動作を示すフローチ
ャートである。図１において、１１は配線名を認識出来
る情報をもったレイアウトパターンデータ、１２はレイ
アウトパターンデータ１１を矩形パターンデータに分割
し、その分割された各矩形パターンデータにそれぞれユ
ニークな名称を付加し記憶するレイアウト分割モジュー
ル、１３はレイアウト分割モジュール１２により抽出さ
れたレイアウトパターンデータ、１４はデバイス、回路
接続および配線使用レイヤ、接続端子情報を抽出するた
めのテクノロジールール、１５はテクノロジールール１
４を使ってレイアウトパターンデータ１３から前記情報
を抽出し、レイアウトパターンデータの接続情報をツリ
ー構造のデータとして記憶する情報抽出モジュール、１
６は情報抽出モジュール１５により抽出された電気的回
路接続情報および使用配線レイヤ情報の情報抽出結果、
１７は回路接続、電気的ルールおよび、配線名毎に使用
すべき配線レイヤ、接続すべきデバイス端子を検証する
検証ルール、１８は検証ルール１７を使用して情報抽出
結果１６が正しいかどうか解析し、回路接続、電気的ル
ール違反、配線名毎の配線使用レイヤ、接続端子違反を
エラーとして検出する検出モジュール、１９は検出モジ
ュール１８により検出されたエラー結果、２０はエラー
結果１９によりエラーに直接関係しないレイアウトパタ
ーンを除外するエラー絞り込みモジュール、２１はエラ
ー絞り込みモジュール２０によりエラー箇所を絞り込ま
れ抽出されたエラー抽出結果、１２２はエラー抽出結果
２１を表示する表示モジュールである。
【００１０】このように構成されたレイアウトパターン
検証方法において、図２のように認識できる情報をもっ
たレイアウトパターンデータ１１を、レイアウト分割モ
ジュール１２により矩形パターンデータに分割し（Ｓ
１）、その分割された各矩形パターンデータにそれぞれ
ユニークな名称を付加し（Ｓ２）、記憶されたレイアウ
トパターンデータ１３を生成する。
検証方法において、図２のように認識できる情報をもっ
たレイアウトパターンデータ１１を、レイアウト分割モ
ジュール１２により矩形パターンデータに分割し（Ｓ
１）、その分割された各矩形パターンデータにそれぞれ
ユニークな名称を付加し（Ｓ２）、記憶されたレイアウ
トパターンデータ１３を生成する。
【００１１】例えば、図９のような場合の配線ショート
においては、図３のように、配線名情報３１のレイアウ
トパターンは、矩形パターンデータ４１，４３，４４，
４６〜４９，５４〜５６から構成され、配線名情報３２
のレイアウトパターンは矩形パターンデータ４２，４
５，５０〜５５，５７から構成されている。
においては、図３のように、配線名情報３１のレイアウ
トパターンは、矩形パターンデータ４１，４３，４４，
４６〜４９，５４〜５６から構成され、配線名情報３２
のレイアウトパターンは矩形パターンデータ４２，４
５，５０〜５５，５７から構成されている。
【００１２】生成されたレイアウトパターンデータ１３
を、デバイス・回路接続情報、配線使用レイヤ、接続端
子情報を抽出するためのテクノロジールール１４に基づ
いて、情報抽出モジュール１５により電気的回路接続情
報、使用レイヤ情報を抽出し（Ｓ３）、その抽出された
矩形パターンデータの接続情報を、図６のようなツリー
構造のデータとして記憶した情報抽出結果１６を生成す
る（Ｓ４）。
を、デバイス・回路接続情報、配線使用レイヤ、接続端
子情報を抽出するためのテクノロジールール１４に基づ
いて、情報抽出モジュール１５により電気的回路接続情
報、使用レイヤ情報を抽出し（Ｓ３）、その抽出された
矩形パターンデータの接続情報を、図６のようなツリー
構造のデータとして記憶した情報抽出結果１６を生成す
る（Ｓ４）。
【００１３】図３の場合、図４のツリー構造のように、
配線名情報３１のパターンとして矩形パターンデータ４
１が矩形パターンデータ４３，４４に接続される。ま
た、矩形パターンデータ４３が矩形パターンデータ４
６，４７に同様にデータ４４がデータ４８，４９にそれ
ぞれ接続され、データ４６がデータ５４に接続され、さ
らにデータ５４がデータ５５と接続される。一方、配線
名情報３２のパターンデータ４２が同じデータ４５に接
続され、そのデータ４５が同様のデータ５０，５１，５
２，５３と接続される。そして矩形パターンデータ５０
が矩形パターンデータ５５と接続され、このデータ５５
が同様のデータ５６，５７と接続される。従って２つの
配線パターンが矩形パターンデータ５５で共通接続され
たことになる。
配線名情報３１のパターンとして矩形パターンデータ４
１が矩形パターンデータ４３，４４に接続される。ま
た、矩形パターンデータ４３が矩形パターンデータ４
６，４７に同様にデータ４４がデータ４８，４９にそれ
ぞれ接続され、データ４６がデータ５４に接続され、さ
らにデータ５４がデータ５５と接続される。一方、配線
名情報３２のパターンデータ４２が同じデータ４５に接
続され、そのデータ４５が同様のデータ５０，５１，５
２，５３と接続される。そして矩形パターンデータ５０
が矩形パターンデータ５５と接続され、このデータ５５
が同様のデータ５６，５７と接続される。従って２つの
配線パターンが矩形パターンデータ５５で共通接続され
たことになる。
【００１４】生成された情報抽出結果１６を検証ルール
１７に基づいて、検証モジュール１８により解析し（Ｓ
５）、回路接続、電気的ルール違反、配線名毎の配線使
用レイヤ、接続端子違反を検出し（Ｓ６）、エラー結果
１９を生成する（Ｓ７）。生成されたエラー結果１９を
情報抽出結果１６の矩形パターンデータの接続情報に基
づいて、エラー絞り込みモジュール２０により直接エラ
ー箇所に関係しない矩形パターンデータを除外しエラー
箇所を絞り込んだエラー結果２１を生成する（Ｓ８）。
１７に基づいて、検証モジュール１８により解析し（Ｓ
５）、回路接続、電気的ルール違反、配線名毎の配線使
用レイヤ、接続端子違反を検出し（Ｓ６）、エラー結果
１９を生成する（Ｓ７）。生成されたエラー結果１９を
情報抽出結果１６の矩形パターンデータの接続情報に基
づいて、エラー絞り込みモジュール２０により直接エラ
ー箇所に関係しない矩形パターンデータを除外しエラー
箇所を絞り込んだエラー結果２１を生成する（Ｓ８）。
【００１５】図４の場合、図５のように矩形パターンデ
ータ４７〜４９、データ５１〜５３およびデータ５６，
５７はエラー箇所に関係しない矩形パターンとなるの
で、これら矩形パターンデータが除外されエラー箇所５
５が絞り込まれる。従って図６のようにこれらエラー箇
所に関係ない矩形パターン（４７〜４９，５１〜５３，
５６，５７）を白くするとエラー箇所５５が残り、この
生成されたエラー結果２１を表示モジュール２２を用い
てエラー箇所を表示する。
ータ４７〜４９、データ５１〜５３およびデータ５６，
５７はエラー箇所に関係しない矩形パターンとなるの
で、これら矩形パターンデータが除外されエラー箇所５
５が絞り込まれる。従って図６のようにこれらエラー箇
所に関係ない矩形パターン（４７〜４９，５１〜５３，
５６，５７）を白くするとエラー箇所５５が残り、この
生成されたエラー結果２１を表示モジュール２２を用い
てエラー箇所を表示する。
【００１６】なお、この実施の形態でのレイアウトパタ
ーンデータの矩形分割の方法は、単純に矩形パターンデ
ータに分割していたが、任意の長さより大きい場合に
は、任意の長さ以内になるまで、分割しても良く、また
レイアウトパターンデータをコーナー部で分割しても同
様である。また、多角型パターンデータによっては矩形
パターンデータに完全に分割出来ないデータが存在する
場合は、矩形パターンデータと三角パターンデータの組
み合わせで分割する。
ーンデータの矩形分割の方法は、単純に矩形パターンデ
ータに分割していたが、任意の長さより大きい場合に
は、任意の長さ以内になるまで、分割しても良く、また
レイアウトパターンデータをコーナー部で分割しても同
様である。また、多角型パターンデータによっては矩形
パターンデータに完全に分割出来ないデータが存在する
場合は、矩形パターンデータと三角パターンデータの組
み合わせで分割する。
【００１７】さらに、従来通りのレイアウト検証を行
い、そのショートエラー結果よりレイアウト分割モジュ
ール１２を用いて、矩形パターンデータを生成し、各矩
形パターンデータにユニークな名称を付加して記憶し、
各矩形パターンデータ同士の接続情報をツリー構造のデ
ータに記憶し、直接エラー箇所に関係しない矩形パター
ンデータを除外しエラー箇所を絞り込んだエラー結果を
生成しても同様である。
い、そのショートエラー結果よりレイアウト分割モジュ
ール１２を用いて、矩形パターンデータを生成し、各矩
形パターンデータにユニークな名称を付加して記憶し、
各矩形パターンデータ同士の接続情報をツリー構造のデ
ータに記憶し、直接エラー箇所に関係しない矩形パター
ンデータを除外しエラー箇所を絞り込んだエラー結果を
生成しても同様である。
【００１８】
【発明の効果】以上説明したように本発明は、配線名が
認識出来る情報をもったレイアウトパターンデータを矩
形パターンデータに分割し、配線に関する各種情報をテ
クノロジールールに基づいて抽出し、この矩形パターン
データの接続情報をツリー構造データとして記憶し、こ
の抽出し記憶した情報について検証ルールに基づいて接
続レイヤ使用違反をエラーとして検出して記憶し、さら
に検証結果のエラーに直接関係しないレイアウトデータ
を除外して記憶し、このエラー箇所を表示するようにし
たことにより、接続されていけない配線同時の検出に於
いて、従来検証結果からエラー箇所を絞り込むことが困
難であったものを容易に判別できるようにしたという効
果がある。
認識出来る情報をもったレイアウトパターンデータを矩
形パターンデータに分割し、配線に関する各種情報をテ
クノロジールールに基づいて抽出し、この矩形パターン
データの接続情報をツリー構造データとして記憶し、こ
の抽出し記憶した情報について検証ルールに基づいて接
続レイヤ使用違反をエラーとして検出して記憶し、さら
に検証結果のエラーに直接関係しないレイアウトデータ
を除外して記憶し、このエラー箇所を表示するようにし
たことにより、接続されていけない配線同時の検出に於
いて、従来検証結果からエラー箇所を絞り込むことが困
難であったものを容易に判別できるようにしたという効
果がある。
【図１】本発明の第１の実施の形態を説明する機能ブロ
ック図である。
ック図である。
【図２】図１の動作を示すフローチャートである。
【図３】図１の場合のレイアウトパターンの矩形分割処
理を説明するパターン図である。
理を説明するパターン図である。
【図４】図３の矩形パターンデータの接続イメージの説
明図である。
明図である。
【図５】図４の接続イメージのうち配線ショートエラー
に関係ないデータを除いた接続イメージの説明図であ
る。
に関係ないデータを除いた接続イメージの説明図であ
る。
【図６】本実施形態による配線ショートエラーの一例の
表示図である。
表示図である。
【図７】従来のレイアウトパターン検証方法を説明する
機能ブロック図である。
機能ブロック図である。
【図８】図７の動作を示すフローチャートである。
【図９】互に異なる接続情報をもった２配線のレイアウ
トパターンの配線ショートを示すパターン図である。
トパターンの配線ショートを示すパターン図である。
【図１０】図９の配線ショートエラーの一例の表示図で
ある。
ある。
１１，１３ レイアウトパターンデータ １２ レイアウト分割モジュール １４ テクノロジールール １５，１５Ａ 情報抽出モジュール １６ 情報抽出結果 １７，１７Ａ，１７Ｂ 検証ルール １８，１８Ａ 検証モジュール １９，２１，２１Ａ エラー結果 ２０ エラー絞込みモジュール ２２ 表示モジュール ３１，３２ 配線名情報 ３３，３４，６１ レイアウトパターンデータ ３５ ショート箇所 ４１〜５７ 矩形パターンデータ
Claims (2)
- 【請求項１】 配線名を認識出来る情報を持ったレイア
ウトパターンデータを矩形パターンデータに分割し、こ
の分割矩形パターンデータに名称を付け、レイヤとデバ
イスの関係を定義したテクノロジールールに基づいて前
記分割矩形パターンデータより配線レイヤ情報及びデバ
イス間の端子接続方法を抽出し、この抽出矩形パターン
データ同志の接続情報をツリー構造のデータに記憶し、
この抽出記憶情報について各配線名やデバイス間の端子
接続情報、使用すべき配線レイヤ情報を自由に定義でき
る検証ルールに基づいて接続レイヤ使用違反、接続端子
違反をエラーとして検出し、前記矩形パターンデータの
接続情報のツリー構造データに基づいて前記エラーデー
タより直接エラーに関係しない矩形パターンデータを除
外してエラー箇所を絞り込んだデータとして出力するこ
とを特徴とするレイアウトパターン検証方法。 - 【請求項２】 配線名を認識出来るレイアウトパターン
データを分割モジュールにより矩形パターンデータに分
割し、この分割データに名称を付加したレイアウトパタ
ーンデータを生成し、このパターンデータを、デバイス
・回路接続情報、配線レイヤ、接続端子情報を抽出する
テクノロジールールに基づいて情報抽出モジュールによ
り電気的回路接続情報、使用レイヤ情報を抽出し、その
抽出された矩形パターンデータの接続情報をツリー構造
のデータとして記憶し、これを検証ルールに基づいて検
証モジュールにより解析し、回路接続、電気的ルール違
反、配線名毎の配線使用レイヤ、接続端子違反を検出
し、エラー結果を生成し、これを情報抽出結果の矩形パ
ターンデータの接続情報に基づいてモジュールにより直
接エラー箇所に関係しない矩形パターンデータを除外し
エラー箇所を絞り込んだエラー結果を出力することを特
徴とするレイアウトパターン検証方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8005900A JP2848305B2 (ja) | 1996-01-17 | 1996-01-17 | レイアウトパターン検証方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8005900A JP2848305B2 (ja) | 1996-01-17 | 1996-01-17 | レイアウトパターン検証方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09198414A JPH09198414A (ja) | 1997-07-31 |
| JP2848305B2 true JP2848305B2 (ja) | 1999-01-20 |
Family
ID=11623778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8005900A Expired - Lifetime JP2848305B2 (ja) | 1996-01-17 | 1996-01-17 | レイアウトパターン検証方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2848305B2 (ja) |
-
1996
- 1996-01-17 JP JP8005900A patent/JP2848305B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09198414A (ja) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2531282B2 (ja) | クロスト―ク検証装置 | |
| US20050198600A1 (en) | Layout verifying device verifying an interconnection layout | |
| JP2848305B2 (ja) | レイアウトパターン検証方法 | |
| JPH1011475A (ja) | 回路シミュレーション方法 | |
| JP3148180B2 (ja) | 半導体集積回路のレイアウト検証方法とレイアウト検証装置 | |
| JP2000195960A (ja) | 半導体集積回路の遅延計算装置及びその方法並びにタイミング検証装置及びその方法 | |
| US20020013688A1 (en) | Back annotation apparatus for carrying out a simulation based on the extraction result in regard to parasitic elements | |
| JP4312796B2 (ja) | プリント基板の電源分離チェック装置および方法 | |
| JP2991143B2 (ja) | 印刷配線板ｃａｄ装置及びその配線設計方法 | |
| JP2000124320A (ja) | レイアウト検証方法およびレイアウト検証装置 | |
| JP3019032B2 (ja) | 半導体集積回路のレイアウトデータにおけるデザインルールチェック方法および該方法を実施するための装置 | |
| JP2000035982A (ja) | Ｌｓｉ設計用検証装置 | |
| JP3267950B2 (ja) | ウエハ検査装置 | |
| JP3076159B2 (ja) | 半導体集積回路のレイアウト検証方法 | |
| JP3605822B2 (ja) | プリント配線基板のジャンパ布線方法および装置 | |
| JPH03208177A (ja) | レイアウト検証装置 | |
| JPH05314209A (ja) | プリント配線の変更部分抽出装置 | |
| JP2000114339A (ja) | レイアウトパターン検証装置 | |
| JP2004246680A (ja) | 半導体集積回路のレイアウト検証方法 | |
| JPH04111074A (ja) | 論理回路実装設計の基板回路配線処理装置 | |
| JP2004266004A (ja) | 半導体集積回路のレイアウト検証方法 | |
| JPH03214651A (ja) | レイアウトパターン検証方法 | |
| JPH05198675A (ja) | 配線パターンの許容電流検証方法及び検証装置 | |
| JP2000155768A (ja) | 配線経路表示方法 | |
| JPH0442374A (ja) | 寄生要素表示方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981006 |