JP2840269B2

JP2840269B2 - 衛星データ放送信号受信機

Info

Publication number: JP2840269B2
Application number: JP654689A
Authority: JP
Inventors: 浩司堀井; 義数富田
Original assignee: Sanyo Denki Co Ltd
Current assignee: Sanyo Denki Co Ltd
Priority date: 1988-02-18
Filing date: 1989-01-13
Publication date: 1998-12-24
Anticipated expiration: 2013-12-24
Also published as: JPH01280984A

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明は衛星放送のPCM音声信号に多重して伝送され
るデータ信号即ち衛星データ放送信号の受信を行なう衛
星データ放送信号受信機に関する。

（ロ）従来の技術現在、我国で実施されているテレビジョン衛星放送に
於ける音声信号は、位相変調されたPCM信号形式で映像
信号に多重されて伝送され、しかも、そのPCM音声信号
はその数チャンネル分がデータ信号と共に所謂インタリ
ーブ多重されてフレームを構成するようになっている。

第２図及び第３図は、上記PCM音声信号の伝送に採用
されているＡモード（第２図）とＢモード（第３図）の
各フレーム構成を示している。即ち、例えばＡモードに
ついて言うと、音声１〜音声４の４チャンネル分のPCM
音声信号の各サンプル点の10ビットのPCMデータを15ビ
ットの独立データ及び誤り訂正用の７ビットのBCHコー
ドと共に横（水平）方向に配置して１行分とし、この１
行分を縦（垂直）方向に32行即ち32サンプル分配置し、
且つ、その各行の先頭部には各１ビットのフレーム同期
信号（前半の16行）と制御符号（後半の16行）とレンジ
ビットが付加されていて、これらで１フレームを構成し
ている。そして、この１フレーム分が図示のように左上
端から１ビットづつ縦方向に位相変調されて伝送され、
その１フレーム分の伝送が終了すると、次の１フレーム
分が同様に伝送されるようになっており、その１フレー
ム当りの伝送時間は1msecである。従って、伝送信号の
ビットレートは、64×32＝2.048Mbit/secとなる。

また、Ｂモードでは２チャンネル分のPCM音声信号が
横方向にも縦方向にも交互に位置するようにインタリー
ブされる点、及びその各PCM音声信号が１サンプル点に
つき16ビットのデータからなっている点等が相違する
が、その他はＡモードと基本的には同じであるので、こ
れ以上の説明は割愛する。なお、前述のレンジビットは
PCM音声信号の量子化の際の圧縮率等を表わしている。

さて、Ａ、Ｂ各モードとも、前述の独立データ即ちフ
ァクシミリ信号や文字信号等のPCM音声信号とは全く関
係のないデータ信号を伝送するための領域が図示の如く
各フレーム内に設けられているが、上記独立データは予
め設けられたそのような独立データ領域だけでなく、２
または４チャンネル分の音声領域のうち現実にPCM音声
信号を伝送していない領域に於いても伝送され得ること
が、電気通信技術審議会より衛星放送データ伝送方式委
員会中間報告書（昭和61年４月25日付）で提案されてい
る。従って、ここでは前述の独立データチャンネルを含
めPCM音声信号が伝送されず、独立データが伝送される
１フレーム内の領域をデータ多重領域と称することにす
る。

このような独立データ（以後、これを単にデータ信号
と言う場合もある）の伝送には、通常のデータ伝送がそ
うであるように所謂パケット方式が賞用されるので、そ
の１パケット分のデータを各フレーム内の前記データ多
重領域にインタリーブ（内挿）多重するための三つの方
式についても、上記中間報告で提案されている。その三
方式のうち一つである縦方向多重方式について、説明を
簡単にするためＡモードの独立データ領域にのみ独立デ
ータを多重するものとして説明する。即ち、独立データ
の１パケットは288ビットのデータで構成されており、
縦方向多重方式の場合は第４図（ａ）の如くその288ビ
ットのデータを独立データ領域の縦方向に１ビットづつ
挿入して行くので、288÷32＝９（但し、32は１フレー
ム当りの縦方向のビット数、第２図参照）となって、１
パケット分のデータの伝送を完了するには９フレーム必
要となる。つまり１パケット分のデータが９フレーム間
に亘って分割挿入される訳である。但し、Ａモードでは
独立データ領域は横方向に15ビットの容量があるので、
結局、９フレーム（この９フレーム分が１スーパーフレ
ームと称される）で15パケット分の独立データの伝送が
行なわれるのである。同様のことがＢモードの場合にも
言える。

（ハ）発明が解決しようとする課題前述のように衛星放送のPCM音声信号に多重されてデ
ジタル多重信号として伝送される独立データは、１パケ
ット内のデータが数フレーム間に亘って分割挿入されて
伝送されるので、受信側で独立データを再生して利用す
るにはその独立データを上記デジタル多重信号から抽出
してパケット単位で整理配列しなければならない。

そこで、本発明は、そのような独立データの抽出再生
を比較的簡単且つ安価で実現できる衛星データ放送信号
受信機を提供することを目的とする。

（ニ）課題を解決するための手段本発明の第１は、インタリーブ多重されたPCM音声信
号の各フレーム内のデータ多重領域に数パケット分のデ
ータが分割挿入され、該データが数フレームで１パケッ
ト分が完成するよう前記多重領域内に縦方向に内挿され
たデジタル多重信号として伝送される衛星データ放送信
号を受信する衛星データ放送信号受信機であって、書込
み、読出しがバイト単位で行われるメモリであって、こ
のメモリへの前記データの書込みは、入力されるデータ
の１ビット毎に当該１ビット分を格納すべき前記メモリ
内の１バイト領域のデータを読出し、読出された１バイ
トのデータ中の１ビットを前記入力データの１ビットと
置換して前記１バイト領域に再度書込まれるデータ格納
用メモリと、前記デジタル多重信号の１フレーム内のデ
ータ多重領域の横一行の各読出し期間のクロックをカウ
ントすることにより各パケットに対応する前記データ格
納用メモリのアドレスを指定する第１のアドレス指定手
段と、前記多重領域の横一行の読出し１回毎に発生され
るパルスをカウントすることにより１パケット内の各ビ
ットに対応する前記データ格納用メモリのアドレスを指
定する第２のアドレス指定手段と、を備え、受信した前
記デジタル多重信号をその各フレームの送出方向と直交
方向に読出すことによってデインタリーブし、そのデイ
ンタリーブ後の多重信号中のデータが１パケット分づつ
連続するよう整理配列して前記データ格納用メモリに記
憶するようにしたものである。

本発明の第２は、インタリーブ多重されたPCM音声信
号の各フレーム内のデータ多重領域に数パケット分のデ
ータが分割挿入され、該データが数フレームで１パケッ
ト分が完成するよう前記多重領域内に斜め方向に内挿さ
れたデジタル多重信号として伝送される衛星データ放送
信号を受信する衛星データ放送信号受信機であって、書
込み、読出しがバイト単位で行われるメモリであって、
このメモリへの前記データの書込みは、入力されるデー
タの１ビット毎に当該１ビット分を格納すべき前記メモ
リ内の１バイト領域のデータを読出し、読出された１バ
イトのデータ中の１ビットを前記入力データの１ビット
と置換して前記１バイト領域に再度書込まれるデータ格
納用メモリと、前記デジタル多重信号の１フレーム内の
データ多重領域の横一行の各読出し期間のクロックをカ
ウントすると共に、前記各横一行の読出し期間毎にその
カウント出力値が１づつ繰下がるように動作することに
よって前記データの各パケットに対応する前記データ格
納用メモリのアドレスを指定する第１のアドレス指定手
段と、前記多重領域の横一行の読出し１回毎に発生され
るパルスをカウントすることにより１パケット内の各ビ
ットに対応する前記データ格納用メモリのアドレスを指
定する第２のアドレス指定手段と、を備え、受信した前
記デジタル多重信号をその各フレームの送出方向と直交
方向に読出すことによってデインタリーブし、そのデイ
ンタリーブ後の多重信号中のデータが１パケット分づつ
連続するよう整理配列して前記データ格納用メモリに記
憶するようにしたものである。

（ホ）作用上記の如き本発明に依れば、独立データがパケット順
に比較的簡単且つ効率的に整理配列されることになり、
しかも、この処理に必要なデータ格納用メモリに書込
み、読出しがバイト単位で行なわれる所謂バイトメモリ
を使用できると共に、そのアドレス指定の仕方を工夫し
ているので安価に実現できる。

（ヘ）実施例第１図は本発明による受信機の一実施例を示してお
り、以下、この受信機で前述の第４図（ａ）のモデル即
ちＡモードの独立データ領域内にのみ独立データが縦方
向に内挿された衛星放送信号を受信する場合について説
明する。同図に於いて、（１）はFM復調後の衛星放送信
号から分離された副搬送波チャンネル信号の入力端子で
あり。その副搬送波チャンネル信号が４相DPSK復調回路
（２）で復調され、PCM音声信号及び独立データ信号を
含む前述のデジタル多重信号となる。この多重信号は第
２図の送出順に１ビットづつ導出されるので、各フレー
ムの先頭部のフレーム同期信号が同期信号検出回路
（３）で検出され、この検出毎にフレーム検出パルス
（FT）が出力される。

一方、前記多重信号は受信順にデスクランブル回路
（４）にも入力され、ここに前記同期信号検出回路
（３）から与えられるフレーム検出パルス（FT）を得て
上記多重信号の各１フレーム内のPCM音声信号及び独立
データ信号等のデスクランブルを行なう。即ち、上記PC
M音声信号及び独立データ信号等はDPSK変調の際の誤り
率を低下させるためのスクランブルが行なわれているの
で、このスクランブルの解除を行なうのである。そし
て、このデスクランブル後のデジタル多重信号がデイン
タリーブ回路（５）に入力される。そして、このデイン
タリーブ回路（５）に入力されたデジタル多重信号は該
回路内のバッファメモリに入力順にフレーム単位で一旦
格納されたのち、横方向（第２図読出し方向）に読出さ
れて後述する書込み制御回路（11）に入力される。

なお、上記デスクランブル回路（４）及びデインタリ
ーブ回路（５）等には、前記DPSK復調回路（２）で再生
された2.048MHzのクロック（CK）が与えられる。

また、スーパーフレーム検出回路（６）はデイスクラ
ンブル回路（４）から出力されるデジタル多重信号中の
16ビットの制御符号中の特定ビットに設定されたフラグ
を検出することによってスーパーフレームを構成する９
フレーム中の先頭フレームを検出し、その１回の検出毎
にスーパーフレーム検出パルス（ST）が出力される。

一方、カウンタ制御回路（７）は、具体的には第５図
に示す如く、前記フレーム検出パルス（FT）でクリアさ
れ、前述の2.048MHzのクロック（CK）をクロック入力と
する６ビットカウンタ（71）とアンドゲート（72）（7
3）（74）とノアゲート（75）（76）とインバータ（7
7）から構成されており、第６図に示す第１第２第３制
御パルス(CS₁)(CS₂)(CS₃)を出力する。その第１制御パ
ルス(CS₁)のハイレベル期間は独立データ領域の横１行
分の読出し期間に対応し、第２制御パルス(CS₂)の１周
期は１フレームの多重信号横１行分の期間に対応し、第
３制御パルス(CS₃)はクロック（CK）の64個目毎に発生
する。

前記第１制御パルス(CS₁)は前記第３制御パルス(CS₃)
によってクリアされる４ビットの第１カウンタ（８）の
カウントイネーブル信号として与えられ、そのハイレベ
ル期間このカウンタ（８）でクロック（CK）がカウント
される。第７図はこの第１カウンタ（８）の動作を表わ
しており、(Qa₀)〜(Qa₃)はその各ビットの出力である。
また、第２制御パネル(CS₂)は前記スーパーフレーム検
出パルス（ST）でクリアされる９ビットの第２カウンタ
（９）のクロックとして与えられる。第８図はこの第２
カウンタ（９）の動作を表わし、(Qb₀)〜(Qb₈)はその各
ビットの出力である。

第11図はデジタル多重信号の１スーパーフレーム内の
独立データ領域を示しており、A₁，A₂，…，A₂₈₈、B₁，
B₂，…，B₂₈₈等はこの領域内の各１パケット内の各ビッ
トのデータを模式的に表わしている。これら各データが
第１図のデインタリーブ回路（５）から第11図の横方向
にクロック（CK）によって読出される。従って、第１カ
ウンタ（８）の４ビットの出力(Qa₀)〜(Qa₃)は上記デー
タの各パケットの番号（１〜15）を表わし、第２カウン
タ（９）の出力(Qb₀)〜(Qb₈)はその各１パケット内のビ
ット位置の番号（１〜288）を表わす。そして、更に上
記ビット位置をバイト番号を併用して表わすと、上記第
２カウンタ出力の上位６ビット(Qb₃)〜(Qb₉)はバイト番
号（１〜36）を表わし、下位３ビット(Qb₀)〜(Qb₂)はそ
の各１バイト内のビット位置の番号を表わすことにな
る。

第１図に再び戻って、（10）はデータ格納用メモリと
してのRAMであって、その書込み及び読出しがバイト単
位でしかできないものである。このRAM（10）にはアド
レス信号として前記第１カウンタ（８）の出力(Qa₀)〜
(Qa₃)及び第２カウンタ（９）の前記上位側出力(Qb₃)〜
(Qb₉)が与えられるが、そのアドレス信号の構成は第12
図にようにしている。そして、上記RAM（10）の書込み
が書込み制御回路（11）によって制御されると共に、そ
のRAM（10）から読出された１バイトのデータ(Do₁)〜(D
o₈)がラッチ回路（12）でラッチされるようになってお
り、タイミングパルス発生回路（13）がそれらの動作に
必要な書込み制御信号（WR）、読出し制御信号（RD）、
出力イネーブル信号（EN）等（第10図参照）を与える。

前記書込み制御回路（11）は、具体的には第９図の如
く、第２カウンタ（９）の下位３ビットの出力(Qb₀)〜
(Qb₂)を入力とするデコーダ（110）と、このデコーダの
各出力(X₁)〜(X₈)に応じて第１図のデインタリーブ回路
（５）からの１ビットの入力データ（Di）を前記ラッチ
回路（12）でラッチされた１バイトの前記データ(Do₁)
〜(Do₈)中の１ビットと切り換えて導出する８個のセレ
クタ回路（111）〜（118）と、その各出力を前記出力イ
ネーブル信号（EN）のハイレベル期間のみ前記RAM（1
0）に向け出力するトライステートバッファ回路（119）
とから構成されている。

したがって、今、第11図の１行目の左端のデータ(A₁)
が入力データDiとして入力された時点（第10図のt₁）を
考えると、このデータは同期信号ビットの次のレンジビ
ットから横方向に数えて42ビット目（列No.は43、第２
図参照）であり、第７図から判るようにこのとき第１カ
ウンタ（８）の出力はQ_a0＝Q_a1＝Q_a2＝Q_a3＝０となる。
一方、このとき第２カウンタ（９）は第２制御パルス(C
S₂)（第６図参照）を１個カウントした状態であるか
ら、その出力はQb₀＝１、Qb₁＝Qb₂＝…＝Qb₈＝０となっ
て、RAM（10）のアドレスコードは第13図の（イ）のよ
うになる。今、仮にこのt₁は以前ではRAM（10）内のデ
ータが全て０であるとすると、上記アドレス信号によっ
て指定され読出し制御信号（RD）のハイ期間に読出され
るRAM（10）の第１バイト目のデータ(D_o1)〜(D_o8)は全
て０即ちとなり、このデータがラッチ制御信号（LT）のロウ期間
に亘ってラッチ回路（12）でラッチされて出力される。

一方、書込み制御回路（11）内のデコーダ（110）の
入力は前述の如くQb₀＝１、Qb₁＝Qb₂＝０となるから、
上記デコーダ（110）の各出力のうちX₁のみ１となり、
他は全て０となる。従った、第１セレクタ回路（111）
からのみ前述の入力データ(A₁)が出力され、他の第２〜
第８セレクタ回路（112）〜（118）からはラッチ回路
（12）の出力データ０が出力されるので、トライステー
トバッファ回路（119）に入力される１バイトのデータ
は（ただし、A₁は０か１）となる。このデータが出力イネ
ーブル信号（EN）のハイ期間のタイミングでRAM（10）
に向けて出力され、書込み制御信号（WR）のハイ期間に
RAM（10）のメモリ領域（第13図）の第１行目（１バイ
ト容量）に記憶される。

次に、第11図の１行目の左端から２番目のデータ(B₁)
が入力されると、第１カウンタ（８）の出力はQa₀＝
１、Qa₁＝Qa₂＝Qa₃＝０、第２カウンタ（９）の出力は
前述の場合と全く同様になるから、アドレス信号は第13
図の（ハ）となる。従って、RAM（10）のメモリ領域の
第64行目に１バイトのデータが記憶されることになる。

以後、順次同様にして第11図の第286行目（第９フレ
ーム内の30行目）の左端のデータ(A₂₈₆)が入力される
と、これまでの説明から判るように、第２カウンタ
（９）の出力は286＝100011110となるから、RAM（10）
のアドレス信号は第13図（ロ）のようになり、書込み制
御回路（11）内のデコーダ（110）の入力は110＝６とな
る。従って、RAM（10）内の第36行目内の１バイトデー
タの第６ビット目が上記入力データ(A₂₈₆)と書換えられ
るので、この第36行目のデータはとなる。

このようにして入力データの１ビット毎に１バイト単
位でRAM（10）の内容を書換えて行き、１スーパーフレ
ーム内の15パケット分のデータの記憶が全て完了する
と、第13図に示すように各１パケットの288ビットのデ
ータがメモリ領域内の連続したアドレスにビット順に整
理配列されて格納されることになる。ただし、RAM（1
0）内に格納される９パケット分の各パケット間には64
−36＝28バイト分の空白部分ができるので、RAM（10）
の容量としては、少なくとも64×９＝576バイト必要と
なる。

なお、第１図に於いて第１カウンタ（８）は、第３制
御パルス(CS₃)によってクリアされるようにしたが、フ
レーム検出パルス（FT）によってクリアされるようにし
てもよい。ただし、その場合は第５図のアンドゲート
（73）がカウンタ（71）の出力値57でハイレベル出力を
呈するようにすればよい。また、このときアンドゲート
（74）は勿論不要である。

以上は衛星放送信号中に縦方向に内挿多重されている
独立データ信号を受信する場合の実施例について説明し
たが、前述の如く独立データの他の多重方式として斜め
方向多重方式があるので、以後はこの斜め方向多重方式
について説明し、次いでこの方式によって内挿多重され
た独立データ信号を受信する場合の実施例について説明
する。

即ち、斜め方向多重方式は、データ多重領域内に１パ
ケット288ビットの独立データが１ビットづつ縦、横両
方向にシフトして行くように斜め方向に内挿される。従
って、この多重方式によってＡモードの独立データ領域
にのみ独立データが多重されたモデルでは、１パケット
分288ビットのデータが第４図（ｂ）に示すように15ビ
ットづつの斜め方向の繰返しによって１スーパーフレー
ム内に挿入されることになる。そして、この場合も、第
４図（ｂ）の上記独立データ領域の詳細を第11図と同様
に示す第17図から判るように、１スーパーフレームで合
計15パケット分のデータが伝送される訳である。

さて、第17図のように斜め方向に多重された独立デー
タに対しても、本発明の受信機では先の第13図の如く１
パケット分づつ連続するようにメモリに格納して行くの
であるが、この場合の受信機全体としての構成は第１図
のものと同じであり、僅かに第１カウンタ（８）の周り
の構成が変更される訳である。

すなわち、先ず、第１図の構成そのまゝで第17図の斜
め方向多重データを処理するものとすると、同図の１行
目のデータの読出し期間では、その期間のクロック（C
K）をカウントする第１カウンタ（８）の出力(Qa₀)〜(Q
a₃)は第11図の場合と同様にその各出力値に対応するデ
ータが属するパケット番号を示す。即ち、例えばデータ
C₁の読出し時は、第１カウンタ（８）の出力値は２であ
って、このデータC₁の属するパケット番号２を示してい
る。次に、第17図の２行目のデータの読出し状態では、
第１カウンタ（８）の出力(Qa₀)〜(Qa₃)は上記パケット
番号より１だけ大きい数字を示す。即ち、データC₂の読
出し時は、第１カウンタ（８）の出力値は、このデータ
C₂の属するパケット番号２よりも１だけ大きい３になっ
ている。以下、第17図の３行目、４行目、…となるにつ
れて、第１カウンタ（８）の出力値はパケット番号より
順次１だけ進んだ値になる。

したがって、逆に第１カウンタ（８）の出力(Qa₀)〜
(Qa₃)が第17図の各行毎に１だけ繰下がるように構成す
れば、その各出力値が第11図の縦方向多重方向の場合と
同様に現在読出中のデータの属するパケット番号を常に
示すことになる。即ち、先の例で言えば、第１カウンタ
（８）の出力値は、第17図の１行目ではデータC₁の読出
し時に２となり、２行目ではデータC₂の読出し時に、ま
た、３行目ではデータC₃の読出し時に、何れも２になる
ようにするのである。

一方、第17図の１行分のデータの読出し毎に発生され
る第２制御パルス(CS₂)をカウントする第１図の第２カ
ウンタ（９）の出力(Qb₀)〜(Qb₈)は、この第17図の場合
も第11図の場合と全く同様に各１パケット内のバイト番
号とビット番号を表わしている。

したがって、第１カウンタ（８）が前述の如く動作す
るように変更しさえすれば、この第１カウンタ（８）の
出力(Qa₀)〜(Qa₀)及び第２カウンタ（９）の出力(Q_b3)
〜(Qb₈)によって縦方向多重（第11図）の場合の実施例
と全く同様にRAM（10）のアドレス指定を行なうことが
でき、また、第２カウンタ（９）の出力(Qb₀)〜(Qb₂)に
よって第１図の書込み制御回路（11）（詳細は第９図）
も全く同様に制御でき、その他は何等変更せずに、第17
図のデータを第13図の通りRAM（10）内に格納できるこ
とになる。

そこで、第14図は以上のような斜め方向多重の場合の
受信機に使用する第１カウンタ（８）周りの構成を示し
ている。即ち、同図の第１カウンタ（８）は、このカウ
ンタの出力値14に相当するアンドゲート（81）の出力及
び第１制御パルス(CS₁)（何れも第16図参照）を二入力
とするナンドゲート（82）の出力またはスーパーフレー
ム検出パルス（ST）（第15図参照）のインバータ（83）
による反転出力がオアゲート（84）を介してクリア信号
として印加され、且つ、そのクリア信号がロウレベルの
ときにクロック（CK）によってクリア（同期クリア）さ
れる構成となっている。

したがって、上記第１カウンタ（８）の出力(Qa₀)〜
(Qa₃)及びそのカウント出力値はそれぞれ第15図及び第1
6図に示すように変化する。即ち、第17図の１行目のデ
ータの読出し期間に相当する第15図及び第16図の左端の
第１制御パルス(CS₁)のパルス期間（ハイレベル期間）
では、第１カウンタ（８）の出力値は図示の如くクロッ
ク（CK）によって図示の如く0,1,2,…14と変化し、次の
２行目に相当する第１制御パルス(CS₁)のパルス期間で
は上記第１カウンタ（８）の出力値は14,0,1,…,13の如
く変化し、同様に次の３行目では13,14,0,1,…,12の如
く変化する。即ち、第１カウンタ（８）の出力値が第17
図のデータ１行毎に１づつ繰り下がって行くことにな
り、従って、前述の動作が達成される訳である。

なお、第16図で第１制御パルス(CS₁)がクロック（C
K）と位相が若干ずれているのは、カウンタ制御回路
（７）（詳細は第５図）での時間遅れを示しており、ま
た、同図中のt_b時点、t_c時点で第１カウンタ（８）はク
リアされるが、t_a時点ではこのカウンタがクリアされな
いのは同期クリアを採っているからである。

なお、これまでは縦方向多重方式の場合でも斜め方向
多重方式の場合でも、独立データが独立データ領域にの
み挿入されている実施例について説明したが、Ｂモード
の場合やPCM音声信号が伝送されない領域に上記データ
が多重されている衛星放送の場合でも、同様に実施でき
る。即ち、その場合は独立データの挿入される領域に応
じたパルス期間を有する第１制御パルス(CS₁)を発生さ
せると共に、第１カウンタ（８）のクリアタイミングを
上記パルス期間に応じて適宜変更すればよい訳である。

（ト）発明の効果本発明の受信機に依れば、衛星放送のデジタル多重信
号の数フレーム間に数パケット分の独立データが縦方向
多重方式或いは斜め方向多重方式によって内挿多重され
ている場合であっても、その各データをパケット毎に整
理配列して格納できるので、上記データを必要に応じて
簡単に読出して利用できる。

しかも、上記メモリに、バイト単位で書込み、読出し
を行なう安価なメモリを使用できると共に、その書込み
のための回路も簡単に構成できるので、低価格で実現で
きる。

【図面の簡単な説明】

第１図は本発明の一実施例の要部概略構成を示すブロッ
ク図、第２図及び第３図は衛星放送のデジタル多重信号
のフレーム構成を示す図、第４図（ａ）（ｂ）はその異
なる多重方式によるフレーム内の独立データの多重位置
を夫々示す図、第５図は上記実施例のカウンタ制御回路
の詳細を示すブロック図、第６図、第７図及び第８図は
その制御回路及び第１第２カウンタの各動作タイムチャ
ートを夫々示す図、第９図は書込み制御回路の詳細を示
すブロック図、第10図はその動作タイムチャートを示す
図、第11図は縦方向多重方式によって多重された独立デ
ータを示す模式図、第12図はデータ格納用メモリのアド
レス信号の構成を示す図、第13図は上記メモリのメモリ
マップ図、第14図は本発明の他の実施例の要部を示すブ
ロック図、第15図及び第16図はその動作タイムチャート
を示す図、第17図は斜め方向多重方式によって多重され
た独立データを第11図と同様に示す図である。（７）：カウンタ制御回路、（８）（９）：第１第２カ
ウンタ、（10）：データ格納用メモリ、（11）：書込み
制御回路。

フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04N 7/20

Claims

(57)【特許請求の範囲】

【請求項１】インタリーブ多重されたPCM音声信号の各
フレーム内のデータ多重領域に数パケット分のデータが
分割挿入され、該データが数フレームで１パケット分が
完成するよう前記多重領域内に縦方向に内挿されたデジ
タル多重信号として伝送される衛星データ放送信号を受
信する衛星データ放送信号受信機であって、書込み、読出しがバイト単位で行われるメモリであっ
て、このメモリへの前記データの書込みは、入力される
データの１ビット毎に当該１ビット分を格納すべき前記
メモリ内の１バイト領域のデータを読出し、読出された
１バイトのデータ中の１ビットを前記入力データの１ビ
ットと置換して前記１バイト領域に再度書込まれるデー
タ格納用メモリと、前記デジタル多重信号の１フレーム内のデータ多重領域
の横一行の各読出し期間のクロックをカウントすること
により各パケットに対応する前記データ格納用メモリの
アドレスを指定する第１のアドレス指定手段と、前記多重領域の横一行の読出し１回毎に発生されるパル
スをカウントすることにより１パケット内の各ビットに
対応する前記データ格納用メモリのアドレスを指定する
第２のアドレス指定手段と、を備え、受信した前記デジタル多重信号をその各フレームの送出
方向と直交方向に読出すことによってデインタリーブ
し、そのデインタリーブ後の多重信号中のデータが１パ
ケット分づつ連続するよう整理配列して前記データ格納
用メモリに記憶するようにしたことを特徴とする衛星デ
ータ放送信号受信機。
【請求項２】インタリーブ多重されたPCM音声信号の各
フレーム内のデータ多重領域に数パケット分のデータが
分割挿入され、該データが数フレームで１パケット分が
完成するよう前記多重領域内に斜め方向に内挿されたデ
ジタル多重信号として伝送される衛星データ放送信号を
受信する衛星データ放送信号受信機であって、書込み、読出しがバイト単位で行われるメモリであっ
て、このメモリへの前記データの書込みは、入力される
データの１ビット毎に当該１ビット分を格納すべき前記
メモリ内の１バイト領域のデータを読出し、読出された
１バイトのデータ中の１ビットを前記入力データの１ビ
ットと置換して前記１バイト領域に再度書込まれるデー
タ格納用メモリと、前記デジタル多重信号の１フレーム内のデータ多重領域
の横一行の各読出し期間のクロックをカウントすると共
に、前記各横一行の読出し期間毎にそのカウント出力値
が１づつ繰下がるように動作することによって前記デー
タの各パケットに対応する前記データ格納用メモリのア
ドレスを指定する第１のアドレス指定手段と、前記多重領域の横一行の読出し１回毎に発生されるパル
スをカウントすることにより１パケット内の各ビットに
対応する前記データ格納用メモリのアドレスを指定する
第２のアドレス指定手段と、を備え受信した前記デジタル多重信号をその各フレームの送出
方向と直交方向に読出すことによってデインタリーブ
し、そのデインタリーブ後の多重信号中のデータが１パ
ケット分づつ連続するよう整理配列して前記データ格納
用メモリに記憶するようにしたことを特徴とする衛星デ
ータ放送信号受信機。