JP2837496B2 - データ転送制御方法 - Google Patents

データ転送制御方法

Info

Publication number
JP2837496B2
JP2837496B2 JP2070788A JP7078890A JP2837496B2 JP 2837496 B2 JP2837496 B2 JP 2837496B2 JP 2070788 A JP2070788 A JP 2070788A JP 7078890 A JP7078890 A JP 7078890A JP 2837496 B2 JP2837496 B2 JP 2837496B2
Authority
JP
Japan
Prior art keywords
data
address
data transfer
transfer
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2070788A
Other languages
English (en)
Other versions
JPH03271851A (ja
Inventor
登 石渡
晃弘 伊勢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2070788A priority Critical patent/JP2837496B2/ja
Publication of JPH03271851A publication Critical patent/JPH03271851A/ja
Application granted granted Critical
Publication of JP2837496B2 publication Critical patent/JP2837496B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 [概要] 主記憶装置(MS)から入出力装置(I/O)にデータを
転送する場合におけるデータ転送制御方法に関し、 データ転送中に中断が発生した場合でも、データ転送
再開時の主記憶装置のデータアドレスを求めることがで
きるようにすることを目的とし、 主記憶装置から入出力装置にデータを転送する場合に
おいて、チャネル装置内に予め先取りを始めるデータの
先頭番地を基準データアドレスとして保持しておくと共
に、データ転送中にデータ転送が中断された時のデータ
アドレスを保持する領域を設けておき、データ転送中に
データの中断が発生したら、前記保持領域から転送デー
タのバイト数を求め、前記基準データアドレスに求めた
転送データバイト数を加算することにより、データ転送
中断時のデータアドレスを求めるように構成する。
[産業上の利用分野] 本発明は主記憶装置(MS)から入出力装置(I/O)に
データを転送する場合におけるデータ転送制御方法に関
する。
[従来の技術] 第6図は従来システムの構成ブロック図である。図に
おいて、1はCPU、2は主記憶装置(マスターストレー
ジ;MS)、3はこれらCPU1及び主記憶装置2と接続され
たチャネル装置である。チャネル装置3は、データ転送
制御部3a,データバッファ3b及びサブチャネル情報保持
部3cより構成されている。データ転送制御部3aはCPU1と
接続され、主記憶装置2から入出力装置(I/O)へのデ
ータ転送を制御する。
データバッファ3bはデータ転送制御部3a及び主記憶装
置2と接続され、主記憶装置2から読出したデータを一
次保管する。サブチャネル情報保持部3cは、データ転送
時におけるある種のデータを保持する。4は入出力制御
部(IOC)で、チャネル装置3と接続され、入出力装置
とのデータ転送の制御を行う。5は該入出力制御部4と
接続される入出力装置で、ディスク装置と磁気テープ装
置の例を示している。
このように構成されたシステムにおいては、データ転
送の中断及び再開はソフト(CPU1)から指示し、入出力
装置5からの中断及び再開要求はされない。
CPU1からデータ転送指令が入ると、データ転送制御部
3aは、主記憶装置2からデータを読出してデータバッフ
ァ3bに一時格納する。その後、データ転送すべき入出力
装置5のデータ転送速度に合わせてデータバッファ3の
内容を読出し、入出力制御部4に送る。入出力制御部4
は、データバッファ3bから送られてきたデータを目的の
入出力装置5に転送する。この結果、入出力装置5には
主記憶装置2から読出されたデータが格納されることに
なる。
[発明が解決しようとする課題] 前述した従来のシステムにおいて、FHインターフェイ
ス等(入出力制御部4内に含まれる)、従来のI/Oイン
ターフェイスは1つのコマンドで行うデータ転送の途中
で入出力装置側が任意の時に一時中断し、その後データ
転送を再開することはなかった。しかしながら、SCSI等
のI/Oインターフェイスでは、上記のような動作のデー
タ転送を行う場合がある。
従来、チャネル装置3にSCSI等のI/Oインターフェイ
スを接続した場合、主記憶装置2から入出力装置5へデ
ータ転送(ライト)する時、チャネル装置4がデータの
先取りを行っている。つまり、主記憶装置2に格納され
ているデータをデータバッファ3bに先行で保持してい
る。このため、データ転送が途中で中断された時の主記
憶装置2のデータアドレスが分からなくなってしまい、
データ転送の再開ができなくなってしまっていた(な
お、入出力装置5から主記憶装置2へのデータ転送の場
合には、転送したバイト数だけ主記憶装置2のアドレス
を更新するようになっているので、データ転送が中断さ
れても主記憶装置2のアドレスは分かるようになってい
る)。また、従来のシステムでは、データ転送中に中断
した時、他の入出力装置5との入出力動作はできない。
本発明はこのような課題に鑑みてなされたものであっ
て、データ転送中に中断が発生した場合でも、データ転
送再開時の主記憶装置のデータアドレスを求めることが
できるようにすることができるデータ転送制御方法を提
供することを目的としている。
[課題を解決するための手段] 第1図は本発明方法の原理を示すフローチャートであ
る。本発明は、 主記憶装置から入出力装置にデータを転送する場合に
おいて、チャネル装置内に予め先取りを始めるデータの
先頭番地を基準データアドレスとして保持しておくと共
に、データ転送中にデータ転送が中断された時のデータ
アドレスを保持する領域を設けておき(ステップ1)、 データ転送中にデータの中断が発生したら、前記保持
領域から転送データのバイト数を求め(ステップ2)、 前記基準データアドレスに求めた転送データバイト数
を加算することにより、データ転送中断時のデータアド
レスを求める(ステップ3)ようにしたことを特徴とし
ている。
[作用] データ転送するに際し、先取りを始めるデータの先頭
番地を保持し、データ転送中にデータ転送が中断された
時のデータアドレスを保持するようにする。これによ
り、データ転送が中断された時のデータアドレスは、基
準データアドレスに求めた転送データバイト数を加算す
ることで求めることができ、データ転送の再開が可能と
なる。
第2図は本発明の作用説明図で、主記憶装置2の構成
を示している。例えば、転送したいデータがAであるも
のとし、この内Bだけ転送した時にデータ転送の中断が
あったものとする。Kはデータ転送の先頭アドレス(基
準アドレス)である。この時の転送ずみデータのバイト
数xは、データ転送中断時のデータアドレスから算出す
ることができる。つまり、転送すべき総バイト数がわか
っておれば残り転送バイト数(中断時のデータアドレス
より求まる)を引くことにより求めることができる。従
って、再開するデータアドレスSは、 S=基準アドレスK+x で算出することができる。
[実施例] 以下、図面を参照して本発明の実施例を詳細に説明す
る。
第3図は本発明方法を実施するシステムの一実施例を
示す構成ブロック図である。第6図と同一のものは、同
一の符号を付して示す。図に示すシステムでは、入出力
装置5からデータ転送の中断及び再開の要求ができるよ
うになっており、入出力装置5からの中断及び再開要求
は任意の時に発生するものとする。図において、3dはデ
ータ転送中に中断要求が発生した時、他の入出力装置5
との入出力動作を可能とするために、中断時のデータア
ドレスを読出してサブチャネル情報保持部3cにサブチャ
ネル情報として保持するデータアドレス補正部で、本発
明を特徴づける部分である。また、データ転送する時の
データ領域の先頭番地も基準アドレスとしてサブチャネ
ル情報保持部3cに保持されいる。このように構成された
システムを用いて本発明の動作を説明すれば、以下のと
おりである。
先ず、通常のデータ転送の場合にはCPU1が主記憶装置
2に格納されている転送データを全部先取りして読出し
データバッファ3bに格納しておく。そして、データバッ
ファ3bに格納されたデータは、書込み先の入出力装置5
のデータ転送速度に応じてデータ転送制御部3aから読出
され、入出力制御部4を介して目的の入出力装置5に書
込まれる。この場合において、サブチャネル情報保持部
3cには、主記憶装置2からの読出しデータ領域の先頭ア
ドレスデータがデータ転送制御部3aから送られ、基準デ
ータとして書込まれている。
このデータ転送の途中で、入出力装置5から中断要求
が発行されると、データ転送制御部3aはこの中断要求を
受ける。しかる後、データ転送制御部3aはこの中断要求
を受けると、データアドレス補正部3dにその旨を伝え
る。データアドレス補正部3dは転送中断発生時のデータ
アドレスをサブチャネル情報としてサブチャネル情報保
持部3cに書込む。
一方、データ転送制御部3dは、サブチャネル情報保持
部3cに保持されている基準アドレスと、データ中断時の
データアドレスを読出し、転送した情報のバイト数を求
め、基準アドレスにこのバイト数xを加算して、データ
転送再開時のアドレスを求める。このようにしてデータ
転送開始時のアドレスが求まると、入出力装置5から再
開要求が出された時にも、データ転送開始時のアドレス
からデータ転送を行うことができるようになる。
上述の説明では、データ領域が第2図に示すように連
続していた場合について説明した。しかしながら、本発
明は転送すべきデータ領域が離れている場合又は転送す
べきデータが複数ページにまたがっている場合について
も適用することができる。
第4図はデータ領域が離れている時の本発明の適用を
示す図である。このようにデータ領域が離れる場合は、
データチェイン等に起こりうる。転送すべきデータはA1
とA2である。先取りする領域が1つ先の領域(データチ
ェインは1つ先まで)の時、1番目の領域A1の先頭アド
レスaと、データの総バイト数bをサブチャネル情報保
持部3cに保持しておく。2番目の領域A2のデータを先取
りする時、その先頭アドレスcとデータの総バイト数d
も同様にサブチャネル情報保持部3cに保持しておく。
そして、入出力装置5への転送データが2番目の領域
A2に移った時、cとdの値をaとbに移す。複数の転送
すべきデータ領域がある場合、同様の処理を繰返す。再
開アドレスの算出は、第2図について説明した方法と同
じである。
第5図はデータ領域が複数ページにまたがる時の本発
明の適用を示す図である。このように転送すべきデータ
領域が複数ページにまたがる時は、データバッファ3bの
容量が1ページの容量よりも小さい時に生じる。しかし
ながら、ページクロスが起こるのは最大1回である。従
って、第4図の場合と同様に、データバッファ3b内でペ
ージクロスが発生した時には、新しいページの先頭アド
レスαとそのページからのデータの総数dをサブチャネ
ル情報保持部3cに保持しておく。
データ転送中に中断が発生したら、データ転送制御部
3aはサブチャネル情報保持部3cから読出したデータを基
に残りバイト数を求め、この値がdよりも大きい時に
は、再開アドレスはページ1内であることが分かる。こ
の時には、先頭アドレスaと総データ数cを基準とし、
第2図の場合と同じ要領で再開アドレスを求めることが
できる。残りバイト数がdよりも小さい時はページ2に
再開アドレスがあることが分かる。この場合には、先頭
アドレスαと総データ数dを基準にして第2図の場合と
同様にして再開アドレスを求めることができる。
[発明の効果] 以上、詳細に説明したように、本発明によれば転送す
べきデータの先頭アドレスを記憶しておくと共に、デー
タ転送中にデータ転送が中断された時のデータアドレス
を保持するようにする。これにより、データ転送が中断
された時のデータアドレスは、基準データアドレスに求
めた転送データバイト数を加算することで求めることが
でき、データ転送の再開が可能となる。
【図面の簡単な説明】
第1図は本発明方法の原理を示すフローチャート、 第2図は本発明の作用説明図、 第3図は本発明方法を実施するシステムの一実施例を示
す構成ブロック図、 第4図はデータ領域が離れている時の本発明の適用を示
す図、 第5図はデータ領域が複数ページにまたがる時の本発明
の適用を示す図、 第6図は従来システムの構成ブロック図である。 第3図において、 1はCPU、 2は主記憶装置、 3はチャネル装置、 3aはデータ転送制御部、 3bはデータバッファ、 3cはサブチャネル情報保持部、 3dはデータアドレス補正部、 4は入出力制御部、 5は入出力装置である。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】主記憶装置から入出力装置にデータを転送
    する場合において、チャネル装置内に予め先取りを始め
    るデータの先頭番地を基準データアドレスとして保持し
    ておくと共に、データ転送中にデータ転送が中断された
    時のデータアドレスを保持する領域を設けておき(ステ
    ップ1)、 データ転送中にデータの中断が発生したら、前記保持領
    域から転送データのバイト数を求め(ステップ2)、 前記基準データアドレスに求めた転送データバイト数を
    加算することにより、データ転送中断時のデータアドレ
    スを求める(ステップ3)ようにしたことを特徴とする
    データ転送制御方法。
JP2070788A 1990-03-20 1990-03-20 データ転送制御方法 Expired - Lifetime JP2837496B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2070788A JP2837496B2 (ja) 1990-03-20 1990-03-20 データ転送制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2070788A JP2837496B2 (ja) 1990-03-20 1990-03-20 データ転送制御方法

Publications (2)

Publication Number Publication Date
JPH03271851A JPH03271851A (ja) 1991-12-03
JP2837496B2 true JP2837496B2 (ja) 1998-12-16

Family

ID=13441620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2070788A Expired - Lifetime JP2837496B2 (ja) 1990-03-20 1990-03-20 データ転送制御方法

Country Status (1)

Country Link
JP (1) JP2837496B2 (ja)

Also Published As

Publication number Publication date
JPH03271851A (ja) 1991-12-03

Similar Documents

Publication Publication Date Title
JP2714952B2 (ja) 計算機システム
EP0775960A3 (en) Bus interface logic system
JP2837496B2 (ja) データ転送制御方法
JP3566319B2 (ja) 情報記憶装置
JP2570753B2 (ja) データ転送制御装置
JP3162459B2 (ja) データ処理装置
JPH045723A (ja) ディスク装置
JP2569524B2 (ja) 拡張記憶装置の仮想デイスク制御方式
JPH0844659A (ja) データ転送制御装置
JPS61127026A (ja) 光デイスク制御装置
JP2848099B2 (ja) 多重ドライブ制御方式
JPS62221751A (ja) ペ−ジング方式
JPH02132515A (ja) 先読み制御方式
JP2644857B2 (ja) データ転送方法
JP2524620B2 (ja) 入出力制御方法
JPH0754494B2 (ja) 非同期デ−タ転送方式の制御装置
JPH04220739A (ja) ディスク制御装置のライトヒット制御方法
JPH06161897A (ja) ディスクキャッシュ装置の制御方法
JPH05242009A (ja) 直接メモリアクセス装置
JPH04268623A (ja) フロッピーディスク用データバッファ装置
JPH0713698A (ja) データ転送制御方式
JPH01129334A (ja) キャッシュメモリのデータ制御方式
JPH0667809A (ja) 多重化ディスク制御装置
JPH02301851A (ja) システムバスアクセス方式
JPS62251943A (ja) チヤネル装置のメモリアドレス制御方式

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees