JP2836822B2 - 導波路型半導体光素子の製造方法 - Google Patents
導波路型半導体光素子の製造方法Info
- Publication number
- JP2836822B2 JP2836822B2 JP63156441A JP15644188A JP2836822B2 JP 2836822 B2 JP2836822 B2 JP 2836822B2 JP 63156441 A JP63156441 A JP 63156441A JP 15644188 A JP15644188 A JP 15644188A JP 2836822 B2 JP2836822 B2 JP 2836822B2
- Authority
- JP
- Japan
- Prior art keywords
- quantum well
- region
- waveguide
- optical device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、光導波路を有する半導体光素子とその製造
方法に関するものである。
方法に関するものである。
分布反射型レーザダイオード（DBRレーザダイオー
ド）や半導体光スイッチなどの導波路を有する半導体光
素子を動作させるためには、導波路を低損失化すること
が必要である。しかし、これらの半導体光素子は、動作
波長が能動部の光吸収端近傍にあるため、光導波路部に
能動部と同じ導波路構造を用いると、導波路損失が大き
くなってしまう。このため、従来は、導波路部分に能動
部と組成の異なる結晶を成長させる方法がとられてい
た。例えば、Electron.Lett.17,pp945〜947（1981）に
この方法を用いてDBRレーザダイオードを製作した結果
が報告されている。
ド）や半導体光スイッチなどの導波路を有する半導体光
素子を動作させるためには、導波路を低損失化すること
が必要である。しかし、これらの半導体光素子は、動作
波長が能動部の光吸収端近傍にあるため、光導波路部に
能動部と同じ導波路構造を用いると、導波路損失が大き
くなってしまう。このため、従来は、導波路部分に能動
部と組成の異なる結晶を成長させる方法がとられてい
た。例えば、Electron.Lett.17,pp945〜947（1981）に
この方法を用いてDBRレーザダイオードを製作した結果
が報告されている。
このDBRレーザダイオードは、第７図（このDBRレーザ
ダイオードの概略構成を示す要部断面図）に示すよう
に、能動領域１の活性層２を発光波長1.62μｍのGaInAs
Pで構成している。これに対して、DBR領域３には、１回
目の結晶成長によってできた能動領域を除去後、吸収端
が1.37μｍのInGaAsP光導波路４を再成長している。第
７図において、５は２次の回折格子、６は基板、７はク
ラッド層、８はキャップ層である。
ダイオードの概略構成を示す要部断面図）に示すよう
に、能動領域１の活性層２を発光波長1.62μｍのGaInAs
Pで構成している。これに対して、DBR領域３には、１回
目の結晶成長によってできた能動領域を除去後、吸収端
が1.37μｍのInGaAsP光導波路４を再成長している。第
７図において、５は２次の回折格子、６は基板、７はク
ラッド層、８はキャップ層である。
しかしながら、前記従来の技術手段では、成長回数が
増えるためにプロセスが複雑になるという問題があっ
た。
増えるためにプロセスが複雑になるという問題があっ
た。
本発明は、前記問題点を解決するためになされたもの
である。
である。
本発明の目的は、前述のような複雑なプロセスを簡単
にすることができる新しい構造の半導体光素子とその製
作法を提供することにある。
にすることができる新しい構造の半導体光素子とその製
作法を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、
本明細書の記述及び添付図面によって明らかになるであ
ろう。
本明細書の記述及び添付図面によって明らかになるであ
ろう。
前記目的を達成するため、本発明は、１回のエピタキ
シャル成長によって、同一基板上に空間的に量子井戸幅
の小さい領域と大きい領域を有する半導体多重量子井戸
レーザ構造を形成する工程を備えた導波路半導体光素子
の製造方法であって、前記量子井戸幅を大きくしようと
する領域の両側の基板表面を、SiO2又はSi3N4等の異種
物質で覆い、有機金属気相成長法によって、半導体多重
量子井戸レーザ構造を成長することを特徴とする。
シャル成長によって、同一基板上に空間的に量子井戸幅
の小さい領域と大きい領域を有する半導体多重量子井戸
レーザ構造を形成する工程を備えた導波路半導体光素子
の製造方法であって、前記量子井戸幅を大きくしようと
する領域の両側の基板表面を、SiO2又はSi3N4等の異種
物質で覆い、有機金属気相成長法によって、半導体多重
量子井戸レーザ構造を成長することを特徴とする。
また、同一基板上に空間的に量子井戸幅の異なる半導
体多重量子井戸レーザ構造を備え、量子井戸幅の小さい
領域を光導波路とし、量子井戸幅の大きい領域を光能動
部とした導波路型半導体光素子の製造方法であって、前
記量子井戸幅を小さくしようとする領域の基板表面を斜
めに加工し、分子線エピタキシャル成長法によって、半
導体多重量子井戸レーザ構造を成長することを特徴とす
る。
体多重量子井戸レーザ構造を備え、量子井戸幅の小さい
領域を光導波路とし、量子井戸幅の大きい領域を光能動
部とした導波路型半導体光素子の製造方法であって、前
記量子井戸幅を小さくしようとする領域の基板表面を斜
めに加工し、分子線エピタキシャル成長法によって、半
導体多重量子井戸レーザ構造を成長することを特徴とす
る。
前述の手段によれば、第２図（エピタキシャル成長部
の断面と量子井戸のバンド構造を示す図）に示すよう
に、加工基板上への１回のエピタキシャル成長によっ
て、小さい量子井戸幅Lz′で実効的エネルギーギャップ
Eg′の大きな量子井戸10と、大きい量子井戸幅Lzで実効
的エネルギーギャップEgが小さい量子井戸11が同時に形
成される。
の断面と量子井戸のバンド構造を示す図）に示すよう
に、加工基板上への１回のエピタキシャル成長によっ
て、小さい量子井戸幅Lz′で実効的エネルギーギャップ
Eg′の大きな量子井戸10と、大きい量子井戸幅Lzで実効
的エネルギーギャップEgが小さい量子井戸11が同時に形
成される。
一般に、半導体光素子の動作波長は、能動層のエネル
ギーギャップ付近の波長である。従って、実効的エネル
ギーギャップEgの小さな量子井戸11を能動層とすると、
実効的エネルギーギャップEg′の大きな量子井戸10は、
動作波長に対して透明になる。従って、１回のエピタキ
シャル成長で能動領域と光導波路を形成することが可能
になる。量子井戸の成長法としては、有機金属気相成長
法（MOCVD法）と分子線エピタキシャル法（MBE法）があ
る。いずれの方法でも空間的に井戸幅を変えた量子井戸
を、一回のエピタキシャル成長で行うことができる。
ギーギャップ付近の波長である。従って、実効的エネル
ギーギャップEgの小さな量子井戸11を能動層とすると、
実効的エネルギーギャップEg′の大きな量子井戸10は、
動作波長に対して透明になる。従って、１回のエピタキ
シャル成長で能動領域と光導波路を形成することが可能
になる。量子井戸の成長法としては、有機金属気相成長
法（MOCVD法）と分子線エピタキシャル法（MBE法）があ
る。いずれの方法でも空間的に井戸幅を変えた量子井戸
を、一回のエピタキシャル成長で行うことができる。
MOCVD法では、基板表面の一部にSiO2膜などの異種物
質を堆積しておくと、この膜上には結晶が成長せず、逆
にこの膜の周囲に余分な原料ガスが供給され厚い結晶が
成長する。
質を堆積しておくと、この膜上には結晶が成長せず、逆
にこの膜の周囲に余分な原料ガスが供給され厚い結晶が
成長する。
この性質を利用して、第３図に示すように能動部を成
長する基板面の両側にSiO2,Si3N4等の異種物質（絶縁
膜）12を堆積しておくと、大きい量子井戸幅の量子井戸
を有する能動部13を成長することができる。これに対し
て、SiO2,Si3N4等の異種物質（絶縁膜）12ではさまれて
いない領域には、小さい量子井戸幅を有するMQW（Multi
−Quantum Well）光導波路13Aが同時に成長する。
長する基板面の両側にSiO2,Si3N4等の異種物質（絶縁
膜）12を堆積しておくと、大きい量子井戸幅の量子井戸
を有する能動部13を成長することができる。これに対し
て、SiO2,Si3N4等の異種物質（絶縁膜）12ではさまれて
いない領域には、小さい量子井戸幅を有するMQW（Multi
−Quantum Well）光導波路13Aが同時に成長する。
一方、MBE法では、基板表面に入射した原子は、殆ん
ど動かないため、分子線に対して傾いた面には、薄い膜
が成長する。従って、光導波路とする部分を斜めに加工
しておくことによって、小さい量子井戸幅の量子井戸を
成長することができる。
ど動かないため、分子線に対して傾いた面には、薄い膜
が成長する。従って、光導波路とする部分を斜めに加工
しておくことによって、小さい量子井戸幅の量子井戸を
成長することができる。
すなわち、本発明によれば、透明導波路部分を、従来
のようにバンドギャップエネルギーの大きい組成の異な
る結晶を再成長する方法で製作するのではなく、量子井
戸幅の小さい量子井戸を能動領域と同時に成長させて製
作することができる。
のようにバンドギャップエネルギーの大きい組成の異な
る結晶を再成長する方法で製作するのではなく、量子井
戸幅の小さい量子井戸を能動領域と同時に成長させて製
作することができる。
以下、本発明の実施例を図面を用いて具体的に説明す
る。
る。
なお、実施例を説明するための全図において、同一機
能を有するものは同一符号を付け、その繰り返しの説明
は省略する。
能を有するものは同一符号を付け、その繰り返しの説明
は省略する。
〔実施例１〕 第１図は、本発明を適用した実施例１のGaAs/AlGaAs
・MQW・DBRレーザダイオードの概略構成を示す要部斜視
図である。
・MQW・DBRレーザダイオードの概略構成を示す要部斜視
図である。
本実施例１のGaAs/AlGaAs・MQW・DBRレーザダイオー
ドは、第１図に示すように、活性領域14を形成するため
に、SiO2ストライプ（絶縁膜）12による選択MOCVD成長
を行い、横方向の電流及び光閉じ込めには、リッジ導波
路構造を用いた。
ドは、第１図に示すように、活性領域14を形成するため
に、SiO2ストライプ（絶縁膜）12による選択MOCVD成長
を行い、横方向の電流及び光閉じ込めには、リッジ導波
路構造を用いた。
第１図において、12はSiO2ストライプ（絶縁膜）、14
は４層のアンドープGaAs井戸層（3nm）及びアンドープA
l0.20Ga0.80Asバリア層（3nm）より成るMQW活性層、15
はｎ・GaAs基板、16はｎ・GaAsバッファ層（0.2μ
ｍ）、17はｎ・Al0.35Ga0.65Asクラッド層（1.5μ
ｍ）、18はｐ・Al0.35Ga0.65Asクラッド層（1.5μ
ｍ）、19はｐ・Al0.35Ga0.65Asクラッド層（1.5μｍ）1
8に形成された２次の回折格子、20はp+・GaAsコンタク
ト層（0.5μｍ）、21はSi3N4絶縁膜、22はCr/Aup電極、
23はAuGe/Ni/Aun電極層である。
は４層のアンドープGaAs井戸層（3nm）及びアンドープA
l0.20Ga0.80Asバリア層（3nm）より成るMQW活性層、15
はｎ・GaAs基板、16はｎ・GaAsバッファ層（0.2μ
ｍ）、17はｎ・Al0.35Ga0.65Asクラッド層（1.5μ
ｍ）、18はｐ・Al0.35Ga0.65Asクラッド層（1.5μ
ｍ）、19はｐ・Al0.35Ga0.65Asクラッド層（1.5μｍ）1
8に形成された２次の回折格子、20はp+・GaAsコンタク
ト層（0.5μｍ）、21はSi3N4絶縁膜、22はCr/Aup電極、
23はAuGe/Ni/Aun電極層である。
次に、本実施例１の製造方法について第4A図〜第4F図
（本実施例１のGaAs/AlGaAs−MQW−DBRレーザダイオー
ドの製造工程における各工程の断面図）を用いて説明す
る。
（本実施例１のGaAs/AlGaAs−MQW−DBRレーザダイオー
ドの製造工程における各工程の断面図）を用いて説明す
る。
まず、第4A図に示すように、ｎ・GaAs基板15の上に、
CVD法によりSiO2膜を堆積し、フォトリソグラフィー技
術によって10μｍ×300μｍのSiO2ストライプ（絶縁
膜）12を10μｍの間隔をあけて形成する。次に、第4B図
に示すように、この基板15上に、ｎ・GaAsバッファ層
（0.2μｍ）16、ｎ・Al0.35Ga0.65Asクラッド層（1.5μ
ｍ）17、４層のアンドープGaAs井戸層（３μｍ）及びア
ンドープAl0.20Ga0.80Asバリア層（3nm）より成るMQW活
性層14、ｐ・Al0.35Ga0.65Asクラッド層（1.5μｍ）1
8、p+・GaAsコンタクト層（0.5μｍ）20を順にMOCVD法
によって成長する。この成長によって、第4B図に示すよ
うに、SiO2ストライプ12上には何も成長しないが、それ
にかわりSiO2ストライプ12にはさまれた領域には、他の
部分より厚い約6nmのバリア層及び量子井戸層からなるM
QWレーザ構造が成長する。
CVD法によりSiO2膜を堆積し、フォトリソグラフィー技
術によって10μｍ×300μｍのSiO2ストライプ（絶縁
膜）12を10μｍの間隔をあけて形成する。次に、第4B図
に示すように、この基板15上に、ｎ・GaAsバッファ層
（0.2μｍ）16、ｎ・Al0.35Ga0.65Asクラッド層（1.5μ
ｍ）17、４層のアンドープGaAs井戸層（３μｍ）及びア
ンドープAl0.20Ga0.80Asバリア層（3nm）より成るMQW活
性層14、ｐ・Al0.35Ga0.65Asクラッド層（1.5μｍ）1
8、p+・GaAsコンタクト層（0.5μｍ）20を順にMOCVD法
によって成長する。この成長によって、第4B図に示すよ
うに、SiO2ストライプ12上には何も成長しないが、それ
にかわりSiO2ストライプ12にはさまれた領域には、他の
部分より厚い約6nmのバリア層及び量子井戸層からなるM
QWレーザ構造が成長する。
このウエハを、第4C図に示すように４μｍ×300μｍ
のレジストマスクを用い、ｐ・クラッド層厚を0.2μｍ
〜0.4μｍ残すようにエッチングをして活性領域のリッ
ジ14Aを形成する。
のレジストマスクを用い、ｐ・クラッド層厚を0.2μｍ
〜0.4μｍ残すようにエッチングをして活性領域のリッ
ジ14Aを形成する。
次に、第4D図に示すように、２次の回折格子19を活性
領域を除くウエハ全面に形成する。更に、第4E図に示す
ように、４μｍ×600μｍのストライプマスクを用いて
約0.07μｍエッチングを行い活性領域Ａと光導波路領域
Ｂを貫くリッジを形成する。
領域を除くウエハ全面に形成する。更に、第4E図に示す
ように、４μｍ×600μｍのストライプマスクを用いて
約0.07μｍエッチングを行い活性領域Ａと光導波路領域
Ｂを貫くリッジを形成する。
この後、第4F図のように、ウエハ全面にSi3N4絶縁膜2
1を堆積した後、活性領域のリッジ上の窓をあける。次
に、ウエハ裏面を薄く研磨した後、裏面にAuGe/Ni/Aun
電極23を蒸着した後、420℃,20秒間シンタリングする。
続いて、Cr/Auを200℃の基板温度で蒸着した後、スイッ
チ部以外のCr/Auをイオン・ミリング法によって除去
し、ｐ電極22とする。最後に、前端面（活性領域側）、
後端面（光導波路側）は共にへき開で形成する。個々の
チップを切り出した後Cuマウントに取り付ける。活性領
域Ａのみで形成された半導体レーザの発光波長は840nm
であるが、光導波路部Ｂの励起子吸収ピークが800nmと
短波長側にあるので、導波路損失は小さく低しきい値で
の室温連続発振が達成された。
1を堆積した後、活性領域のリッジ上の窓をあける。次
に、ウエハ裏面を薄く研磨した後、裏面にAuGe/Ni/Aun
電極23を蒸着した後、420℃,20秒間シンタリングする。
続いて、Cr/Auを200℃の基板温度で蒸着した後、スイッ
チ部以外のCr/Auをイオン・ミリング法によって除去
し、ｐ電極22とする。最後に、前端面（活性領域側）、
後端面（光導波路側）は共にへき開で形成する。個々の
チップを切り出した後Cuマウントに取り付ける。活性領
域Ａのみで形成された半導体レーザの発光波長は840nm
であるが、光導波路部Ｂの励起子吸収ピークが800nmと
短波長側にあるので、導波路損失は小さく低しきい値で
の室温連続発振が達成された。
〔実施例２〕 第５図は、本発明を適用した実施例２の光ゲートの概
略構成を示す要部断面斜視図である。
略構成を示す要部断面斜視図である。
本実施例２の光ゲートは、第５図に示すように、ま
ず、実施例１と同様にｎ・GaAs基板15上に10μｍ×100
μｍのSiO2ストライプ（絶縁膜）12を10μｍの間隔をあ
けて形成し、この上のｎ・GaAsバッファ層（0.2μｍ）1
6、ｎ・Al0.80Ga0.20Asクラッド層（1.5μｍ）17、100
層のアンドープGaAs井戸層（3nm）及びアンドープ層Al
0.50Ga0.50Asバリア層（3nm）より成るMQW光導波路30、
ｐ・Al0.80Ga0.20Asクラッド層（1.5μｍ）18、p+・GaA
sコンタクト層20（0.5μｍ）をこの順にMOCVD法によっ
て成長する。前記MQW光導波路30は、光スイッチ領域Ｃ
と光導波路領域Ｄとからなっている。この成長によっ
て、光スイッチ領域Ｃには、約6nmのGaAs井戸層と6nmの
バリア層よりなるMQWが成長する。これに対して、光導
波路領域Ｄでは、井戸層及びバリア層の厚さは3nmであ
る。
ず、実施例１と同様にｎ・GaAs基板15上に10μｍ×100
μｍのSiO2ストライプ（絶縁膜）12を10μｍの間隔をあ
けて形成し、この上のｎ・GaAsバッファ層（0.2μｍ）1
6、ｎ・Al0.80Ga0.20Asクラッド層（1.5μｍ）17、100
層のアンドープGaAs井戸層（3nm）及びアンドープ層Al
0.50Ga0.50Asバリア層（3nm）より成るMQW光導波路30、
ｐ・Al0.80Ga0.20Asクラッド層（1.5μｍ）18、p+・GaA
sコンタクト層20（0.5μｍ）をこの順にMOCVD法によっ
て成長する。前記MQW光導波路30は、光スイッチ領域Ｃ
と光導波路領域Ｄとからなっている。この成長によっ
て、光スイッチ領域Ｃには、約6nmのGaAs井戸層と6nmの
バリア層よりなるMQWが成長する。これに対して、光導
波路領域Ｄでは、井戸層及びバリア層の厚さは3nmであ
る。
次に、このウエハを４μｍ×300μｍのレジストマス
クを用い、ｐ・クラッド層厚を0.2μｍ〜0.4μｍ残すよ
うにしてリッジ導波路を形成する。更に、４μｍ×100
μｍのレジストマスクを用いて、光スイッチ領域Ｃのリ
ッジ上だけに残すようにp+・GaAsのエッチングを行う。
クを用い、ｐ・クラッド層厚を0.2μｍ〜0.4μｍ残すよ
うにしてリッジ導波路を形成する。更に、４μｍ×100
μｍのレジストマスクを用いて、光スイッチ領域Ｃのリ
ッジ上だけに残すようにp+・GaAsのエッチングを行う。
次に、このウエハ全面にSi3N4絶縁膜21を堆積した
後、光スイッチ領域Ｃのリッジ上に窓あけを行う。次
に、ウエハ裏面を薄く研磨した後、裏面にAuGe/Ni/Aun
電極23を蒸着した後、420℃,20秒間シンタリングする。
続いて、ウエハ表面にCr/Auを200℃の基板温度で蒸着す
る。更に、スイッチ部以外のCr/Auをイオン・ミリング
法によって除去し、ｐ電極22とする。
後、光スイッチ領域Ｃのリッジ上に窓あけを行う。次
に、ウエハ裏面を薄く研磨した後、裏面にAuGe/Ni/Aun
電極23を蒸着した後、420℃,20秒間シンタリングする。
続いて、ウエハ表面にCr/Auを200℃の基板温度で蒸着す
る。更に、スイッチ部以外のCr/Auをイオン・ミリング
法によって除去し、ｐ電極22とする。
この素子の動作波長すなわち、入射光の波長は、光ス
イッチ領域Ｃの励起子吸収ピークより、10〜50nm長波長
側に設定する。光スイッチ領域Ｃ部に、電圧を印加しな
い状態では光は透過し、逆バイアスを印加すると電界効
果によって、励起子吸収ピークが長波長側に動き、光は
遮断される。光導波路領域Ｄの励起子吸収ピークが750n
mと光スイッチ領域Ｃの励起子ピーク820nmより十分に短
波長側にあるので、光スイッチ領域Ｃを出た光は損失を
受けることなく導波路を伝播することができる。
イッチ領域Ｃの励起子吸収ピークより、10〜50nm長波長
側に設定する。光スイッチ領域Ｃ部に、電圧を印加しな
い状態では光は透過し、逆バイアスを印加すると電界効
果によって、励起子吸収ピークが長波長側に動き、光は
遮断される。光導波路領域Ｄの励起子吸収ピークが750n
mと光スイッチ領域Ｃの励起子ピーク820nmより十分に短
波長側にあるので、光スイッチ領域Ｃを出た光は損失を
受けることなく導波路を伝播することができる。
〔実施例３〕 第６図は、本発明を適用した実施例３の光ゲートの概
略構成を示す要部断面斜視図である。
略構成を示す要部断面斜視図である。
本実施例３の光ゲートは、実施例２と同じ層構造にな
っている。そして、第６図に示すように、斜めに加工し
たｎ・GaAs基板15上へMBE成長法を用いて、前記実施例
２と同様にMQW光導波路30の光導波路領域Ｄには、層厚
の薄いMQWを、光スイッチ領域Ｃには層厚の厚いMQWを成
長する。
っている。そして、第６図に示すように、斜めに加工し
たｎ・GaAs基板15上へMBE成長法を用いて、前記実施例
２と同様にMQW光導波路30の光導波路領域Ｄには、層厚
の薄いMQWを、光スイッチ領域Ｃには層厚の厚いMQWを成
長する。
まず、ｎ・GaAs基板15の〔01〕方向にフォトリソグ
ラフィー技術とH2SO4:H2O2:H2O（1:8:40）エッチング液
によって、（111）面31を側面にもつ溝32を形成する。
溝の深さは20μｍ、底面の幅は５μｍとする。この基板
15上にｎ・GaAsバッファ層（0.2μｍ）16、ｎ・Al0.80G
a0.20Asクラッド層（1.5μｍ）17、100層のアンドープG
aAs井戸層（6nm）及びアンドープ層Al0.50Ga0.50Asバリ
ア層（6nm）より成るWQW光導波路30、ｐ・Al0.80Ga0.20
Asクラッド層（1.5μｍ）18、p+・GaAsコンタクト層
（0.5μｍ）20をこの順にMBE法によって成長する。この
成長によって、溝32の側面には、他の領域より薄い5.8n
mの量子井戸層とバリア層が成長する。このウエハを〔0
1〕方向に対して５゜の角度が交差するレジストマス
クを用いてｐ・クラッドが0.2μｍ〜0.4μｍ残るように
エッチングして、リッジ導波路33を形成する。レジスト
マスクの幅は５μｍ×120μｍのレジストマスクを用い
て、光スイッチ領域のリッジだけに残るように、p+・Ga
Asのエッチングを行う。この後、ウエハ全面にSi3N4絶
縁膜21を堆積した後、光スイッチ領域Ｃのリッジ上に窓
あけを行う。次に、ウエハ裏面を薄く研磨した後、裏面
にAuGe/Ni/Aun電極23を蒸着した後、420℃,20秒間シン
タリングする。続いて、ウエハ表面にCr/Auを基板温度2
00℃で蒸着する。更に、スイッチ部Ｃ以外のCr/Auをイ
オン・ミリング法によって除去し、ｐ電極22とする。
ラフィー技術とH2SO4:H2O2:H2O（1:8:40）エッチング液
によって、（111）面31を側面にもつ溝32を形成する。
溝の深さは20μｍ、底面の幅は５μｍとする。この基板
15上にｎ・GaAsバッファ層（0.2μｍ）16、ｎ・Al0.80G
a0.20Asクラッド層（1.5μｍ）17、100層のアンドープG
aAs井戸層（6nm）及びアンドープ層Al0.50Ga0.50Asバリ
ア層（6nm）より成るWQW光導波路30、ｐ・Al0.80Ga0.20
Asクラッド層（1.5μｍ）18、p+・GaAsコンタクト層
（0.5μｍ）20をこの順にMBE法によって成長する。この
成長によって、溝32の側面には、他の領域より薄い5.8n
mの量子井戸層とバリア層が成長する。このウエハを〔0
1〕方向に対して５゜の角度が交差するレジストマス
クを用いてｐ・クラッドが0.2μｍ〜0.4μｍ残るように
エッチングして、リッジ導波路33を形成する。レジスト
マスクの幅は５μｍ×120μｍのレジストマスクを用い
て、光スイッチ領域のリッジだけに残るように、p+・Ga
Asのエッチングを行う。この後、ウエハ全面にSi3N4絶
縁膜21を堆積した後、光スイッチ領域Ｃのリッジ上に窓
あけを行う。次に、ウエハ裏面を薄く研磨した後、裏面
にAuGe/Ni/Aun電極23を蒸着した後、420℃,20秒間シン
タリングする。続いて、ウエハ表面にCr/Auを基板温度2
00℃で蒸着する。更に、スイッチ部Ｃ以外のCr/Auをイ
オン・ミリング法によって除去し、ｐ電極22とする。
この光素子の動作原理及び動作条件は、実施例２と同
じである。ただし、光導波路領域及び光スイッチ部の励
起子吸収ピークは、それぞれ760nmと820nmである。
じである。ただし、光導波路領域及び光スイッチ部の励
起子吸収ピークは、それぞれ760nmと820nmである。
以上の説明からわかるように、本実施例1,2,3によれ
ば、光導波路部B,Dと能動部A,Cを同工程で形成すること
ができるので、従来技術のように再成長による光導波路
の形成を必要としないため、製造プロセスを簡略化する
ことができ、かつ歩留りの向上と製品のコストダウンを
図ることができる。
ば、光導波路部B,Dと能動部A,Cを同工程で形成すること
ができるので、従来技術のように再成長による光導波路
の形成を必要としないため、製造プロセスを簡略化する
ことができ、かつ歩留りの向上と製品のコストダウンを
図ることができる。
以上、本発明を実施例にもとづき具体的に説明した
が、本発明は、前記実施例に限定されるものではなく、
その要旨を逸脱しない範囲において種々変更可能である
ことは言うまでもない。
が、本発明は、前記実施例に限定されるものではなく、
その要旨を逸脱しない範囲において種々変更可能である
ことは言うまでもない。
以上、説明したように、本発明によれば、光導波路部
と能動部を同工程で形成することができるので、再成長
による光導波路の形成を必要しないため、製造プロセス
を簡略化することができ、かつ歩留りの向上と製造のコ
ストダウンを図ることができる。
と能動部を同工程で形成することができるので、再成長
による光導波路の形成を必要しないため、製造プロセス
を簡略化することができ、かつ歩留りの向上と製造のコ
ストダウンを図ることができる。
第１図は、本発明を適用した実施例１のGaAs/AlGaAs・M
QW・DBRレーザダイオードの概略構成を示す要部斜視
図、 第２図は、本発明に係るエピタキシャル成長部の断面と
量子井戸のバンド構造を示す図、 第３図は、本発明の原理を説明するためのMOCVD法を用
いた選択成長説明図、 第4A図〜第4F図は、第１図の実施例１のGaAs/AlGaAs−M
QW−DBRレーザダイオードの製造工程における各工程の
断面図、 第５図は、本発明を適用した実施例２の光ゲートの概略
構成を示す要部断面斜視図、 第６図は、本発明を適用した実施例３の光ゲートの概略
構成を示す要部断面斜視図、 第７図は、従来のDBRレーザダイオードの問題点を説明
するための説明図である。 図中、１……能動領域、２……活性層、３……DBR領
域、４……光導波路、５……２次の回折回子、６……基
板、７……クラッド層、８……キャップ層、10……量子
井戸幅の小さい量子井戸、11……量子井戸幅の大きい量
子井戸、12……SiO2ストライプ、13……能動部、13A…
…光導波路部、14A……活性領域のリッジ、14……４層
のMQW活性層、15……ｎ・GaAs基板、16……ｎ・GaAsバ
ッファ層、17……ｎ・Al0.35Ga0.65Asクラッド層、18…
…ｐ・Al0.35Ga0.65Asクラッド層、19……２次の回折格
子、20……p+GaAsコンタクト層（ｐ電極）、21……Si3N
4絶縁膜、22……Cr/Aup電極、23……AuGe/Ni/Aun電極
層、30……MQW光導波路、31……（111）面、32……溝、
33……リッジ導波路。
QW・DBRレーザダイオードの概略構成を示す要部斜視
図、 第２図は、本発明に係るエピタキシャル成長部の断面と
量子井戸のバンド構造を示す図、 第３図は、本発明の原理を説明するためのMOCVD法を用
いた選択成長説明図、 第4A図〜第4F図は、第１図の実施例１のGaAs/AlGaAs−M
QW−DBRレーザダイオードの製造工程における各工程の
断面図、 第５図は、本発明を適用した実施例２の光ゲートの概略
構成を示す要部断面斜視図、 第６図は、本発明を適用した実施例３の光ゲートの概略
構成を示す要部断面斜視図、 第７図は、従来のDBRレーザダイオードの問題点を説明
するための説明図である。 図中、１……能動領域、２……活性層、３……DBR領
域、４……光導波路、５……２次の回折回子、６……基
板、７……クラッド層、８……キャップ層、10……量子
井戸幅の小さい量子井戸、11……量子井戸幅の大きい量
子井戸、12……SiO2ストライプ、13……能動部、13A…
…光導波路部、14A……活性領域のリッジ、14……４層
のMQW活性層、15……ｎ・GaAs基板、16……ｎ・GaAsバ
ッファ層、17……ｎ・Al0.35Ga0.65Asクラッド層、18…
…ｐ・Al0.35Ga0.65Asクラッド層、19……２次の回折格
子、20……p+GaAsコンタクト層（ｐ電極）、21……Si3N
4絶縁膜、22……Cr/Aup電極、23……AuGe/Ni/Aun電極
層、30……MQW光導波路、31……（111）面、32……溝、
33……リッジ導波路。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−319986（ＪＰ，Ａ) 特開 昭63−263787（ＪＰ，Ａ) 特開 昭58−98996（ＪＰ，Ａ) 特開 昭62−2686（ＪＰ，Ａ) 特開 昭63−64384（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01S 3/18
Claims (2)
- 【請求項１】１回のエピタキシャル成長によって、同一
基板上に空間的に量子井戸幅の小さい領域と大きい領域
を有する半導体多重量子井戸レーザ構造を形成する工程
を備えた導波路型半導体光素子の製造方法であって、 前記量子井戸幅を大きくしようとする領域の両側の基板
表面を、SiO2又はSi3N4等の異種物質で覆い、有機金属
気相成長法によって、半導体多重量子井戸レーザ構造を
成長することを特徴とする導波路型半導体光素子の製造
方法。 - 【請求項２】同一基板上に空間的に量子井戸幅の異なる
半導体多重量子井戸レーザ構造を備え、量子井戸幅の小
さい領域を光導波路とし、量子井戸幅の大きい領域を光
能動部とした導波路型半導体光素子の製造方法であっ
て、 前記量子井戸幅を小さくしようとする領域の基板表面を
斜めに加工し、分子線エピタキシャル成長法によって、
半導体多重量子井戸レーザ構造を成長することを特徴と
する導波路型半導体光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63156441A JP2836822B2 (ja) | 1988-06-23 | 1988-06-23 | 導波路型半導体光素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63156441A JP2836822B2 (ja) | 1988-06-23 | 1988-06-23 | 導波路型半導体光素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01321677A JPH01321677A (ja) | 1989-12-27 |
| JP2836822B2 true JP2836822B2 (ja) | 1998-12-14 |
Family
ID=15627819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63156441A Expired - Lifetime JP2836822B2 (ja) | 1988-06-23 | 1988-06-23 | 導波路型半導体光素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2836822B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02156586A (ja) * | 1988-12-08 | 1990-06-15 | Sumitomo Electric Ind Ltd | 量子井戸構造の形成方法 |
| JP2771276B2 (ja) * | 1989-09-01 | 1998-07-02 | 日本電気株式会社 | 半導体光集積素子とその製造方法 |
| JPH03284891A (ja) * | 1990-03-30 | 1991-12-16 | Fujitsu Ltd | 光半導体素子 |
| EP0641049B1 (en) | 1993-08-31 | 1998-10-28 | Fujitsu Limited | An optical semiconductor device and a method of manufacturing the same |
| JP3175148B2 (ja) * | 1997-05-23 | 2001-06-11 | 住友電気工業株式会社 | 半導体装置 |
| JP3654435B2 (ja) | 2001-08-21 | 2005-06-02 | 日本電信電話株式会社 | 半導体光素子及びその製造方法 |
| JP2003060311A (ja) | 2001-08-21 | 2003-02-28 | Nippon Telegr & Teleph Corp <Ntt> | 半導体光素子及びその製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5898996A (ja) * | 1981-12-03 | 1983-06-13 | ゼロツクス・コ−ポレ−シヨン | 注入形レ−ザ |
| JPS622686A (ja) * | 1985-06-28 | 1987-01-08 | Mitsubishi Electric Corp | 半導体レ−ザ装置 |
| JPH0831652B2 (ja) * | 1987-04-22 | 1996-03-27 | 三菱電機株式会社 | 半導体レ−ザ |
| JPH069280B2 (ja) * | 1988-06-21 | 1994-02-02 | 松下電器産業株式会社 | 半導体レーザ装置 |
-
1988
- 1988-06-23 JP JP63156441A patent/JP2836822B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01321677A (ja) | 1989-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0552888B1 (en) | Buried heterostructure lasers using MOCVD growth over patterned substrates | |
| CA1275485C (en) | Quantum well light emitting device with diffraction grating | |
| JPH08107251A (ja) | 反射ディジタル同調レーザの作製方法 | |
| GB2282483A (en) | Semiconductor laser/modulator device | |
| JP2746326B2 (ja) | 半導体光素子 | |
| JPH0653619A (ja) | 化合物半導体装置及びその製造方法 | |
| JPH0864906A (ja) | 半導体装置の製法 | |
| JPH0656906B2 (ja) | 半導体レ−ザ装置 | |
| GB2287124A (en) | Semiconductor laser and method of fabrication | |
| JP2836822B2 (ja) | 導波路型半導体光素子の製造方法 | |
| US6080598A (en) | Method of producing semiconductor laser element with mirror degradation suppressed | |
| JP2019009196A (ja) | 半導体レーザ | |
| JPH08307012A (ja) | 選択成長用マスク，半導体光装置の製造方法，および半導体光装置 | |
| NL9302046A (nl) | Halfgeleiderlaser met lichtmodulator en bijbehorende produktiewerkwijze. | |
| JP2564813B2 (ja) | Ａ▲ｌ▼ＧａＩｎＰ半導体発光素子 | |
| US5805628A (en) | Semiconductor laser | |
| JPH06268327A (ja) | 半導体発光素子 | |
| JP2819160B2 (ja) | 多波長半導体レーザダイオード | |
| JPH0936487A (ja) | 半導体装置の製造方法 | |
| JP2852663B2 (ja) | 半導体レーザ装置およびその製造方法 | |
| JP2669142B2 (ja) | ウィンドウ構造半導体レーザの製造方法 | |
| JPH05327111A (ja) | 半導体レーザ装置及びその製造方法 | |
| JP2687495B2 (ja) | 半導体レーザの製造方法 | |
| JPH03238813A (ja) | エピタキシャル成長方法 | |
| JP2771276B2 (ja) | 半導体光集積素子とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071009 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081009 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081009 Year of fee payment: 10 |