JP2833655B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP2833655B2 JP2833655B2 JP7954989A JP7954989A JP2833655B2 JP 2833655 B2 JP2833655 B2 JP 2833655B2 JP 7954989 A JP7954989 A JP 7954989A JP 7954989 A JP7954989 A JP 7954989A JP 2833655 B2 JP2833655 B2 JP 2833655B2
- Authority
- JP
- Japan
- Prior art keywords
- cover film
- semiconductor device
- semiconductor chip
- shape
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の詳細な説明】 〔概要〕 半導体装置の製造方法に関し、 カバー膜のコーナ部の平面形状を工夫して応力を分散
させ、コーナ部のクラック発生を防止して耐湿性の向上
を図ることを目的とし、 半導体チップの表面に非吸水性のカバー膜を設けた後
に、該半導体チップを封止する半導体装置の製造方法に
おいて、前記カバー膜は、コーナ部分を多角形状若しく
は略円弧形状としたマスクを用い、前記半導体チップの
コーナ部分を除く略全面を被膜するよう形成されている
ことを特徴とする。DETAILED DESCRIPTION OF THE INVENTION [Summary] Regarding a method of manufacturing a semiconductor device, the planar shape of a corner portion of a cover film is devised to disperse stress, prevent cracks at the corner portion, and improve moisture resistance. After providing a non-water-absorbing cover film on the surface of a semiconductor chip, in the method for manufacturing a semiconductor device for sealing the semiconductor chip, the cover film has a corner portion having a polygonal shape or a substantially arc shape. The semiconductor chip is formed so as to cover substantially the entire surface of the semiconductor chip except for the corners using a mask.
本発明は、半導体装置の製造方法に関し、特に、耐湿
性確保のためのカバー膜を表面に設けた半導体装置の製
造方法に関する。The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device provided with a cover film on the surface for ensuring moisture resistance.
一般に、半導体チップはプラスチックパッケージ等に
よって封止されるが、封止工程中の雰囲気ガスに微量な
水分が含まれていた場合には、この水分の影響を受けて
特性が変化することがある。そこで、半導体チップに予
め非吸水性のカバー膜を設けることが行われている。Generally, a semiconductor chip is sealed with a plastic package or the like. If the atmosphere gas during the sealing step contains a trace amount of water, the characteristics may change due to the influence of the water. Therefore, a non-water-absorbing cover film is provided on a semiconductor chip in advance.
従来のこの種の半導体装置としては、半導体チップの
配線層の上層に、直接あるいは他の保護膜を介して、非
吸水性のカバー膜（例えばPSG膜）を設けたものが知ら
れている。このような構成によれば、封止工程中の雰囲
気ガスに水分が含まれていたとしても、この水分をカバ
ー膜で遮断することができ、半導体チップに対する耐湿
性を確保することができる。As a conventional semiconductor device of this kind, there is known a semiconductor device in which a non-water-absorbing cover film (for example, a PSG film) is provided directly or via another protective film on a wiring layer of a semiconductor chip. According to such a configuration, even if moisture is contained in the atmosphere gas during the sealing step, this moisture can be blocked by the cover film, and moisture resistance to the semiconductor chip can be ensured.
しかしながら、このような従来の半導体装置にあって
は、そのカバー膜の平面形状が、第５図に示すように、
半導体チップの平面形状（一般に、矩形状）と一致する
ものであったため、例えば、ダイス付時や封止時におけ
る加熱処理の際に、カバー膜（特にコーナ部分）にクラ
ックが発生することがあるといった問題点があった。However, in such a conventional semiconductor device, the cover film has a planar shape as shown in FIG.
Since the shape conforms to the planar shape (generally, rectangular shape) of the semiconductor chip, for example, cracks may occur in the cover film (particularly at corners) during a heat treatment at the time of attaching a die or at the time of sealing. There was a problem.
すなわち、クラック発生の原因は、カバー膜と、この
カバー膜に接触する他の材料（パッケージ材料や半導体
チップの諸材料）との間の熱膨張係数の差異によって、
カバー膜に熱応力によるストレスが加えられることを１
つの要因としており、特に、カバー膜に鋭角部すなわち
コーナ部分に、上記ストレスが集中しやすいことが上記
問題点の主な原因である。ちなみに、カバー膜をPSG膜
とした場合、このPSGの熱膨張係数は９×10-6であり、
これに対して、PSGに接触する封止材料例えば樹脂の熱
膨張係数は２×10-5、また、シリコン（Si）の熱膨張係
数は４×10-5である。That is, the cause of the cracks is caused by the difference in the coefficient of thermal expansion between the cover film and other materials (package materials and various materials of the semiconductor chip) in contact with the cover film.
The fact that stress due to thermal stress is applied to the cover film
One of the main causes of the above-mentioned problem is that the stress tends to concentrate on an acute angle portion, that is, a corner portion of the cover film. By the way, when the cover film is a PSG film, the thermal expansion coefficient of this PSG is 9 × 10 -6 ,
On the other hand, the thermal expansion coefficient of a sealing material, such as a resin, that contacts the PSG is 2 × 10 −5 , and the thermal expansion coefficient of silicon (Si) is 4 × 10 −5 .
本発明は、このような問題点に鑑みてなされたもの
で、カバー膜のコーナ部の平面形状を工夫して応力を分
散させ、コーナ部のクラック発生を防止して耐湿性の向
上を図ることを目的としている。The present invention has been made in view of such a problem, and disperses stress by devising a planar shape of a corner portion of a cover film to prevent occurrence of cracks in the corner portion and improve moisture resistance. It is an object.
本発明に係る半導体装置の製造方法は、半導体チップ
の表面に非吸水性のカバー膜を設けた後に、該半導体チ
ップを封止する半導体装置の製造方法において、前記カ
バー膜は、コーナ部分を多角形状若しくは略円弧形状と
したマスクを用い、前記半導体チップのコーナ部分を除
く略全面を被膜するよう形成されていることを特徴とす
る。The method of manufacturing a semiconductor device according to the present invention is the method of manufacturing a semiconductor device in which a non-water-absorbing cover film is provided on a surface of a semiconductor chip and then the semiconductor chip is sealed. It is characterized in that the semiconductor chip is formed so as to cover substantially the entire surface of the semiconductor chip except for the corners, using a mask having a shape or a substantially arc shape.
本発明では、非吸水性のカバー膜の、とくにコーナ部
分の形状がマスクの形状に合わせて多角形状若しくは略
円弧形状にされ、カバー膜に加えられる熱応力によるス
トレスが、カバー膜のコーナ部分の平面形状に応じて分
散される。したがって、クラックの発生が回避され、耐
湿性の向上が図られる。In the present invention, the shape of the non-water-absorbing cover film, in particular, the shape of the corner portion is made into a polygonal shape or a substantially arc shape in accordance with the shape of the mask, and the stress due to the thermal stress applied to the cover film is reduced. Distributed according to the planar shape. Therefore, generation of cracks is avoided, and improvement in moisture resistance is achieved.
以下、本発明を図面に基づいて説明する。 Hereinafter, the present invention will be described with reference to the drawings.
第１、２図は本発明に係る半導体装置の第１実施例を
示す図である。FIGS. 1 and 2 show a first embodiment of a semiconductor device according to the present invention.
第１図において、１は半導体チップであり、半導体チ
ップ１には配線層（図示せず）が形成されている。な
お、配線層の上に、例えばプラズマ窒化膜からなる保護
膜や他の膜あるいは電極があってもよい。２は配線層の
上層に設けられた非吸水性のカバー膜（例えばPSG膜、S
iN膜、SiON膜あるいはSiO2膜）であり、カバー膜２は例
えば半導体チップ１を製作する工程の最後に、マスクを
用いて形成される。ここで、マスクは第２図中の実線で
示す形状を有している。すなわち、第２図において、破
線は半導体チップ１の平面形状の外形線であり、マスク
形状（すなわちカバー膜２の平面形状）は、半導体チッ
プ１の各コーナ部分を切り落とした形状（具体的には各
コーナ毎に２つの角A,Bを有する多角形状）に相当して
いる。In FIG. 1, reference numeral 1 denotes a semiconductor chip, on which a wiring layer (not shown) is formed. Note that a protective film made of, for example, a plasma nitride film, another film, or an electrode may be provided on the wiring layer. 2 is a non-water-absorbing cover film (eg, PSG film, S
iN film, SiON film or SiO 2 film), and the cover film 2 is formed using a mask at the end of the process of manufacturing the semiconductor chip 1, for example. Here, the mask has a shape shown by a solid line in FIG. That is, in FIG. 2, the broken line is the outline of the planar shape of the semiconductor chip 1, and the mask shape (that is, the planar shape of the cover film 2) is a shape obtained by cutting off each corner of the semiconductor chip 1 (specifically, (A polygonal shape having two corners A and B at each corner).
このような構成によれば、熱応力によるストレスが、
カバー膜２の各コーナ毎に、その２つの角A,Bの２点に
分散される。したがって、カバー膜２のコーナ部分での
応力集中を回避でき、クラック発生を防止して、耐湿性
の向上を図ることができる。According to such a configuration, stress due to thermal stress is
Each corner of the cover film 2 is distributed to two points of the two corners A and B. Therefore, stress concentration at the corner portion of the cover film 2 can be avoided, cracks can be prevented, and moisture resistance can be improved.
なお、カバー膜２のコーナ部の平面形状は、上記実施
例で示したものに限るものではない。要は、応力を分散
させるに適した平面形状であればよく、例えば、第３図
に本発明に係る半導体装置の第２実施例を示すように、
カバー膜の各コーナ部分の平面形状を、４つの角ａ〜ｄ
を有する多角形状（４つ以上の多角形状であってもよ
い）としてもよいし、あるいは、第４図に本発明に係る
半導体装置の第３実施例を示すように、カバー膜の各コ
ーナ部分の平面形状を円弧状（ここでいう円弧とは、直
線以外の曲線で描かれる円の円周の一部をいい、その円
弧の曲率は必ずしも一定である必要はない）としてもよ
い。すなわち、第２実施例においては、各コーナ毎の応
力分散点をａ〜ｄの４点とすることができるので前記第
１実施例以上に好ましく、また、第３実施例において
は、角が形成されないので応力分散の面で最も好ましい
ものとすることができる。The planar shape of the corner portion of the cover film 2 is not limited to that shown in the above embodiment. The point is that any planar shape suitable for dispersing the stress may be used. For example, as shown in FIG. 3 showing a second embodiment of the semiconductor device according to the present invention,
The planar shape of each corner portion of the cover film is defined by four corners a to d.
(Or more than three polygons), or, as shown in FIG. 4 showing a third embodiment of the semiconductor device according to the present invention, at each corner of the cover film. May be an arc shape (the arc here means a part of the circumference of a circle drawn by a curve other than a straight line, and the curvature of the arc does not necessarily have to be constant). That is, in the second embodiment, since the stress dispersion points at each corner can be four points a to d, the stress dispersion points are more preferable than the first embodiment, and in the third embodiment, the corners are formed. Since it is not performed, it can be most preferable in terms of stress dispersion.
本発明によれば、カバー膜のコーナ部の平面形状を工
夫して応力を分散させたので、当該コーナ部に発生する
クラックを防止でき、耐湿性の向上を図ることができ
る。According to the present invention, since the stress is dispersed by devising the planar shape of the corner portion of the cover film, cracks generated at the corner portion can be prevented, and the moisture resistance can be improved.
第１、２図は本発明に係る半導体装置の第１実施例を示
す図であり、 第１図はそのカバー膜を設けた半導体チップの斜視図、 第２図はそのカバー膜の平面形状を説明する図、 第３図は本発明に係る半導体装置の第２実施例を示すそ
のカバー膜の平面形状を説明する図、 第４図は本発明に係る半導体装置の第３実施例を示すそ
のカバー膜の平面形状を説明する図、 第５図は従来の半導体装置を示すそのカバー膜のコーナ
部に発生するクラックの説明図である。 １……半導体チップ、 ２……カバー膜。1 and 2 are views showing a first embodiment of a semiconductor device according to the present invention. FIG. 1 is a perspective view of a semiconductor chip provided with a cover film, and FIG. 2 is a plan view of the cover film. FIG. 3 is a diagram illustrating a planar shape of a cover film showing a second embodiment of the semiconductor device according to the present invention. FIG. 4 is a diagram showing a third embodiment of the semiconductor device according to the present invention. FIG. 5 is a view for explaining a planar shape of a cover film, and FIG. 5 is an explanatory view of a crack generated in a corner portion of the cover film showing a conventional semiconductor device. 1 ... semiconductor chip, 2 ... cover film.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 新山 信哉 鹿児島県薩摩郡入来町副田5950番地 株 式会社九州富士通エレクトロニクス内 (72)発明者 中村 享 鹿児島県薩摩郡入来町副田5950番地 株 式会社九州富士通エレクトロニクス内 (56)参考文献 特開 昭60−183745（ＪＰ，Ａ) 特開 昭53−74371（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/04──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Shinya Shinyama 5950, Soeda, Iriki-cho, Satsuma-gun, Kagoshima Inside Kyushu Fujitsu Electronics Limited (72) Inventor Satoshi Nakamura 5950, Soeda, Iriki-cho, Satsuma-gun, Kagoshima (56) References JP-A-60-183745 (JP, A) JP-A-53-74371 (JP, A) (58) Fields investigated (Int. Cl. 6 , DB name) H01L 23 / 04
Claims (1)
を設けた後に、該半導体チップを封止する半導体装置の
製造方法において、前記カバー膜は、コーナ部分を多角
形状若しくは略円弧形状としたマスクを用い、前記半導
体チップのコーナ部分を除く略全面を被膜するよう形成
されていることを特徴とする半導体装置の製造方法。1. A method of manufacturing a semiconductor device for sealing a semiconductor chip after providing a non-water-absorbing cover film on a surface of the semiconductor chip, wherein the cover film has a corner portion having a polygonal shape or a substantially arc shape. A method of manufacturing a semiconductor device, wherein the mask is formed so as to cover substantially the entire surface of the semiconductor chip except for the corner portions using the mask.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7954989A JP2833655B2 (en) | 1989-03-30 | 1989-03-30 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7954989A JP2833655B2 (en) | 1989-03-30 | 1989-03-30 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02257657A JPH02257657A (en) | 1990-10-18 |
| JP2833655B2 true JP2833655B2 (en) | 1998-12-09 |
Family
ID=13693088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7954989A Expired - Fee Related JP2833655B2 (en) | 1989-03-30 | 1989-03-30 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2833655B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2724083B2 (en) * | 1992-12-24 | 1998-03-09 | 京セラ株式会社 | Package for storing semiconductor elements |
| JP5992785B2 (en) * | 2012-09-19 | 2016-09-14 | 京セラ株式会社 | Semiconductor element storage package and semiconductor device |
| TWI467757B (en) * | 2013-08-02 | 2015-01-01 | Chipbond Technology Corp | Semiconductor structure |
| TWI467711B (en) * | 2013-09-10 | 2015-01-01 | Chipbond Technology Corp | Semiconductorstructure |
| JP2016171183A (en) * | 2015-03-12 | 2016-09-23 | 日本電信電話株式会社 | Semiconductor integrated circuit |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5374371A (en) * | 1976-12-15 | 1978-07-01 | Hitachi Ltd | Semiconductor device |
| JPS60183745A (en) * | 1984-03-02 | 1985-09-19 | Hitachi Micro Comput Eng Ltd | Semiconductor device |
-
1989
- 1989-03-30 JP JP7954989A patent/JP2833655B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02257657A (en) | 1990-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2833655B2 (en) | Method for manufacturing semiconductor device | |
| JPH0418468B2 (en) | ||
| JPS61172362A (en) | Bonding electrode structure | |
| JPS63232447A (en) | Semiconductor device | |
| JP2853288B2 (en) | Semiconductor device | |
| JPH07297370A (en) | Pad and wiring of semiconductor integrated circuit device | |
| JPS6015957A (en) | Semiconductor device | |
| JP2559364B2 (en) | Lead frame for semiconductor device | |
| JP2900452B2 (en) | Semiconductor integrated circuit | |
| JPS6328069A (en) | Semiconductor device | |
| JPH05326695A (en) | Semiconductor device | |
| JPS63300508A (en) | Resin sealed semiconductor device | |
| JP3245894B2 (en) | Semiconductor wafer | |
| JPH01214126A (en) | Semiconductor device | |
| JP2715716B2 (en) | Semiconductor device | |
| JPS63248155A (en) | Semiconductor device | |
| JPS6381949A (en) | Semiconductor device | |
| JPH01200635A (en) | Wiring protective film | |
| JPH0648836Y2 (en) | Semiconductor device | |
| JPH0425154A (en) | Ic chip | |
| JPH083008Y2 (en) | Bipolar integrated circuit device | |
| JPH0521489A (en) | Semiconductor device | |
| JPH08306744A (en) | Electronic device | |
| JPH01120028A (en) | Semiconductor integrated circuit | |
| JPH02263459A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |