JP2827184B2 - インダクタンス素子 - Google Patents
インダクタンス素子Info
- Publication number
- JP2827184B2 JP2827184B2 JP203591A JP203591A JP2827184B2 JP 2827184 B2 JP2827184 B2 JP 2827184B2 JP 203591 A JP203591 A JP 203591A JP 203591 A JP203591 A JP 203591A JP 2827184 B2 JP2827184 B2 JP 2827184B2
- Authority
- JP
- Japan
- Prior art keywords
- inductance element
- conductor
- conductor wire
- resistance
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置、特に、通
信用混成 GaAsIC 等の半導体集積回路に使用するインダ
クタンス素子に係り、特に、高性能な集積回路を提供す
ることのできるインダクタンス素子に関する。
信用混成 GaAsIC 等の半導体集積回路に使用するインダ
クタンス素子に係り、特に、高性能な集積回路を提供す
ることのできるインダクタンス素子に関する。
【０００２】
【従来の技術】従来のインダクタンス素子はスパイラル
形状をしたものがよく用いられ(例えば、J.S.Josi et a
l.,“ Monolithic Microwave Gallium Arsenide FETOsc
illators ": IEEE Trans. on Electron Devices Vol.ED
‐28、No.2, Feb. 1981 およびR.A.Pucel,“ Design Co
nsiderations for Monolithic Microwave Circuits ":I
EEE Trans. on Microwave Theory and Techniques Vol.
MTT‐29,No.6 ,June 1981の記載など)、一定のインダク
タンスを得られる条件下で回路性能向上のため抵抗値を
極力低減する目的で、電導体線の線幅は表皮効果におけ
る表皮深さ(使用する主たる周波数ｆに対し表皮深さを
δとした場合にδ＝(ρ/(πｆμ))で与えられる。ここ
で、ρは電導体比抵抗、μは電導体透磁率)の２倍に比
して大きなものとして構成されていた。この時、電導体
線の厚さは表皮深さの２倍以下であることが多いので、
表皮効果による実効的な抵抗値の増加は無視できる場合
が多かった。しかし、このような構成のインダクタンス
素子では、回路性能向上のために電導体線の厚さをその
まま増加して低抵抗化を図ろうとしても表皮効果のため
に十分な低抵抗化が実現できなかった。
形状をしたものがよく用いられ(例えば、J.S.Josi et a
l.,“ Monolithic Microwave Gallium Arsenide FETOsc
illators ": IEEE Trans. on Electron Devices Vol.ED
‐28、No.2, Feb. 1981 およびR.A.Pucel,“ Design Co
nsiderations for Monolithic Microwave Circuits ":I
EEE Trans. on Microwave Theory and Techniques Vol.
MTT‐29,No.6 ,June 1981の記載など)、一定のインダク
タンスを得られる条件下で回路性能向上のため抵抗値を
極力低減する目的で、電導体線の線幅は表皮効果におけ
る表皮深さ(使用する主たる周波数ｆに対し表皮深さを
δとした場合にδ＝(ρ/(πｆμ))で与えられる。ここ
で、ρは電導体比抵抗、μは電導体透磁率)の２倍に比
して大きなものとして構成されていた。この時、電導体
線の厚さは表皮深さの２倍以下であることが多いので、
表皮効果による実効的な抵抗値の増加は無視できる場合
が多かった。しかし、このような構成のインダクタンス
素子では、回路性能向上のために電導体線の厚さをその
まま増加して低抵抗化を図ろうとしても表皮効果のため
に十分な低抵抗化が実現できなかった。
【０００３】また、従来は、上記のように低抵抗のイン
ダクタンス素子がマイクロチップ上で得られなかったと
いう状況から、低抵抗のインダクタンス素子を用いたバ
ンドパスフィルタ(キャパシタンス素子とインダクタン
ス素子とから構成される)をマイクロチップ上に形成す
ることもできなかった。このため、種々の素子や回路を
MMIC(Monolithic MicrowaveIC)として同一基板に形成す
ることが、技術的には可能でも、各回路間を接続するバ
ンドパスフィルタの部分は個別部品で接続しなければな
らないため、一つのチップ上に集積化できる回路の規
模、範囲に制約があった。
ダクタンス素子がマイクロチップ上で得られなかったと
いう状況から、低抵抗のインダクタンス素子を用いたバ
ンドパスフィルタ(キャパシタンス素子とインダクタン
ス素子とから構成される)をマイクロチップ上に形成す
ることもできなかった。このため、種々の素子や回路を
MMIC(Monolithic MicrowaveIC)として同一基板に形成す
ることが、技術的には可能でも、各回路間を接続するバ
ンドパスフィルタの部分は個別部品で接続しなければな
らないため、一つのチップ上に集積化できる回路の規
模、範囲に制約があった。
【０００４】
【発明が解決しようとする課題】上記したように、従来
技術においては、インダクタンス素子について十分な低
抵抗化を図り得ないこと、インダクタンス素子を用いた
回路の規模、範囲に制約があることなどの問題点があっ
た。
技術においては、インダクタンス素子について十分な低
抵抗化を図り得ないこと、インダクタンス素子を用いた
回路の規模、範囲に制約があることなどの問題点があっ
た。
【０００５】本発明の目的は、上記従来技術の有してい
た課題を解決して、インダクタンス素子の抵抗を低減す
ることによって、高性能な通信用混成IC等半導体集積回
路を提供し、かつ、低抵抗インダクタンス素子によるバ
ンドパスフィルタのマイクロチップ化によりチップ上へ
の混成IC等半導体回路の集積規模、範囲の拡大を図るこ
とにある。
た課題を解決して、インダクタンス素子の抵抗を低減す
ることによって、高性能な通信用混成IC等半導体集積回
路を提供し、かつ、低抵抗インダクタンス素子によるバ
ンドパスフィルタのマイクロチップ化によりチップ上へ
の混成IC等半導体回路の集積規模、範囲の拡大を図るこ
とにある。
【０００６】
【課題を解決するための手段】上記目的は、通信用混成
IC等半導体集積回路に用いるインダクタンス素子におい
て、素子を構成する電導体線の線幅を、表皮効果におけ
る表皮深さの２倍と同等乃至はそれ以下とし、かつ該電
導体線の厚さを表皮深さの２倍と同等乃至はそれ以上と
した複数の電導体線を電気的に並列に接続して構成した
インダクタンス素子とすることによって達成することが
できる。
IC等半導体集積回路に用いるインダクタンス素子におい
て、素子を構成する電導体線の線幅を、表皮効果におけ
る表皮深さの２倍と同等乃至はそれ以下とし、かつ該電
導体線の厚さを表皮深さの２倍と同等乃至はそれ以上と
した複数の電導体線を電気的に並列に接続して構成した
インダクタンス素子とすることによって達成することが
できる。
【０００７】
【作用】上記構成とすることによって、表皮効果による
損失なしに各電導体線の抵抗を低減することができ、イ
ンダクタンス素子の抵抗低減を図ることができる。ここ
で、電導体線の厚さを大きくするだけで電導体線の線幅
を表皮深さの２倍と同等乃至はそれ以下としなければ、
厚さを大きくすることによる抵抗低減効果は、表皮効果
によって、十分有効には働かない。
損失なしに各電導体線の抵抗を低減することができ、イ
ンダクタンス素子の抵抗低減を図ることができる。ここ
で、電導体線の厚さを大きくするだけで電導体線の線幅
を表皮深さの２倍と同等乃至はそれ以下としなければ、
厚さを大きくすることによる抵抗低減効果は、表皮効果
によって、十分有効には働かない。
【０００８】
【実施例】以下、本発明インダクタンス素子の構成につ
いて、従来技術素子との比較において、実施例によって
具体的に説明する。
いて、従来技術素子との比較において、実施例によって
具体的に説明する。
【０００９】
【実施例１】図１に本発明インダクタンス素子の平面
図、図２に図１の一点鎖線３に沿って見た同素子の断面
図を示す。図において、６は両端を電気的に並列に接続
したスパイラル形状の電導体線２の束を示し、かつ、電
導体線２の厚さ５が線幅４よりも大きい構造となってい
ることを示す。
図、図２に図１の一点鎖線３に沿って見た同素子の断面
図を示す。図において、６は両端を電気的に並列に接続
したスパイラル形状の電導体線２の束を示し、かつ、電
導体線２の厚さ５が線幅４よりも大きい構造となってい
ることを示す。
【００１０】また、図３に従来技術のスパイラル形イン
ダクタンス素子の平面図、図４に図３の一点鎖線７に沿
って見た同素子の断面図を示す。すなわち、この場合に
は、電導体線２の厚さ５の方が線幅４よりも小さい構造
となっていることを示す。
ダクタンス素子の平面図、図４に図３の一点鎖線７に沿
って見た同素子の断面図を示す。すなわち、この場合に
は、電導体線２の厚さ５の方が線幅４よりも小さい構造
となっていることを示す。
【００１１】ここで、本発明構成素子と従来技術素子と
の構成の相違について、図５によって説明する。
の構成の相違について、図５によって説明する。
【００１２】まず、図５(a)は従来技術の電導体線の断
面形状を拡大して示したもので、電導体線の線幅４が電
導体線の厚さ５や表皮深さ８の２倍よりも大きい構造と
なっており、素子の抵抗は電導体線の厚さによって制限
されている。ここで、抵抗を低減する目的で電導体線の
線幅を維持したまま同図(b)に示すように厚さ５を増し
ても、表皮効果のために表皮領域８よりも内部の電導体
領域９は電気伝導に殆ど寄与しないために、結果として
電導体線の厚さを大きくした割には高抵抗になり、電導
体線厚さに反比例するような抵抗の低減は認められない
(表面積にほぼ反比例する)。
面形状を拡大して示したもので、電導体線の線幅４が電
導体線の厚さ５や表皮深さ８の２倍よりも大きい構造と
なっており、素子の抵抗は電導体線の厚さによって制限
されている。ここで、抵抗を低減する目的で電導体線の
線幅を維持したまま同図(b)に示すように厚さ５を増し
ても、表皮効果のために表皮領域８よりも内部の電導体
領域９は電気伝導に殆ど寄与しないために、結果として
電導体線の厚さを大きくした割には高抵抗になり、電導
体線厚さに反比例するような抵抗の低減は認められない
(表面積にほぼ反比例する)。
【００１３】これに対し、本発明構成の素子の場合に
は、５図(c)に示すように、単位となる各電導体線の厚
さ５が各電導体線の線幅４や表皮深さ８の２倍よりも大
きく、電導体線の線幅が表皮深さの２倍よりも小さい構
造となっているために、電導体線全体が電気伝導に寄与
し、有効に抵抗の低減を図ることができる。この場合、
特に、各電導体線間の間隔10を小さくすることによっ
て、素子全体としての抵抗を一定の占有面積内で有効に
低減することができる。
は、５図(c)に示すように、単位となる各電導体線の厚
さ５が各電導体線の線幅４や表皮深さ８の２倍よりも大
きく、電導体線の線幅が表皮深さの２倍よりも小さい構
造となっているために、電導体線全体が電気伝導に寄与
し、有効に抵抗の低減を図ることができる。この場合、
特に、各電導体線間の間隔10を小さくすることによっ
て、素子全体としての抵抗を一定の占有面積内で有効に
低減することができる。
【００１４】
【実施例２】図６は本発明インダクタンス素子の他の実
施例の構成の平面図を示したものである。なお、図中の
符号は上記例の場合と同一の内容を示す。
施例の構成の平面図を示したものである。なお、図中の
符号は上記例の場合と同一の内容を示す。
【００１５】本実施例の構成は図１の構成と類似してい
るが、図１の構成と異なる点は、各電導体線の配線の中
間部分で細い配線を並列接続する部分を複数個所設けた
ことにある。このような構成とすることによって、配線
抵抗をさらに低減することができ、また、配線中間での
断線の影響を低減し得、製作歩留りを向上することがで
きる。
るが、図１の構成と異なる点は、各電導体線の配線の中
間部分で細い配線を並列接続する部分を複数個所設けた
ことにある。このような構成とすることによって、配線
抵抗をさらに低減することができ、また、配線中間での
断線の影響を低減し得、製作歩留りを向上することがで
きる。
【００１６】
【実施例３】図７は本発明インダクタンス素子のさらに
他の実施例の構成の平面図を示したものである。
他の実施例の構成の平面図を示したものである。
【００１７】本実施例の構成は図１および図６の構成と
類似しているが、上記実施例の構成と異なる点は、配線
の中間部分で細い配線を並列接続する部分を配線のコー
ナー部として、電導体細線の折れ曲がりを極力減少した
点にある。このような構成とすることによって、形成パ
ターンを単純化し得、製作をより容易にすることができ
る。
類似しているが、上記実施例の構成と異なる点は、配線
の中間部分で細い配線を並列接続する部分を配線のコー
ナー部として、電導体細線の折れ曲がりを極力減少した
点にある。このような構成とすることによって、形成パ
ターンを単純化し得、製作をより容易にすることができ
る。
【００１８】
【発明の効果】以上述べてきたように、半導体装置等に
用いるインダクタンス素子を本発明構成の素子とするこ
とによって、従来技術の有していた課題を解決して、表
皮効果による抵抗増加を来すこと無く、電導体厚さの増
加によって素子を低抵抗化することができる。
用いるインダクタンス素子を本発明構成の素子とするこ
とによって、従来技術の有していた課題を解決して、表
皮効果による抵抗増加を来すこと無く、電導体厚さの増
加によって素子を低抵抗化することができる。
【００１９】また、これによって、バンドパスフィルタ
のマイクロチップ化を図ることができる。
のマイクロチップ化を図ることができる。
【図１】図１は本発明インダクタンス素子の概略構成を
示す平面図。
示す平面図。
【図２】図２は本発明インダクタンス素子の概略構成を
示す断面図。
示す断面図。
【図３】図３は従来構成のインダクタンス素子の概略構
成を示す平面図。
成を示す平面図。
【図４】図４は従来構成のインダクタンス素子の概略構
成を示す断面図。
成を示す断面図。
【図５】図５はインダクタンス素子の構成要素である電
導体線の断面図で、(a)は従来構成インダクタンス素子
の電導体線の断面図、(b)は従来構成インダクタンス素
子の電導体線で線の厚さを大きくした場合の断面図、
(c)は本発明インダクタンス素子の電導体線の断面図。
導体線の断面図で、(a)は従来構成インダクタンス素子
の電導体線の断面図、(b)は従来構成インダクタンス素
子の電導体線で線の厚さを大きくした場合の断面図、
(c)は本発明インダクタンス素子の電導体線の断面図。
【図６】図６は本発明インダクタンス素子の他の実施例
の構成を示す平面図。
の構成を示す平面図。
【図７】図７は本発明インダクタンス素子のさらに他の
実施例の構成を示す平面図。
実施例の構成を示す平面図。
１…基板、２…電導体線、３…図２の断面の位置、４…
電導体の線幅、５…電導体の厚さ、６…電導体線の束、
７…図４の断面の位置、８…表皮深さ、９…電導体内部
(表皮深さよりも深い個所)、10…電導体線の間隔。
電導体の線幅、５…電導体の厚さ、６…電導体線の束、
７…図４の断面の位置、８…表皮深さ、９…電導体内部
(表皮深さよりも深い個所)、10…電導体線の間隔。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−123706（ＪＰ，Ａ) 実開 昭62−157106（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01F 17/00
Claims (1)
- 【請求項１】素子を構成する電導体線の線幅を、表皮効
果における表皮深さ(使用する主たる周波数ｆに対し表
皮深さをδとした場合にδ＝(ρ/(πｆμ))で与えられ
る。ここで、ρは電導体比抵抗、μは電導体透磁率）の
２倍と同等乃至はそれ以下とし、かつ該電導体線の厚さ
を表皮深さの２倍と同等乃至はそれ以上とした複数の電
導体線を電気的に並列に接続して構成したことを特徴と
するインダクタンス素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP203591A JP2827184B2 (ja) | 1991-01-11 | 1991-01-11 | インダクタンス素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP203591A JP2827184B2 (ja) | 1991-01-11 | 1991-01-11 | インダクタンス素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04239106A JPH04239106A (ja) | 1992-08-27 |
| JP2827184B2 true JP2827184B2 (ja) | 1998-11-18 |
Family
ID=11518078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP203591A Expired - Lifetime JP2827184B2 (ja) | 1991-01-11 | 1991-01-11 | インダクタンス素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2827184B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2602168Y2 (ja) * | 1992-12-11 | 1999-12-27 | 太陽誘電株式会社 | 積層セラミックインダクタ |
| JP2002353030A (ja) * | 2001-05-25 | 2002-12-06 | Kawasaki Steel Corp | 表面実装型平面磁気素子および集積型回路部品 |
| DE10132847A1 (de) * | 2001-07-06 | 2003-01-30 | Fraunhofer Ges Forschung | Leiter und Spule mit verringerten Wirbelstromverlusten |
-
1991
- 1991-01-11 JP JP203591A patent/JP2827184B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04239106A (ja) | 1992-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4042952A (en) | R. F. power transistor device with controlled common lead inductance | |
| JP3129506B2 (ja) | マイクロ波遅波回路 | |
| JP2827184B2 (ja) | インダクタンス素子 | |
| JPH0624223B2 (ja) | マイクロ波集積回路装置 | |
| JPH09238005A (ja) | 高周波線路、それを用いた高周波回路、低雑音増幅器 | |
| JP3351613B2 (ja) | マイクロ波集積回路 | |
| JP2658376B2 (ja) | 半導体装置 | |
| TW543236B (en) | High frequency semiconductor device | |
| JP2569697B2 (ja) | モノリシックマイクロ波集積回路の配線構造 | |
| JPH0725601U (ja) | 電子部品 | |
| JPS6364081B2 (ja) | ||
| JPS63184358A (ja) | 半導体集積回路 | |
| JP2963189B2 (ja) | マイクロ線路の配線構造及びその製法 | |
| JP2000357774A (ja) | 複数本導線線路、インダクタ素子及びモノリシックマイクロ波集積回路 | |
| JPS62229958A (ja) | 半導体装置 | |
| JP2529778Y2 (ja) | マイクロ波集積回路 | |
| JPH01303706A (ja) | Ｍｍｉｃ用インダクタンス | |
| JP2808963B2 (ja) | 半導体装置 | |
| JPH0513234A (ja) | インダクタンス素子 | |
| JPH0513235A (ja) | インダクタンス素子 | |
| JPH0770892B2 (ja) | 共平面ハイブリツド回路 | |
| JPH01141402A (ja) | マイクロ波集積回路装置 | |
| JP2793405B2 (ja) | 集積回路装置 | |
| JPH1098152A (ja) | マイクロ波集積回路装置 | |
| JPS647682B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20070918 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080918 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080918 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090918 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090918 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100918 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100918 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20110918 |