JPH1098152A - マイクロ波集積回路装置 - Google Patents

マイクロ波集積回路装置

Info

Publication number
JPH1098152A
JPH1098152A JP8247873A JP24787396A JPH1098152A JP H1098152 A JPH1098152 A JP H1098152A JP 8247873 A JP8247873 A JP 8247873A JP 24787396 A JP24787396 A JP 24787396A JP H1098152 A JPH1098152 A JP H1098152A
Authority
JP
Japan
Prior art keywords
transistor
signal line
electrode
conductor layer
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8247873A
Other languages
English (en)
Inventor
Yasuhiko Kuriyama
保彦 栗山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP8247873A priority Critical patent/JPH1098152A/ja
Priority to US08/917,607 priority patent/US5986325A/en
Publication of JPH1098152A publication Critical patent/JPH1098152A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microwave Amplifiers (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】トランジスタの接地インダクタを効果的に減少
させて、高周波領域においても十分な利得が得られるマ
イクロ波集積回路装置を提供する。 【解決手段】バイポーラトランジスタ２が形成された半
導体基板１と、この半導体基板１上に形成されたマイク
ロストリップ線路とを備え、マイクロストリップ線路
は、ベース電極４ａの入出力信号線路８および９の両方
の端部に電気的に接続された接地導体層６と、接地導体
層６上に形成された絶縁体層７と、絶縁体層７上に形成
され、トランジスタのエミッタ電極５およびコレクタ電
極３にそれぞれ接続された入力信号線路８および出力信
号線路９からなる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、マイクロ波集積回
路装置に係り、特にトランジスタ増幅器と伝送線路を同
一の半導体基板上に形成したモノリシック構造のマイク
ロ波集積回路装置に関する。
【０００２】
【従来の技術】マイクロ波帯やミリ波帯で使用されるマ
イクロ波集積回路（ＭＩＣ）、特に能動素子にパイポー
ラトランジスタを用い、トランジスタ増幅器と伝送線路
を同一の半導体基板上に形成するモノリシックマイクロ
波集積回路（ＭＭＩＣ）では、半導体基板上に形成した
マイクロストリップ線路やコプレーナ線路によって伝送
線路を構成することが一般的に行われる。
【０００３】図７は、従来のマイクロストリップ線路を
用いたＭＭＩＣの構成を示す平面図である。半導体基板
（例えばＧａＡｓ基板）１０１上に、バイポーラトラン
ジスタ１０２としてコレクタ領域１０３、ベース領域１
０４、エミッタ領域１０５を有するマルチエミッタトラ
ンジスタが形成されている。トランジスタ１０２はベー
ス接地増幅器を構成しており、そのエミッタ電極は入力
信号線路１０８に接続され、コレクタ電極は出力信号線
路１０９に接続されている。また、トランジスタ１０２
のベース電極は引き出し線路１１０により共通接続さ
れ、この引き出し線路１１０の両端がビアホール１１
１，１１２を介して、半導体基板１０１の裏面に形成さ
れた図示しない接地導体層に接続されている。
【０００４】この構成では、ベース電極から接地導体層
までの接地経路の引き回しが長くなるため、図８に示す
ようにベース電極と接地導体層（グラウンドＧＮＤ）と
の間に、接地経路の線路による寄生インダクタ（以下、
接地インダクタという）Ｌが存在する。この接地インダ
クタＬの値は一般には小さいため、数ＧＨｚ程度までの
周波数では特に問題とならないが、１０数ＧＨｚ程度以
上の高周波領域になると、トランジスタ１０２の利得を
低下させる原因となるという問題がある。
【０００５】特に、高出力化を図るため、図７に示すよ
うにトランジスタ１０２をマルチエミッタ化した場合、
トランジスタ１０２が図中の上下方向、すなわち信号の
伝達方向に対して直交する方向に広がって、引き出し線
路１１０が長くなるために接地インダクタＬが増大する
ことに加えて、マルチエミッタ化によってトランジスタ
の低インピーダンスとなり接地インダクタの影響を受け
易くなるために、トランジスタの利得低下は顕著とな
る。
【０００６】一方、伝送線路としてマイクロストリップ
線路に代えてコプレーナ線路を用いる場合、ビアホール
を用いず、半導体基板上のトランジスタ領域の外側に設
けた接地導体にベース電極を接続するが、この場合にお
いても同様に接地インダクタによる利得低下の問題が生
じ、特にトランジスタをマルチエミッタすると、その問
題が顕著となる。
【０００７】
【発明が解決しようとする課題】上述したように、マイ
クロストリップ線路やコプレーナ線路を伝送線路として
用いた従来のＭＭＩＣでは、１０数ＭＨｚ以上といった
高周波領域においてはトランジスタの接地インダクタに
よりトランジスタの利得が低下し、特に高出力化を図る
べくトランジスタをマルチエミッタ化した場合、利得低
下が著しくなり、マルチエミッタ化の利点が生かせなく
なるという問題があった。
【０００８】本発明は、トランジスタの接地インダクタ
を効果的に減少させて、高周波領域においても十分な利
得が得られるマイクロ波集積回路装置を提供することを
目的とする。
【０００９】
【課題を解決するための手段】上記の課題を解決するた
め、本発明はトランジスタが形成された半導体基板上
に、接地導体層と絶縁体層および信号線路からなるマイ
クロストリップ線路を形成し、半導体基板上でトランジ
スタの被接地電極と接地導体層との接続を行うようにし
たことを基本的な特徴とする。
【００１０】すなわち、本発明に係るマイクロ波集積回
路装置は、少なくとも一つのトランジスタが形成された
半導体基板と、この半導体基板上に形成されたマイクロ
ストリップ線路とを備え、このマイクロストリップ線路
は、縁体層を挟んで接地導体層と入力信号線路および出
力信号線路を設けて構成され、接地導体層はトランジス
タの被接地電極と電気的に接続され、入力信号線路およ
び出力信号線路はトランジスタの入力電極および出力電
極にそれぞれ接続される。
【００１１】また、マイクロストリップ線路は、半導体
基板上に接地導体層、絶縁体層、入力信号線路および出
力信号線路が順次積層された構成であってもよいし、半
導体基板上に入力信号線路および出力信号線路が形成さ
れ、これらの信号線路を覆うように絶縁体層が形成さ
れ、その上に接地導体層が形成された、いわゆる逆スト
リップ線路構造であってもよい。
【００１２】さらに、接地導体層はトランジスタの被接
地電極の入力信号線路側端部および出力信号線路側の端
部の両方に接続されるか、または入力信号線路側の端部
に接続されるようにすることが望ましい。
【００１３】トランジスタとしてはバイポーラトランジ
スタが好適に用いられ、ベース接地の場合はベース電極
が接地導体層に接続され、エミッタ電極が入力信号線路
に接続され、コレクタ電極が出力信号線路に接続され
る。また、エミッタ接地の場合は、エミッタ電極が接地
導体層に接続され、ベース電極が入力信号線路に接続さ
れ、コレクタ電極が出力信号線路に接続される。さら
に、トランジスタはマルチエミッタ化したバイポーラト
ランジスタであってもよい。この場合、マルチエミッタ
トランジスタの各々の被接地電極が個別に接地導体層に
直接接続されるようにする。
【００１４】このように構成される本発明のマイクロ波
集積回路装置では、トランジスタの被接地電極（ベース
接地の場合はベース電極、エミッタ接地の場合はエミッ
タ電極）が接地導体層に直接か、または薄い絶縁体層を
介して積層された接地導体層に接続されるため、その引
き回しの長さは非常に少ない。従って、接地経路の信号
線路による寄生インダクタであるトランジスタの接地イ
ンダクタが非常に小さくなり、接地インダクタによるト
ランジスタの利得低下が避けられる。
【００１５】また、接地導体層をトランジスタの被接地
電極の入力信号線路側および出力信号線路側の端部に接
続するようにすると、接地インダクタンスをさらに効果
的に下げることができる。特にトランジスタをベース接
地とした場合、入力インピーダンスが小さくなるため、
実効的に接地インダクタが大きくなる被接地電極の入力
信号線路側の端部のみに接地導体層を接続するようにし
てもよい。
【００１６】さらに、トランジスタをマルチエミッタ化
した場合においては、各々の被接地電極を入力信号線路
側と出力信号線路側の両端で接地導体層に個別に接続す
ることによって、被接地電極の接地導体層に接続される
領域が増えるため、より効果的に接地インダクタの値が
減少されるので、シングルエミッタと同等の利得を維持
しながら、マルチエミッタ化による高出力化が可能とな
る。
【００１７】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態を説明する。 （第１の実施形態）図１は、本発明の第１の実施形態に
係るマイクロ波集積回路装置（ＭＭＩＣ）の構成を示す
図であり、（ａ）は平面図、また（ｂ）はＡ−Ａ線に沿
う断面図である。本実施形態は、バイポーラトランジス
タをベース接地増幅器として構成した例である。
【００１８】半導体基板１は、高周波特性に優れた例え
ばＧａＡｓ基板であり、コレクタ領域３、ベース領域４
およびエミッタ領域５を有するバイポーラトランジスタ
２が形成されている。半導体基板１のトランジスタ形成
領域を除く領域上に接地導体層６が形成され、この接地
導体層６の上に例えばエポキシその他の樹脂の薄膜から
なる絶縁体層７が形成されている。そして、絶縁体層７
上に入力信号線路８および出力信号線路９が形成されて
いる。接地導体層６、絶縁体層７、入力信号線路８およ
び出力信号線路９は、マイクロストリップ線路を構成す
る。
【００１９】図２は、接地導体層６の部分を取り出して
示す平面図であり、斜線部が接地導体層６が形成された
部分である。この図２からも分かるように、接地導体層
６は二つのベース電極引き出し部６ａ，６ｂを有し、こ
れらのベース電極引き出し部６ａ，６ｂが被接地電極で
あるベース電極４ａの入力信号線路８側の端部および出
力信号線路９側の端部にそれぞれ接続されている。これ
により、接地導体層６は入力信号線路８の下部の領域と
出力信号線路９の下部の領域がベース電極４ａを介して
連絡された構成となる。
【００２０】一方、入力信号線路８の先端はトランジス
タ２の入力電極であるエミッタ電極に接続されている。
また、出力信号線路９の先端は二分岐され、トランジス
タ２の出力電極であるコレクタ電極に接続されている。
コレクタ領域３は、この例では図１（ｂ）の上下方向の
両端に段差を有し、この段差部の電極に出力信号線路９
の二つのコレクタ電極引き出し部９ａが接続されてい
る。
【００２１】本実施形態によると、トランジスタ２の接
地インダクタの値を非常に小さくすることが可能であ
り、これによって高周波領域においてもトランジスタ２
の利得を高く維持することができる。以下、この効果に
ついて詳細に説明する。
【００２２】図３は、トランジスタ２の寄生インダクタ
に注目した等価回路を示している。本実施形態の場合、
トランジスタ２のベース電極とグラウンド間の寄生イン
ダクタによる接地インダクタは、ベース電極と接地導体
層６の入力信号線路８側の電位ＧＮＤ１との間のインダ
クタＬ１と、ベース電極と接地導体層６の出力信号線路
９側の電位ＧＮＤ２との間のインダクタＬ２に分けて考
えることができる。
【００２３】ここで、本実施形態によると、前述したよ
うにベース電極４ａは入力信号線路８側および出力信号
線路９側の両端において、接地導体層６のベース電極引
き出し部６ａ，６ｂに直接接続されるため、接地インダ
クタＬ１，Ｌ２は共に非常に小さな値となる。
【００２４】言い換えれば、このような構成にすると、
入力信号線路８および接地導体層６に接続される入力端
子対からトランジスタ２のエミッタ電極およびベース電
極までに至る二つの経路間の位相差がなく、接地インダ
クタＬ１は実効的に見えなくなる。同様に、トランジス
タ２のコレクタ電極およびベース電極から出力信号線路
９および接地導体層６に接続される出力端子対までの二
つの経路間の位相差がなく、接地インダクタＬ２も実効
的に見えなくなる。従って、１０数ＧＨｚ以上の高周波
領域までトランジスタ２の理想的な特性を維持でき、接
地インダクタによる利得の低下は起こらない。
【００２５】（第２の実施形態）図４は、本発明の第２
の実施形態に係るＭＭＩＣの平面図であり、シングルエ
ミッタトランジスタに代えてマルチエミッタトランジス
タ１０を用いた以外は、基本的に第１の実施形態と同様
である。また、本実施形態では、マルチエミッタトラン
ジスタ１０における各ベース電極４ａが入力信号線路８
側および出力信号線路９側の両端で、接地導体層９に個
々に直接接続されている。
【００２６】図７に示した従来のマルチエミッタトラン
ジスタによるＭＭＩＣでは、信号の伝達方向に対して直
交する方向に各ベース電極から接地導体層への引き回し
を行うため、エミッタ数を多くするほど引き回しの距離
が増えて、接地インダクタが増大するという問題があっ
た。
【００２７】これに対し、本実施形態ではマルチエミッ
タトランジスタ１０の各ベース電極４ａが最短距離で接
地導体層９に接続されるため、接地のための引き回し距
離が長くなることはなく、むしろ各ベース電極４ａが入
力信号線路８側と出力信号線路９側の両端で接地導体層
９に接続されることにより、接地導体層９に接続される
領域が増える。このため、トランジスタ１０のインピー
ダンスが小さくなるに従って寄生インダクタによる接地
インダクタンスが小さくなる。従って、シングルエミッ
タと同等の利得を維持しつつ、マルチエミッタ化による
高出力化が可能となる。
【００２８】（第３の実施形態）図５は、本発明の第３
の実施形態に係るＭＭＩＣの平面図であり、ベース電極
４ａが入力信号線路８側の端部のみ接地導体層６に接続
されている点が第１の実施形態と異なっている。
【００２９】トランジスタ２をベース接地にすると、入
力インピーダンスは小さいが、出力インピーダンスは大
きいことから、このような構成でも図３中の接地インダ
クタＬ１，Ｌ２を共に十分に小さくすることができ、高
周波領域においても利得低下はほとんど生じないように
することが可能である。
【００３０】（第４の実施形態）図６（ａ）（ｂ）は、
本発明の第４の実施形態に係るＭＭＩＣの平面図および
Ｂ−Ｂ線に沿う断面図である。本実施形態は、バイポー
ラトランジスタ２をエミッタ接地増幅器として構成した
例であり、入力電極であるベース電極４ａには入力信号
線路８が接続され、出力電極であるコレクタ電極には出
力信号線路９が接続されている。そして、被接地電極で
あるエミッタ電極５ａに接地導体層６が接続されてい
る。この場合、接地導体層６はエミッタ電極５ａ上をエ
ミッタ電極引き出し部６ｃが覆うように形成される。
【００３１】本実施形態によっても、被接地電極である
エミッタ電極５ａが接地導体層６にエミッタ電極引き出
し部６ａにおいて直接接続されていることにより、先の
ベース接地の場合と同様に、接地インダクタを小さな値
に抑えることが可能であり、接地インダクタによる利得
の低下を避けることができる。
【００３２】なお、上述した実施形態では半導体基板１
上に接地導体層６、絶縁体層７、入力信号線路８および
出力信号線路９がこの純で積層されたマイクロストリッ
プ線路を用いた場合について説明したが、半導体基板上
にまず入力信号線路および出力信号線路を形成した後、
絶縁体層を介して接地導体層を設ける、いわゆる逆マイ
クロストリップ線路構造を採用してもよい。
【００３３】このような逆マイクロストリップ線路構造
にすると、上記実施形態に比較してトランジスタの被接
地電極から接地導体層までの引き回しは絶縁体層の膜厚
分だけ長くなるが、絶縁体層は薄膜で形成され、半導体
基板の厚さに比較すればその膜厚は各段に小さいので、
接地インダクタの値を上記実施形態と同様に小さく抑え
ることができる。さらに、接地導体層をトランジスタの
被接地電極の少なくとも入力信号線路側の端部に接続す
ることによって、接地インダクタをさらに小さくするこ
とができる。
【００３４】
【発明の効果】以上説明したように、本発明のマイクロ
波集積回路装置では、トランジスタが形成された半導体
基板上に、接地導体層と絶縁体層および信号線路からな
るマイクロストリップ線路を形成し、半導体基板上でト
ランジスタの被接地電極を接地導体層に直接か、または
薄い絶縁体層を介して積層された接地導体層に接続した
ことによって、被接地電極から接地導体層への引き回し
が非常に短くなり、トランジスタの接地インダクタが非
常に小さくなるため、１０数ＧＨｚ帯あるいはそれ以上
の高周波領域においても接地インダクタによるトランジ
スタの利得低下を避けて良好な特性を得ることができ
る。
【００３５】また、接地導体層をトランジスタの被接地
電極の入力信号線路側および出力信号線路側の端部、特
にトランジスタをベース接地とした場合には少なくとも
入力信号線路側の端部に接続することにより、接地イン
ダクタンスをさらに効果的に下げることができる。
【００３６】さらに、トランジスタをマルチエミッタ化
した場合においては、各々の被接地電極を個別に接地導
体層に入力信号線路側と出力信号線路側の両端で接地導
体層に接続することによって、被接地電極の接地導体層
に接続される領域が増えるため、より効果的に接地イン
ダクタの値を減少させることができ、もってシングルエ
ミッタと同等の利得を維持しつつ、マルチエミッタ化に
よる高出力化を達成することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るマイクロ波集積
回路装置の構成を示す平面図およびＡ−Ａ線に沿う断面
図
【図２】図１における接地導体層のみを取り出して示す
平面図
【図３】図１におけるトランジスタの寄生インダクタに
注目したときの等価回路図
【図４】本発明の第２の実施形態に係るマイクロ波集積
回路装置の構成を示す平面図
【図５】本発明の第３の実施形態に係るマイクロ波集積
回路装置の構成を示す平面図
【図６】本発明の第４の実施形態に係るマイクロ波集積
回路装置の構成を示す平面図
【図７】従来のマイクロストリップ線路を用いたマイク
ロ波集積回路装置の構成を示す平面図
【図８】図７におけるトランジスタの寄生インダクタに
注目したときの等価回路図
【符号の説明】
１…半導体基板 ２…バイポーラトランジスタ ３…コレクタ領域 ４…ベース領域 ４ａ…ベース電極 ５…エミッタ領域 ５ａ…エミッタ電極 ６…接地導体層 ６ａ，６ｂ…ベース電極引き出し部 ６ｃ…エミッタ電極引き出し部 ７…絶縁体層 ８…入力信号線路 ９…出力信号線路 １０…マルチエミッタトランジスタ

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】少なくとも一つのトランジスタが形成され
    た半導体基板と、 前記半導体基板上に形成されたマイクロストリップ線路
    とを備え、 前記マイクロストリップ線路は、縁体層を挟んで接地導
    体層と入力信号線路および出力信号線路を設けて構成さ
    れ、前記接地導体層は前記トランジスタの被接地電極と
    電気的に接続され、前記入力信号線路および出力信号線
    路は前記トランジスタの入力電極および出力電極にそれ
    ぞれ接続されることを特徴とするマイクロ波集積回路装
    置。
  2. 【請求項２】少なくとも一つのトランジスタが形成され
    た半導体基板と、 前記半導体基板上に形成されたマイクロストリップ線路
    とを備え、 前記マイクロストリップ線路は、 前記半導体基板上に形成され、前記トランジスタの被接
    地電極と電気的に接続された接地導体層と、 前記接地導体層上に形成された絶縁体層と、 前記絶縁体層上に形成され、前記トランジスタの入力電
    極および出力電極にそれぞれ接続された入力信号線路お
    よび出力信号線路とからなることを特徴とするマイクロ
    波集積回路装置。
  3. 【請求項３】少なくとも一つのトランジスタが形成され
    た半導体基板と、 前記半導体基板上に形成されたマイクロストリップ線路
    とを備え、 前記マイクロストリップ線路は、 前記半導体基板上に形成され、前記トランジスタの入力
    電極および出力電極にそれぞれ接続された入力信号線路
    および出力信号線路と、 前記半導体基板上に前記入力信号線路および出力信号線
    路を覆うように形成された絶縁体層と、 前記絶縁体層上に形成され、前記トランジスタの被接地
    電極と電気的に接続された接地導体層とからなることを
    特徴とするマイクロ波集積回路装置。
JP8247873A 1996-09-19 1996-09-19 マイクロ波集積回路装置 Pending JPH1098152A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8247873A JPH1098152A (ja) 1996-09-19 1996-09-19 マイクロ波集積回路装置
US08/917,607 US5986325A (en) 1996-09-19 1997-08-26 Microwave integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8247873A JPH1098152A (ja) 1996-09-19 1996-09-19 マイクロ波集積回路装置

Publications (1)

Publication Number Publication Date
JPH1098152A true JPH1098152A (ja) 1998-04-14

Family

ID=17169893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8247873A Pending JPH1098152A (ja) 1996-09-19 1996-09-19 マイクロ波集積回路装置

Country Status (2)

Country Link
US (1) US5986325A (ja)
JP (1) JPH1098152A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2830685A1 (fr) * 2001-10-09 2003-04-11 Thales Sa Contact de base de transistor bipolaire
FR2830684A1 (fr) * 2001-10-09 2003-04-11 Thales Sa Contact de base de transistor bipolaire

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3031966B2 (ja) * 1990-07-02 2000-04-10 株式会社東芝 集積回路装置
JP2679650B2 (ja) * 1994-11-21 1997-11-19 日本電気株式会社 高出力ミリ波ｍｍｉｃ

Also Published As

Publication number Publication date
US5986325A (en) 1999-11-16

Similar Documents

Publication Publication Date Title
US5352998A (en) Microwave integrated circuit having a passive circuit substrate mounted on a semiconductor circuit substrate
AU681050B2 (en) Coplanar waveguide-mounted flip chip
US10923470B2 (en) Semiconductor device
JPH06232217A (ja) フィルムキャリア信号伝送線路
US6081006A (en) Reduced size field effect transistor
JP4108817B2 (ja) マイクロ波・ミリ波回路装置とその製造方法
KR980012120A (ko) 고주파용 반도체 장치
JPH1098152A (ja) マイクロ波集積回路装置
JP3517130B2 (ja) 伝送線路、その電気的特性の調整方法、およびマイクロ波モノリシックｉｃ
JP3455413B2 (ja) 半導体装置
JPH05335487A (ja) 伝送回路素子
JPH0196965A (ja) 電界効果型半導体装置
JP3077636B2 (ja) モノリシックマイクロ波集積回路
JPH09238005A (ja) 高周波線路、それを用いた高周波回路、低雑音増幅器
US4786881A (en) Amplifier with integrated feedback network
US6521972B1 (en) RF power transistor having low parasitic impedance input feed structure
JP3051430B2 (ja) マイクロ波集積回路
JP2001345606A (ja) Ｍｍｉｃ増幅器
JP2534841B2 (ja) マイクロ波集積回路用外囲器
JP2781557B2 (ja) マイクロ波集積回路用受動回路装置
JPH06164266A (ja) マイクロ波増幅器
JP2674750B2 (ja) 半導体装置
JP3414601B2 (ja) 半導体装置
JPH0249733Y2 (ja)
JP3402795B2 (ja) 半導体装置