JP2825039B2 - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JP2825039B2 JP2825039B2 JP4061626A JP6162692A JP2825039B2 JP 2825039 B2 JP2825039 B2 JP 2825039B2 JP 4061626 A JP4061626 A JP 4061626A JP 6162692 A JP6162692 A JP 6162692A JP 2825039 B2 JP2825039 B2 JP 2825039B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- memory cell
- bit line
- cell array
- capacitor electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【産業上の利用分野】本発明はダイナミック型の半導体
記憶装置（以下ＤＲＡＭと記す）に関し、特にメモリセ
ルアレイ部と周辺回路部との境界部に配置されるメモリ
セル構造に関する。
記憶装置（以下ＤＲＡＭと記す）に関し、特にメモリセ
ルアレイ部と周辺回路部との境界部に配置されるメモリ
セル構造に関する。
【０００２】
【従来の技術】メモリセルアレイを構成する際、メモリ
セルアレイ部と周辺回路部との境界部は、メモリセルア
レイ中心部に比べパターンの変化が激しく、大きな段差
の変化がある。このため、メモリセル以外の周辺回路部
との境界に配置される両端部のメモリセルは、セルアレ
イの中心部に配置されるメモリセルとはその製造過程に
於て、露光、エッチング等の最適条件が異なり、セルア
レイ中心部のものに対し、蓄積容量等が変化してしま
う。このため、これらを補償するため、いくつかの工夫
が必要となる。ひとつは、境界部に当たるメモリセルの
容量部（スタックポリシリコン膜部）のワード線方向へ
の太りによる隣接メモリセルの容量部との短絡を避ける
ために行なうエッチング時のサイドエッチ等の製造プロ
セス上のバラツキによる蓄積容量の減少等への考慮であ
り、もうひとつはメモリセル間での構造上のバランスを
とる考慮である。
セルアレイ部と周辺回路部との境界部は、メモリセルア
レイ中心部に比べパターンの変化が激しく、大きな段差
の変化がある。このため、メモリセル以外の周辺回路部
との境界に配置される両端部のメモリセルは、セルアレ
イの中心部に配置されるメモリセルとはその製造過程に
於て、露光、エッチング等の最適条件が異なり、セルア
レイ中心部のものに対し、蓄積容量等が変化してしま
う。このため、これらを補償するため、いくつかの工夫
が必要となる。ひとつは、境界部に当たるメモリセルの
容量部（スタックポリシリコン膜部）のワード線方向へ
の太りによる隣接メモリセルの容量部との短絡を避ける
ために行なうエッチング時のサイドエッチ等の製造プロ
セス上のバラツキによる蓄積容量の減少等への考慮であ
り、もうひとつはメモリセル間での構造上のバランスを
とる考慮である。
【０００３】図５はＤＲＡＭのチップレイアウトの一例
を概略的に示す図、図６は図５におけるメモリセルアレ
イ領域Ｂのセンス増幅器Ｃ側の部分を示す平面図、図７
は図６のＸ−Ｘ線断面図である。
を概略的に示す図、図６は図５におけるメモリセルアレ
イ領域Ｂのセンス増幅器Ｃ側の部分を示す平面図、図７
は図６のＸ−Ｘ線断面図である。
【０００４】境界部のメモリセルでは、境界部における
製造上のバラツキを考慮し、電荷蓄積用キャパシタの第
１のキャパシタ電極７Ｌをメモリセルアレイ内部のもの
（７）に比較してビット線１０方向に張り出した設計に
し、エッチングによる容量の減少を補償している。
製造上のバラツキを考慮し、電荷蓄積用キャパシタの第
１のキャパシタ電極７Ｌをメモリセルアレイ内部のもの
（７）に比較してビット線１０方向に張り出した設計に
し、エッチングによる容量の減少を補償している。
【０００５】また容量部を形成する必要のない領域（ワ
ード線５がビット線方向に後退している部分）にもメモ
リセル間のバランスを考慮してダミーキャパシタ電極７
Ｄを形成している。
ード線５がビット線方向に後退している部分）にもメモ
リセル間のバランスを考慮してダミーキャパシタ電極７
Ｄを形成している。
【０００６】
【発明が解決しようとする課題】前述のように、従来の
メモリセルアレイ部と周辺回路部との境界部では、製造
プロセス上のバラツキ、メモリセル間のバランスを考慮
する必要があり、蓄積容量確保のためビット線方向（周
辺回路側）に蓄積容量部を張り出した構造にしている
が、ビット線方向の面積の増大を招いてしまう欠点があ
った。
メモリセルアレイ部と周辺回路部との境界部では、製造
プロセス上のバラツキ、メモリセル間のバランスを考慮
する必要があり、蓄積容量確保のためビット線方向（周
辺回路側）に蓄積容量部を張り出した構造にしている
が、ビット線方向の面積の増大を招いてしまう欠点があ
った。
【０００７】
【課題を解決するための手段】本発明は、第１導電型半
導体基板の表面部に選択的に形成された１対の第２導電
型不純物拡散層および前記１対の第２導電型不純物拡散
層で挟まれた領域をゲート絶縁膜を介して選択的に被覆
するゲート電極を有するスイッチング用トランジスタ
と、前記１対の第２導電型不純物拡散層の一方に接続さ
れ、前記ゲート電極の少なくとも一部を層間絶縁膜を介
して被覆する第１のキャパシタ電極および前記第１のキ
ャパシタ電極をキャパシタ絶縁膜を介して被覆する第２
のキャパシタ電極からなる電荷蓄積用キャパシタとから
なるメモリセルとを有し、前記メモリセルを行方向に千
鳥状に配置し複数のメモリセルのゲート電極を前記行方
向にジグザグに連結したワード線および前記ワード線と
交わる列方向に配置され前記スイッチング用トランジス
タの１対の第２導電型不純物拡散層の他方に接続された
ビット線からなるメモリセルアレイと、前記メモリセル
アレイに隣接して前記ビット線の走行方向に配置される
周辺回路とを有する半導体記憶装置において、前記メモ
リセルアレイの前記周辺回路側の端部には、隣接するビ
ット線側に張り出された第１のキャパシタ電極とダミー
キャパシタ電極とがビット線１列おきにそれぞれ配置さ
れているというものである。
導体基板の表面部に選択的に形成された１対の第２導電
型不純物拡散層および前記１対の第２導電型不純物拡散
層で挟まれた領域をゲート絶縁膜を介して選択的に被覆
するゲート電極を有するスイッチング用トランジスタ
と、前記１対の第２導電型不純物拡散層の一方に接続さ
れ、前記ゲート電極の少なくとも一部を層間絶縁膜を介
して被覆する第１のキャパシタ電極および前記第１のキ
ャパシタ電極をキャパシタ絶縁膜を介して被覆する第２
のキャパシタ電極からなる電荷蓄積用キャパシタとから
なるメモリセルとを有し、前記メモリセルを行方向に千
鳥状に配置し複数のメモリセルのゲート電極を前記行方
向にジグザグに連結したワード線および前記ワード線と
交わる列方向に配置され前記スイッチング用トランジス
タの１対の第２導電型不純物拡散層の他方に接続された
ビット線からなるメモリセルアレイと、前記メモリセル
アレイに隣接して前記ビット線の走行方向に配置される
周辺回路とを有する半導体記憶装置において、前記メモ
リセルアレイの前記周辺回路側の端部には、隣接するビ
ット線側に張り出された第１のキャパシタ電極とダミー
キャパシタ電極とがビット線１列おきにそれぞれ配置さ
れているというものである。
【０００８】
【実施例】次に本発明の実施例について、図面を参照し
て具体的に説明する。
て具体的に説明する。
【０００９】図１は本発明の第１の実施例を示す平面
図、図２は図１のＸ−Ｘ線断面図である。
図、図２は図１のＸ−Ｘ線断面図である。
【００１０】この実施例は、ｐ型シリコン基板１０１の
表面部に選択的に形成された１対のｎ型不純物拡散層１
０２および１対のｎ型不純物拡散層１０２で挟まれた領
域をゲート絶縁膜１０４を介して選択的に被覆するゲー
ト電極１０５を有するスイッチング用トランジスタと、
１対のｎ型不純物拡散層１０２の一方にコンタクト穴Ｃ
１を介して接続され、ゲート電極１０５の少なくとも一
部を層間絶縁膜１０６を介して被覆する第１のキャパシ
タ電極１０７および第１のキャパシタ電極１０７をキャ
パシタ絶縁膜（図示しない）を介して被覆する第２のキ
ャパシタ電極１０８からなる電荷蓄積用キャパシタとか
らなるメモリセルとを有し、メモリセルを行方向に千鳥
状に配置し複数のメモリセルのゲート電極を行方向にジ
グザグに連結したワード線（１０５）およびワード線と
交わる列方向に配置され前記スイッチン用トランジスタ
の１対のｎ型不純物拡散層の他方にコンタクト穴Ｃ２を
介して接続されたビット線１１０からなるメモリセルア
レイと、メモリセルアレイに隣接してビット線１１０の
走行方向に配置される周辺回路（Ｃ）とを有する半導体
記憶装置において、メモリセルアレイの周辺回路側の端
部には、隣接するビット線側に張り出されたＴ字形の第
１のキャパシタ電極１０７Ｌおよびダミーキャパシタ電
極１０７Ｄが１列おきに配置されているというものであ
る。メモリセルアレイ端部の電荷蓄積用キャパシタがＴ
字形をなしているので、ビット線方向に沿った寸法を従
来例より小さくでき、メモリセルアレイ領域の面積を小
さくできる。
表面部に選択的に形成された１対のｎ型不純物拡散層１
０２および１対のｎ型不純物拡散層１０２で挟まれた領
域をゲート絶縁膜１０４を介して選択的に被覆するゲー
ト電極１０５を有するスイッチング用トランジスタと、
１対のｎ型不純物拡散層１０２の一方にコンタクト穴Ｃ
１を介して接続され、ゲート電極１０５の少なくとも一
部を層間絶縁膜１０６を介して被覆する第１のキャパシ
タ電極１０７および第１のキャパシタ電極１０７をキャ
パシタ絶縁膜（図示しない）を介して被覆する第２のキ
ャパシタ電極１０８からなる電荷蓄積用キャパシタとか
らなるメモリセルとを有し、メモリセルを行方向に千鳥
状に配置し複数のメモリセルのゲート電極を行方向にジ
グザグに連結したワード線（１０５）およびワード線と
交わる列方向に配置され前記スイッチン用トランジスタ
の１対のｎ型不純物拡散層の他方にコンタクト穴Ｃ２を
介して接続されたビット線１１０からなるメモリセルア
レイと、メモリセルアレイに隣接してビット線１１０の
走行方向に配置される周辺回路（Ｃ）とを有する半導体
記憶装置において、メモリセルアレイの周辺回路側の端
部には、隣接するビット線側に張り出されたＴ字形の第
１のキャパシタ電極１０７Ｌおよびダミーキャパシタ電
極１０７Ｄが１列おきに配置されているというものであ
る。メモリセルアレイ端部の電荷蓄積用キャパシタがＴ
字形をなしているので、ビット線方向に沿った寸法を従
来例より小さくでき、メモリセルアレイ領域の面積を小
さくできる。
【００１１】図３は本発明の第２の実施例を示す平面
図、図４は図３のＸ−Ｘ線断面図である。
図、図４は図３のＸ−Ｘ線断面図である。
【００１２】この実施例は、メモリセルアレイ端部の電
荷蓄積用キャパシタの第１のキャパシタ電極２０７Ｌ−
１と、隣接するビット線側のダミーキャパシタ２０７Ｌ
−３とを同じ材料（ポリシリコン膜）の導電膜２０７Ｌ
−２で接続したものである。メモリセルアレイ端部の電
荷蓄積用キャパシタの容量は、設計上、メモリセルアレ
イ内部のものに比べて２倍以上になるので、エッチング
による減小を考慮してもなお相当に大きくなる。従っ
て、電荷保持時間はむしろ大きくなり、ソフトエラー上
好ましい結果となる。なお、第１のキャパシタ電極２０
７Ｌ−１の周辺回路接続方向の大きさを容量コンタクト
部（Ｃ１）のマージン分を考慮してできるだけ小さくし
てもよい。そうすると、ビット線方向の境界部のメモリ
セルをメモリセルアレイ中心部のものよりコンタクトマ
ージンが許す限り小さくでき、ビット線方向の面積の一
層の縮小をはかることができる。この様に容量部の面積
を確保することが出来るので、隣接メモリセルの容量部
との短絡を避けるために、隣接セル方向の容量部を細く
することも可能となる。
荷蓄積用キャパシタの第１のキャパシタ電極２０７Ｌ−
１と、隣接するビット線側のダミーキャパシタ２０７Ｌ
−３とを同じ材料（ポリシリコン膜）の導電膜２０７Ｌ
−２で接続したものである。メモリセルアレイ端部の電
荷蓄積用キャパシタの容量は、設計上、メモリセルアレ
イ内部のものに比べて２倍以上になるので、エッチング
による減小を考慮してもなお相当に大きくなる。従っ
て、電荷保持時間はむしろ大きくなり、ソフトエラー上
好ましい結果となる。なお、第１のキャパシタ電極２０
７Ｌ−１の周辺回路接続方向の大きさを容量コンタクト
部（Ｃ１）のマージン分を考慮してできるだけ小さくし
てもよい。そうすると、ビット線方向の境界部のメモリ
セルをメモリセルアレイ中心部のものよりコンタクトマ
ージンが許す限り小さくでき、ビット線方向の面積の一
層の縮小をはかることができる。この様に容量部の面積
を確保することが出来るので、隣接メモリセルの容量部
との短絡を避けるために、隣接セル方向の容量部を細く
することも可能となる。
【００１３】以上の実施例では、センス増幅器側につい
て説明したが、Ｙ−デコーダＢ側についても同様であ
る。
て説明したが、Ｙ−デコーダＢ側についても同様であ
る。
【００１４】また、図２、図４および図５において、第
１，第２のキャパシタ電極間にあるキャパシタ絶縁膜は
図示の便宜上省略した。
１，第２のキャパシタ電極間にあるキャパシタ絶縁膜は
図示の便宜上省略した。
【００１５】
【発明の効果】以上説明したように本発明は、メモリセ
ルアレイ部と周辺回路部との境界部に位置するメモリセ
ルの容量部を、隣接するビット線下のメモリセルのダミ
ーキャパシタ側に張り出した形状にすることで、ビット
線方向（周辺回路側）に電荷蓄積用キャパシタを拡大す
ることなく、メモリセルアレイ中心部と少なくとも同等
の蓄積容量を確保し、メモリセルアレイのビット線方向
の寸法を縮小することが出来る。
ルアレイ部と周辺回路部との境界部に位置するメモリセ
ルの容量部を、隣接するビット線下のメモリセルのダミ
ーキャパシタ側に張り出した形状にすることで、ビット
線方向（周辺回路側）に電荷蓄積用キャパシタを拡大す
ることなく、メモリセルアレイ中心部と少なくとも同等
の蓄積容量を確保し、メモリセルアレイのビット線方向
の寸法を縮小することが出来る。
【図１】本発明の第１の実施例を示す平面図である。
【図２】図１のＸ−Ｘ線断面図である。
【図３】本発明の第２の実施例を示す平面図である。
【図４】図３のＸ−Ｘ線断面図である。
【図５】ＤＲＡＭ構成を示す図である。
【図６】従来のＤＲＡＭを示す平面図である。
【図７】図６のＸ−Ｘ線断面図である。
１，１０１，２０１ ｐ型シリコン基板 ２，１０２，２０２ ｎ型不純物拡散層 ３，１０３，２０３ フィールド酸化膜 ４，１０４，２０４ ゲート絶縁膜 ５，１０５，２０５ ゲート電極（ワード線） ６，１０６，２０６ 層間絶縁膜 ７，１０７，１０７Ｌ，２０７，２０７Ｌ−１，２０７
Ｌ−２，２０７Ｌ−３第１のキャパシタ電極 ７Ｄ，１０７Ｄ ダミーキャパシタ電極 ８，１０８，２０８ 第２のキャパシタ電極（セルプ
レート） ９，１０９，２０９ 層間絶縁膜 １０，１１０，２１０ ビット線 １１，１１１，２１１ カバー絶縁膜
Ｌ−２，２０７Ｌ−３第１のキャパシタ電極 ７Ｄ，１０７Ｄ ダミーキャパシタ電極 ８，１０８，２０８ 第２のキャパシタ電極（セルプ
レート） ９，１０９，２０９ 層間絶縁膜 １０，１１０，２１０ ビット線 １１，１１１，２１１ カバー絶縁膜
Claims (3)
- 【請求項１】 第１導電型半導体基板の表面部に選択的
に形成された１対の第２導電型不純物拡散層および前記
１対の第２導電型不純物拡散層で挟まれた領域をゲート
絶縁膜を介して選択的に被覆するゲート電極を有するス
イッチング用トランジスタと、前記１対の第２導電型不
純物拡散層の一方に接続され、前記ゲート電極の少なく
とも一部を層間絶縁膜を介して被覆する第１のキャパシ
タ電極および前記第１のキャパシタ電極をキャパシタ絶
縁膜を介して被覆する第２のキャパシタ電極からなる電
荷蓄積用キャパシタとからなるメモリセルとを有し、前
記メモリセルを行方向に千鳥状に配置し複数のメモリセ
ルのゲート電極を前記行方向にジグザグに連結したワー
ド線および前記ワード線と交わる列方向に配置され前記
スイッチング用トランジスタの１対の第２導電型不純物
拡散層の他方に接続されたビット線からなるメモリセル
アレイと、前記メモリセルアレイに隣接して前記ビット
線の走行方向に配置される周辺回路とを有する半導体記
憶装置において、前記メモリセルアレイの前記周辺回路
側の端部には、隣接するビット線側に拡張された第１の
キャパシタ電極を有する電荷蓄積用キャパシタがビット
線１列おきに配置されていることを特徴とする半導体記
憶装置。 - 【請求項２】 前記隣接するビット線側に拡張された第
１のキャパシタ電極を有する電荷蓄積用キャパシタの配
置されていないビット線にダミーキャパシタ電極が形成
されていることを特徴とする請求項１記載の半導体記憶
装置。 - 【請求項３】 前記隣接するビット線側に拡張された第
１のキャパシタ電極と前記ダミーキャパシタ電極とが接
続されていることを特徴とする請求項２記載の半導体記
憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4061626A JP2825039B2 (ja) | 1992-03-18 | 1992-03-18 | 半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4061626A JP2825039B2 (ja) | 1992-03-18 | 1992-03-18 | 半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05267569A JPH05267569A (ja) | 1993-10-15 |
| JP2825039B2 true JP2825039B2 (ja) | 1998-11-18 |
Family
ID=13176585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4061626A Expired - Fee Related JP2825039B2 (ja) | 1992-03-18 | 1992-03-18 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2825039B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4660324B2 (ja) * | 2005-09-06 | 2011-03-30 | 株式会社東芝 | Ｆｂｃメモリ装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61194771A (ja) * | 1985-02-25 | 1986-08-29 | Hitachi Ltd | 半導体記憶装置 |
-
1992
- 1992-03-18 JP JP4061626A patent/JP2825039B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05267569A (ja) | 1993-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06318681A (ja) | 半導体記憶装置及びその製造方法 | |
| JPS602784B2 (ja) | 半導体記憶装置 | |
| JP2638487B2 (ja) | 半導体記憶装置 | |
| US4131906A (en) | Dynamic random access memory using MOS FETs and method for manufacturing same | |
| US5225704A (en) | Field shield isolation structure for semiconductor memory device and method for manufacturing the same | |
| KR0176716B1 (ko) | 반도체메모리장치 및 그 제조방법 | |
| US5812443A (en) | Memory integrated circuit and methods for manufacturing the same | |
| US4979013A (en) | Semiconductor memory device | |
| JPH07202017A (ja) | 半導体集積回路装置及びその製造方法 | |
| KR100260560B1 (ko) | 실리콘-온 인슐레이터 구조를 이용한 반도체 메모리 장치 및 그제조 방법 | |
| JP2690242B2 (ja) | 半導体固定記憶装置 | |
| JP2825039B2 (ja) | 半導体記憶装置 | |
| JP3098786B2 (ja) | 半導体集積回路装置 | |
| US4173819A (en) | Method of manufacturing a dynamic random access memory using MOS FETS | |
| KR0161809B1 (ko) | 적층형 박막 트랜지스터를 가진 반도체 메모리장치 | |
| JPH0691216B2 (ja) | 半導体記憶装置 | |
| US6252263B1 (en) | Layout structure for dynamic random access memory | |
| JP3002009B2 (ja) | 半導体装置 | |
| JPS61140171A (ja) | 半導体記憶装置 | |
| KR100227640B1 (ko) | 다이나믹 랜덤 액세스 메모리 셀 어레이 | |
| JP2876665B2 (ja) | 半導体メモリ | |
| JP3070065B2 (ja) | メモリ装置 | |
| KR0131720B1 (ko) | 반도체소자 | |
| KR930000717B1 (ko) | 적층형 커패시터를 갖는 디램 | |
| JPH05326886A (ja) | メモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980811 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080911 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |