JP2815624B2 - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法

Info

Publication number
JP2815624B2
JP2815624B2 JP23434289A JP23434289A JP2815624B2 JP 2815624 B2 JP2815624 B2 JP 2815624B2 JP 23434289 A JP23434289 A JP 23434289A JP 23434289 A JP23434289 A JP 23434289A JP 2815624 B2 JP2815624 B2 JP 2815624B2
Authority
JP
Japan
Prior art keywords
film
semiconductor device
groove
sin
sio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP23434289A
Other languages
English (en)
Other versions
JPH0396236A (ja
Inventor
泰和 向川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP23434289A priority Critical patent/JP2815624B2/ja
Publication of JPH0396236A publication Critical patent/JPH0396236A/ja
Application granted granted Critical
Publication of JP2815624B2 publication Critical patent/JP2815624B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体素子の製造方法に関する。
〔従来の技術〕
従来の半導体素子では、その半導体素子本体上に窒化
硅素（以下SiNと略称する）の保護膜を形成し、更にそ
の保護膜上にポリイミド樹脂のバッファコート膜を積層
して、チップを構成するモールド樹脂から発生する応力
を緩和するように構成されていた。
〔発明が解決するための課題〕
しかし、従来の半導体素子では、保護膜であるSiN膜
の表面は平坦であるため、その表面にポリイミド樹脂の
ような材質の異なるバッファコート膜を形成すると、双
方の間の密着性が悪くなり、それらの界面に発生する応
力を十分に緩和することができないという問題点があっ
た。
この発明は、上記のような問題点を解決するためにな
されたものであって、窒化珪素の第１の膜とその上に形
成される第２の膜との密着性を良くし、それらの界面に
発生する応力を十分に緩和することができるようにした
半導体素子の製造方法を提出することを目的とする。
〔課題を解決するための手段〕
この発明は、半導体素子本体を被覆する窒化硅素の第
１の膜の表面に溝を形成しその上に第２の膜を積層する
ようにしたものである。
〔作用〕
この発明では、窒化硅素の第１の膜の表面に形成され
た溝の内部に第２の膜が入り込むため、双方の膜同士の
接触面積が増加して両者の密着性が向上する。
〔実 施 例〕
以下、この発明の一実施例を図について説明する。第
１図はこの発明による半導体素子の１実施例の断面図で
あって、（１）は半導体素子本体、（２）は窒化硅素
（SiN）の保護膜であって、その表面には微細な溝（2
1）が形成されている。（３）はポリイミド樹脂のよう
なバッファコート膜、（４）はチップを構成するモール
ド樹脂である。
次に、第１図の半導体素子を製造する方法の１実施例
を第２図によって説明する。
先ず、第２図（ａ）に示すように、半導体素子本体
（１）の表面にSiNの保護膜（２）を形成する。次に、
第２図（ｂ）に示すように、そのSiN保護膜上にSiO2を
堆積させてSiO2膜（５）を形成する。このSiO2膜はプラ
ズマCVD法によって形成してもよいし、あるいは、TEOS
（テオス）や有機ガラスによって形成されたものでもよ
い。次に、そのSiO2膜上にレジスト（図示せず）を塗布
し、それを露光、現像、エッチング（ドライエッチある
いはウエットエッチ）して、そのSiO2膜（５）に、第２
図（ｃ）に示すようにパターニングを行なってSiO2膜
（51）を形成する。この時、SiN膜（２）はパターニン
グされない。
次に、レジストを除去し、SiO2膜（51）をマスクとし
て、第２図（ｄ）に示すようにフッ化アンモニウム溶液
をスピン塗布し、それをベーキング処理してフッ化アン
モニウム膜（６）を形成する。次に、第２図（ｅ）に示
すように、CF4（四フッ化炭素）とO2（酸素）のプラズ
マ状態を形成し、その状態下でドライ処理する。この処
理によって、SiO2膜（51）は反応せずにSiN膜（２）の
みが反応し、第２図（ｆ）に示すようにSiN膜（２）の
一部がエッチングされ、溝（21）が形成される。この時
エッチングの程度はCF4とO2のプラズマ状態下での処理
時間、ガス組成比、プラズマを形成するための高周波の
出力によって調整することができる。次に、SiN膜
（２）のエッチング時にエッチングされずに残ったSiO2
膜（51）を、第２図（ｇ）に示すように、ウエットエッ
チによって除去する。その後、第２図（ｈ）に示すよう
に、溝（21）が形成されたSiN膜（２）上にポリイミド
樹脂等のバッファコート膜（３）を形成し、更にそれを
モールド樹脂（４）で被覆する。
〔発明の効果〕
以上のように、この発明によれば、窒化硅素の第１の
膜の表面に溝を形成し、その上に第２の膜を形成するよ
うにしているので、その溝の中に第２の膜が入り込み、
窒化硅素の第１の膜と第２の膜との接触面積が増加して
双方の密着性が向上し、両者の界面に発生する応力を十
分に緩和することができる。
【図面の簡単な説明】
第１図はこの発明による半導体素子の１実施例を示す断
面図、第２図（ａ）乃至（ｈ）は第１図の半導体素子を
製造する方法の１実施例を示す工程図である。 図において、（１）は半導体素子本体、（２）は第１の
膜、（３）は第２の膜、（21）は溝である。 なお、各図中同一符号は同一又は相当部分を示す。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体素子本体を被覆する窒化珪素の第１
    の膜上に酸化珪素膜を形成する工程と、 上記酸化珪素膜にパターニングを行ない、そのパターニ
    ングを行なった酸化珪素膜をマスクとして上記第１の膜
    上にフッ化アンモニウム溶液を塗布し、ベーキングする
    工程と、 上記ベーキング後、四フッ化炭素と酸素のプラズマ状態
    を形成して上記第１の膜をエッチングし、その膜に溝を
    形成する工程と、 上記酸化珪素膜を除去し、上記溝の形成された上記第１
    の膜上に第２の膜を形成する工程と、 を備えた半導体素子の製造方法。
JP23434289A 1989-09-08 1989-09-08 半導体素子の製造方法 Expired - Lifetime JP2815624B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23434289A JP2815624B2 (ja) 1989-09-08 1989-09-08 半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23434289A JP2815624B2 (ja) 1989-09-08 1989-09-08 半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JPH0396236A JPH0396236A (ja) 1991-04-22
JP2815624B2 true JP2815624B2 (ja) 1998-10-27

Family

ID=16969489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23434289A Expired - Lifetime JP2815624B2 (ja) 1989-09-08 1989-09-08 半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JP2815624B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5599746A (en) * 1994-05-06 1997-02-04 United Microelectronics Corporation Method to eliminate polycide peeling at wafer edge using extended scribe lines
US6864578B2 (en) 2003-04-03 2005-03-08 International Business Machines Corporation Internally reinforced bond pads
JP4941897B2 (ja) * 2008-02-06 2012-05-30 株式会社北村製作所 荷物集配車両の荷箱棚構造

Also Published As

Publication number Publication date
JPH0396236A (ja) 1991-04-22

Similar Documents

Publication Publication Date Title
JPS62291940A (ja) 半導体装置の製造方法
JPH01112736A (ja) 厚膜スピンオン・ガラスを使用する半導体装置の製造方法
JP2815624B2 (ja) 半導体素子の製造方法
JPH0225024A (ja) 半導体装置の製造方法
JPS6377122A (ja) 半導体装置の製造方法
JPS6410222A (en) Substrate for thin film passive element
JPH06267835A (ja) 薄膜のパターニング方法
US20030008526A1 (en) Method of forming variable oxide thicknesses across semiconductor chips
JP2975496B2 (ja) 素子分離構造の形成方法
JPH0428231A (ja) 半導体装置の製造方法
JP2545450B2 (ja) 半導体装置の製造方法
JP2873759B2 (ja) 半導体装置のウエットエッチング前処理方法
JPS61279689A (ja) 側壁保護膜を有したエツチングマスク構造とその製造方法
JPS5693331A (en) Manufacture of semiconductor device
JPH04271163A (ja) 半導体装置の製造方法
JPS63173346A (ja) 半導体装置の製造方法
JPS6066821A (ja) 半導体装置の製造方法
JPH02297934A (ja) 半導体装置の製造方法
JP3194807B2 (ja) 素子分離構造の形成方法
JPH0334323A (ja) 半導体装置の製造方法
JPS6146043A (ja) 半導体装置の製造方法
JP2677461B2 (ja) 半導体装置の製造方法
JPH01199434A (ja) 半導体素子の製造方法
JPH06338588A (ja) Ｍｉｓキャパシターとその製造方法
JPS6279625A (ja) 半導体装置の製造方法