JP2814926B2 - Ｐｄｓ伝送システムにおける遅延測定方式 - Google Patents
Ｐｄｓ伝送システムにおける遅延測定方式Info
- Publication number
- JP2814926B2 JP2814926B2 JP6198479A JP19847994A JP2814926B2 JP 2814926 B2 JP2814926 B2 JP 2814926B2 JP 6198479 A JP6198479 A JP 6198479A JP 19847994 A JP19847994 A JP 19847994A JP 2814926 B2 JP2814926 B2 JP 2814926B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- circuit
- intra
- counters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Monitoring And Testing Of Transmission In General (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Optical Communication System (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＰＤＳ（パッシブ・ダ
ブル・スター）伝送システムにおける遅延測定方式に関
し、特に消費電力を低減する遅延測定方式に関する。
ブル・スター）伝送システムにおける遅延測定方式に関
し、特に消費電力を低減する遅延測定方式に関する。
【０００２】
【従来の技術】一般に、ＰＤＳ伝送システムは１つの加
入者線終端装置と複数の加入者装置とがスターカプラに
より光学的に接続され、加入者線終端装置と複数の加入
者装置との間で主信号が送受されるものとなっている。
従来、このような伝送システムにおいて、送受される信
号の遅延量を測定する場合は、伝送路のクロックを用い
て直接カウンタを動作させ、このカウンタのカウント値
に基づいて遅延時間を算出するようにしている。即ち、
加入者線終端装置（局内装置）では、各加入者装置から
のバースト信号を時分割的に受信するために、各加入者
装置毎に上述のカウンタを用いて遅延時間を測定すると
共に、この遅延測定結果を用い各加入者装置から出力さ
れるバースト信号の送出位相を調整している。
入者線終端装置と複数の加入者装置とがスターカプラに
より光学的に接続され、加入者線終端装置と複数の加入
者装置との間で主信号が送受されるものとなっている。
従来、このような伝送システムにおいて、送受される信
号の遅延量を測定する場合は、伝送路のクロックを用い
て直接カウンタを動作させ、このカウンタのカウント値
に基づいて遅延時間を算出するようにしている。即ち、
加入者線終端装置（局内装置）では、各加入者装置から
のバースト信号を時分割的に受信するために、各加入者
装置毎に上述のカウンタを用いて遅延時間を測定すると
共に、この遅延測定結果を用い各加入者装置から出力さ
れるバースト信号の送出位相を調整している。
【０００３】
【発明が解決しようとする課題】このような局内装置の
遅延測定回路は、伝送路クロックを用いて直接カウンタ
を動作させそのカウント値から遅延時間を算出している
ため、伝送路のクロック周波数が高くなってくると、カ
ウンタは高速でカウント動作を行わなければならず、し
たがってカウンタの消費電力が増大するという問題を生
じている。
遅延測定回路は、伝送路クロックを用いて直接カウンタ
を動作させそのカウント値から遅延時間を算出している
ため、伝送路のクロック周波数が高くなってくると、カ
ウンタは高速でカウント動作を行わなければならず、し
たがってカウンタの消費電力が増大するという問題を生
じている。
【０００４】したがって本発明は、伝送路の周波数が高
くなっても消費電力を増加させずに遅延時間を測定する
ことを目的とする。
くなっても消費電力を増加させずに遅延時間を測定する
ことを目的とする。
【０００５】
【課題を解決するための手段】このような課題を解決す
るために本発明は、局内装置と複数の加入者装置とをス
ターカプラを介し光学的に接続すると共に、信号を伝送
する主信号終端・生成回路及び信号を伝送するためのク
ロック信号を発生するクロック発振器を局内装置に備
え、局内装置と各加入者装置の間で信号伝送を行うＰＤ
Ｓ伝送システムにおいて、クロック発振器から出力され
るクロック信号の周波数をｎ分周する分周回路と、ｎ分
周されたクロック信号をクロック発振器のクロック信号
により１クロックづつシフトさせてｎ個のクロック信号
を生成するクロック生成回路と、これらｎ個のクロック
信号をそれぞれ入力してカウントするｎ個のカウンタ
と、ｎ個の各カウンタのカウント値を加算する加算回路
と、主信号終端・生成回路からの測定開始指示及び測定
終了指示に基づきｎ個のカウンタの始動及び停止を制御
するカウンタ制御回路とを局内装置に設けたものであ
る。
るために本発明は、局内装置と複数の加入者装置とをス
ターカプラを介し光学的に接続すると共に、信号を伝送
する主信号終端・生成回路及び信号を伝送するためのク
ロック信号を発生するクロック発振器を局内装置に備
え、局内装置と各加入者装置の間で信号伝送を行うＰＤ
Ｓ伝送システムにおいて、クロック発振器から出力され
るクロック信号の周波数をｎ分周する分周回路と、ｎ分
周されたクロック信号をクロック発振器のクロック信号
により１クロックづつシフトさせてｎ個のクロック信号
を生成するクロック生成回路と、これらｎ個のクロック
信号をそれぞれ入力してカウントするｎ個のカウンタ
と、ｎ個の各カウンタのカウント値を加算する加算回路
と、主信号終端・生成回路からの測定開始指示及び測定
終了指示に基づきｎ個のカウンタの始動及び停止を制御
するカウンタ制御回路とを局内装置に設けたものであ
る。
【０００６】
【作用】局内装置と各加入者装置の間で行われる信号伝
送の遅延時間を測定する場合、クロック発振器から出力
され信号伝送を行うためのクロック信号をｎ分周し、こ
のｎ分周クロック信号をクロック発振器のクロック信号
により１クロックづつシフトしてｎ個のクロック信号を
生成すると共に、これらｎ個のクロック信号の各カウン
ト値を加算してこの加算値に基づき遅延時間を測定す
る。この結果、各カウンタでは分周された低速のクロッ
ク信号をカウントすることから、装置の消費電力を低減
できる。また、各加入者装置と信号を伝送する主信号終
端・生成回路からの測定開始指示及び測定終了指示に基
づきｎ個のカウンタの始動及び停止を制御する。この結
果、遅延時間を的確に測定することができる。
送の遅延時間を測定する場合、クロック発振器から出力
され信号伝送を行うためのクロック信号をｎ分周し、こ
のｎ分周クロック信号をクロック発振器のクロック信号
により１クロックづつシフトしてｎ個のクロック信号を
生成すると共に、これらｎ個のクロック信号の各カウン
ト値を加算してこの加算値に基づき遅延時間を測定す
る。この結果、各カウンタでは分周された低速のクロッ
ク信号をカウントすることから、装置の消費電力を低減
できる。また、各加入者装置と信号を伝送する主信号終
端・生成回路からの測定開始指示及び測定終了指示に基
づきｎ個のカウンタの始動及び停止を制御する。この結
果、遅延時間を的確に測定することができる。
【０００７】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例を示すブロック図である。
図１に示す実施例システムはＰＤＳ伝送システムであ
り、加入者線終端装置である局内装置１と、複数の加入
者装置２1 〜２m （ｍは２以上の整数）とが１対ｍのス
ターカプラ３により光学的に接続され、局内装置１と各
加入者装置とはスターカプラ３を介して主信号を伝送す
る。
る。図１は本発明の一実施例を示すブロック図である。
図１に示す実施例システムはＰＤＳ伝送システムであ
り、加入者線終端装置である局内装置１と、複数の加入
者装置２1 〜２m （ｍは２以上の整数）とが１対ｍのス
ターカプラ３により光学的に接続され、局内装置１と各
加入者装置とはスターカプラ３を介して主信号を伝送す
る。
【０００８】ここで、局内装置１は、主信号終端・生成
回路４、伝送路クロック発振器５、遅延測定回路６、及
び遅延測定値処理部７から構成される。遅延測定回路６
は、局内装置１と加入者装置２1 〜２m との間の遅延時
間を測定するもので、分周回路６１、シフトレジスタ６
２、カウンタ制御回路６３、カウンタ６４1 〜６４n 、
及び加算回路６５から構成される。
回路４、伝送路クロック発振器５、遅延測定回路６、及
び遅延測定値処理部７から構成される。遅延測定回路６
は、局内装置１と加入者装置２1 〜２m との間の遅延時
間を測定するもので、分周回路６１、シフトレジスタ６
２、カウンタ制御回路６３、カウンタ６４1 〜６４n 、
及び加算回路６５から構成される。
【０００９】即ち、遅延測定回路６内の分周回路６１
は、伝送路クロック発振器５から出力される周波数ｆ0
の伝送クロック信号Ａを入力してｎ分周し、このｎ分周
クロック信号Ｂをシフトレジスタ６２へ出力すると共
に、シフトレジスタ６２ではｎ分周クロック信号Ｂを伝
送クロック信号Ａに基づき１／ｆ0 づつ位相をずらした
周波数ｆ0 ／ｎのｎ個のクロック信号Ｃ1 〜Ｃn を出力
する。したがって、このシフトレジスタ６２がクロック
生成回路を構成する。
は、伝送路クロック発振器５から出力される周波数ｆ0
の伝送クロック信号Ａを入力してｎ分周し、このｎ分周
クロック信号Ｂをシフトレジスタ６２へ出力すると共
に、シフトレジスタ６２ではｎ分周クロック信号Ｂを伝
送クロック信号Ａに基づき１／ｆ0 づつ位相をずらした
周波数ｆ0 ／ｎのｎ個のクロック信号Ｃ1 〜Ｃn を出力
する。したがって、このシフトレジスタ６２がクロック
生成回路を構成する。
【００１０】そしてこれらｎ個のクロック信号Ｃ1 〜Ｃ
n は、それぞれｎ個のカウンタ６４1 〜６４n へ入力さ
れ、各カウンタでカウントされることになるが、ｎ個の
カウンタの始動及び停止は、主信号終端・生成回路４か
らの指示に基づいてカウンタ制御回路６３が制御する。
なお、加算回路６５はこれらｎ個のカウンタ６４1 〜６
４n の各カウント値を入力して各カウント値を加算し、
遅延測定値として遅延測定値処理部７へ出力する。
n は、それぞれｎ個のカウンタ６４1 〜６４n へ入力さ
れ、各カウンタでカウントされることになるが、ｎ個の
カウンタの始動及び停止は、主信号終端・生成回路４か
らの指示に基づいてカウンタ制御回路６３が制御する。
なお、加算回路６５はこれらｎ個のカウンタ６４1 〜６
４n の各カウント値を入力して各カウント値を加算し、
遅延測定値として遅延測定値処理部７へ出力する。
【００１１】次に、局内装置１と加入者装置２1 〜２m
との間の遅延時間を測定する遅延測定回路６の詳細な動
作について説明する。 主信号終端・生成回路４は各加入者装置に対し遅延測定
開始指示コマンドを送信すると同時にカウンタ制御回路
６３に対しても測定開始指示を行う。カウンタ制御回路
６３は主信号終端・生成回路９からの遅延測定開始指示
を受信すると、カウンタ６４1 〜６４n を始動させる。
こうして始動された各カウンタ６４1 〜６４n はそれぞ
れ各クロック信号Ｃ1 〜Ｃn を入力して「０」からカウ
ント動作を開始する。
との間の遅延時間を測定する遅延測定回路６の詳細な動
作について説明する。 主信号終端・生成回路４は各加入者装置に対し遅延測定
開始指示コマンドを送信すると同時にカウンタ制御回路
６３に対しても測定開始指示を行う。カウンタ制御回路
６３は主信号終端・生成回路９からの遅延測定開始指示
を受信すると、カウンタ６４1 〜６４n を始動させる。
こうして始動された各カウンタ６４1 〜６４n はそれぞ
れ各クロック信号Ｃ1 〜Ｃn を入力して「０」からカウ
ント動作を開始する。
【００１２】ここで、例えば特定の加入者装置３j から
上述の遅延測定開始指示に対する遅延測定応答が主信号
終端・生成回路４で受信され、主信号終端・生成回路４
から遅延測定終了指示が出力されると、カウンタ制御回
路６３は、この遅延測定終了指示の受信と同時に各カウ
ンタ６４1 〜６４n のカウント動作を停止させる。加算
回路６５は、このときの各カウンタ６４1 〜６４n の各
カウント値を入力して加算し遅延測定値処理部７へ出力
する。即ち、このときの加算回路６５の出力は、周波数
がｆ0 相当のクロックのクロック数を示しており、この
値が求める遅延時間になる。つまり遅延時間は、伝送路
クロック発振器５から出力されるクロック周波数ｆ0 単
位で測定できることになる。
上述の遅延測定開始指示に対する遅延測定応答が主信号
終端・生成回路４で受信され、主信号終端・生成回路４
から遅延測定終了指示が出力されると、カウンタ制御回
路６３は、この遅延測定終了指示の受信と同時に各カウ
ンタ６４1 〜６４n のカウント動作を停止させる。加算
回路６５は、このときの各カウンタ６４1 〜６４n の各
カウント値を入力して加算し遅延測定値処理部７へ出力
する。即ち、このときの加算回路６５の出力は、周波数
がｆ0 相当のクロックのクロック数を示しており、この
値が求める遅延時間になる。つまり遅延時間は、伝送路
クロック発振器５から出力されるクロック周波数ｆ0 単
位で測定できることになる。
【００１３】このように伝送路クロック発振器５から出
力される周波数ｆ0 の高速のクロック信号Ａをそのまま
カウントせずに、クロック信号Ａの周波数を分周した低
速の分周クロックＣ1 〜Ｃn をカウントして遅延時間を
測定するようにしたため、各カウンタ６４1 〜６４n に
おける消費電力は小となり、従って伝送路周波数のクロ
ックで直接遅延測定を行う場合に比べ消費電力を低減す
ることができる。
力される周波数ｆ0 の高速のクロック信号Ａをそのまま
カウントせずに、クロック信号Ａの周波数を分周した低
速の分周クロックＣ1 〜Ｃn をカウントして遅延時間を
測定するようにしたため、各カウンタ６４1 〜６４n に
おける消費電力は小となり、従って伝送路周波数のクロ
ックで直接遅延測定を行う場合に比べ消費電力を低減す
ることができる。
【００１４】
【発明の効果】以上説明したように本発明によれば、局
内装置と各加入者装置の間で行われる信号伝送の遅延時
間を測定する場合、局内装置において、信号伝送を行う
ためのクロック信号をｎ分周し、このｎ分周クロック信
号をクロック発振器のクロック信号により１クロックづ
つシフトしてｎ個のクロック信号を生成すると共に、こ
れらｎ個のクロック信号の各カウント値を加算してこの
加算値に基づき遅延時間を測定するようにしたので、各
カウンタでは分周された低速のクロック信号をカウント
することから、各カウンタの消費電力が抑制され、従っ
て装置の消費電力を低減できる。また、各加入者装置と
信号を伝送する主信号終端・生成回路からの測定開始指
示及び測定終了指示に基づきｎ個のカウンタの始動及び
停止を制御するようにしたので、遅延時間を的確に測定
することができる。
内装置と各加入者装置の間で行われる信号伝送の遅延時
間を測定する場合、局内装置において、信号伝送を行う
ためのクロック信号をｎ分周し、このｎ分周クロック信
号をクロック発振器のクロック信号により１クロックづ
つシフトしてｎ個のクロック信号を生成すると共に、こ
れらｎ個のクロック信号の各カウント値を加算してこの
加算値に基づき遅延時間を測定するようにしたので、各
カウンタでは分周された低速のクロック信号をカウント
することから、各カウンタの消費電力が抑制され、従っ
て装置の消費電力を低減できる。また、各加入者装置と
信号を伝送する主信号終端・生成回路からの測定開始指
示及び測定終了指示に基づきｎ個のカウンタの始動及び
停止を制御するようにしたので、遅延時間を的確に測定
することができる。
【図１】 本発明の一実施例を示すブロック図である。
１…局内装置、２1 〜２m …加入者装置、３…スターカ
プラ、４…主信号終端・生成回路、５…伝送路クロック
発振器、６…遅延測定回路、６１…分周回路、６２…シ
フトレジスタ、６３…カウンタ制御回路、６４1 〜６４
n …カウンタ、６５…加算回路。
プラ、４…主信号終端・生成回路、５…伝送路クロック
発振器、６…遅延測定回路、６１…分周回路、６２…シ
フトレジスタ、６３…カウンタ制御回路、６４1 〜６４
n …カウンタ、６５…加算回路。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 7/00 H04B 10/08 H04B 17/00
Claims (1)
- 【請求項１】 局内装置と複数の加入者装置とをスター
カプラを介し光学的に接続すると共に、信号を伝送する
主信号終端・生成回路及び信号を伝送するためのクロッ
ク信号を発生するクロック発振器を局内装置に備え、局
内装置と各加入者装置の間で信号の伝送を行うＰＤＳ伝
送システムにおいて、 前記クロック発振器から出力されるクロック信号の周波
数をｎ分周（ｎは２以上の整数）する分周回路と、ｎ分
周されたクロック信号を前記クロック発振器のクロック
信号により１クロックづつシフトさせてｎ個のクロック
信号を生成するクロック生成回路と、これらｎ個のクロ
ック信号をそれぞれ入力してカウントするｎ個のカウン
タと、ｎ個の各カウンタのカウント値を加算する加算回
路と、前記主信号終端・生成回路からの測定開始指示及
び測定終了指示に基づいて前記ｎ個のカウンタの始動及
び停止を制御するカウンタ制御回路とを局内装置に備
え、加算回路の出力に基づき局内装置と各加入者装置の
間の伝送遅延時間を測定することを特徴とするＰＤＳ伝
送システムにおける遅延測定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6198479A JP2814926B2 (ja) | 1994-08-23 | 1994-08-23 | Ｐｄｓ伝送システムにおける遅延測定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6198479A JP2814926B2 (ja) | 1994-08-23 | 1994-08-23 | Ｐｄｓ伝送システムにおける遅延測定方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0865288A JPH0865288A (ja) | 1996-03-08 |
| JP2814926B2 true JP2814926B2 (ja) | 1998-10-27 |
Family
ID=16391802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6198479A Expired - Lifetime JP2814926B2 (ja) | 1994-08-23 | 1994-08-23 | Ｐｄｓ伝送システムにおける遅延測定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2814926B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2691174B2 (ja) * | 1988-11-21 | 1997-12-17 | 日本電信電話株式会社 | Ａｄ変換回路 |
| JPH0533614A (ja) * | 1991-07-31 | 1993-02-09 | Atsugi Unisia Corp | 内燃機関のバルブタイミング制御装置 |
-
1994
- 1994-08-23 JP JP6198479A patent/JP2814926B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0865288A (ja) | 1996-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102575945B (zh) | 变频器装置及变频器系统 | |
| JPS5811780B2 (ja) | デイジタル・デ−タ伝送方式 | |
| JPS6336589B2 (ja) | ||
| JP2814926B2 (ja) | Ｐｄｓ伝送システムにおける遅延測定方式 | |
| CA1040725A (en) | Rotational movement transducer output modifying circuit | |
| JP3792556B2 (ja) | 通信回線テスト方法 | |
| JP2007202151A (ja) | ビット長のカウンタを備えた非同期式シリアルデータ伝送用の集積回路 | |
| JP3485449B2 (ja) | クロック分周切替回路 | |
| US5966421A (en) | Emulation of an m bit counter driven by a desired clock frequency given a central clock frequency | |
| KR920010379B1 (ko) | 동기식 다중장치에서의 포인터 조정지터 감소장치 | |
| JP3138598B2 (ja) | 遅延測定方式 | |
| CN112104537B (zh) | 一种通信控制器 | |
| JP3434615B2 (ja) | 信号伝送システム及び伝送装置 | |
| KR20050040289A (ko) | 범용 비동기 송수신기의 입력 클럭 발생 장치 | |
| RU24060U1 (ru) | Устройство преобразования сигналов биимпульсное | |
| JPH08274763A (ja) | 遅延時間測定装置 | |
| JP2570183B2 (ja) | シリアル通信回路 | |
| KR970002690B1 (ko) | 다이얼 펄스 발생장치 | |
| JP2953872B2 (ja) | 高速信号伝送装置 | |
| SU1099404A1 (ru) | Устройство дл измерени отношени сигнал/шум | |
| JPS581002Y2 (ja) | 通信制御装置 | |
| JP2671796B2 (ja) | 通信システムにおける伝送路遅延測定装置 | |
| SU856021A1 (ru) | Устройство контрол характеристик цифровых каналов св зи | |
| JP2616622B2 (ja) | フレーム相関装置 | |
| SU1605243A1 (ru) | Устройство дл сопр жени абонентов с ЦВМ |