JP2805076B2 - 電荷転送装置 - Google Patents
電荷転送装置Info
- Publication number
- JP2805076B2 JP2805076B2 JP1097209A JP9720989A JP2805076B2 JP 2805076 B2 JP2805076 B2 JP 2805076B2 JP 1097209 A JP1097209 A JP 1097209A JP 9720989 A JP9720989 A JP 9720989A JP 2805076 B2 JP2805076 B2 JP 2805076B2
- Authority
- JP
- Japan
- Prior art keywords
- sampling
- output
- delay
- charge transfer
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】 以下の順序に従って本発明を説明する。
A.産業上の利用分野 B.発明の概要 C.背景技術［第５図、第６図］ D.発明が解決しようとする問題点 E.問題点を解決するための手段 F.作用 G.実施例［第１図乃至第４図］ H.発明の効果 （A.産業上の利用分野） 本発明は電荷転送装置、特に入力サンプリング手段
と、出力サンプリング手段と、電荷転送部を有する電荷
転送装置に関する。
と、出力サンプリング手段と、電荷転送部を有する電荷
転送装置に関する。
（B.発明の概要） 本発明は、上記の電荷転送装置において、 信号の遅延時間の温度依存性を小さくしたりあるいは
出力バッファ回路による遅延時間を補正できるようにす
るため、 温度変化に応じて入力サンプリングと出力サンプリン
グのタイミングを相対的に変化させるようにしたもので
ある。
出力バッファ回路による遅延時間を補正できるようにす
るため、 温度変化に応じて入力サンプリングと出力サンプリン
グのタイミングを相対的に変化させるようにしたもので
ある。
（C.背景技術）［第５図、第６図］ 電荷転送装置、特に遅延装置として用いられる電荷転
送装置（例えば特開昭63−90100号公報）は第５図に示
すように電荷転送部ａの後段にサンプルホールド回路ｂ
及び出力バッファ回路ｃを有しているのが普通である。
そして、外部からのマスタークロックに基づいて入力サ
ンプリングパルス及び出力サンプリングパルスを半導体
チップ内においてつくり、このパルスによって電荷転送
部CCDa及びサンプルホールド回路ｂを駆動している。第
６図は従来例における電荷転送装置の動作を示すタイム
チャートである。同図において、τは入力信号と出力信
号との間の遅延時間であり、次式で表わされる。
送装置（例えば特開昭63−90100号公報）は第５図に示
すように電荷転送部ａの後段にサンプルホールド回路ｂ
及び出力バッファ回路ｃを有しているのが普通である。
そして、外部からのマスタークロックに基づいて入力サ
ンプリングパルス及び出力サンプリングパルスを半導体
チップ内においてつくり、このパルスによって電荷転送
部CCDa及びサンプルホールド回路ｂを駆動している。第
６図は従来例における電荷転送装置の動作を示すタイム
チャートである。同図において、τは入力信号と出力信
号との間の遅延時間であり、次式で表わされる。
τ＝τＤ＋τＢ＋τＰ 尚、τＤは電荷転送部ａ及びサンプルホールド回路ｂ
の段数によって決まる遅延時間、τＢは出力バッファ回
路ｃにおいて生じる群遅延、τＰは入出力サンプリング
パルス位相による遅延である。そして、該遅延τＰは次
式で表わされる。
の段数によって決まる遅延時間、τＢは出力バッファ回
路ｃにおいて生じる群遅延、τＰは入出力サンプリング
パルス位相による遅延である。そして、該遅延τＰは次
式で表わされる。
τＰ＝（T/2）−τＳ 尚、Ｔはサンプリングパルスの繰返し周期、τＳは入
力サンプリングパルスの入力サンプリングが行われる立
ち下りと、出力サンプリングが行われる立上りとの時間
差である。
力サンプリングパルスの入力サンプリングが行われる立
ち下りと、出力サンプリングが行われる立上りとの時間
差である。
（D.発明が解決しようとする問題点） ところで、第５図、第６図に示す従来の電荷転送装置
において入力信号と出力信号との間の遅延時間τが温度
変化によって変化するという問題があった。というの
は、τＤこそ温度依存性を全く有しないが、出力バッフ
ァ回路による遅延時間τＢ及び入出力サンプリングパル
ス位相による遅延τＰは温度依存性を有するからであ
る。
において入力信号と出力信号との間の遅延時間τが温度
変化によって変化するという問題があった。というの
は、τＤこそ温度依存性を全く有しないが、出力バッフ
ァ回路による遅延時間τＢ及び入出力サンプリングパル
ス位相による遅延τＰは温度依存性を有するからであ
る。
このような遅延時間の温度依存性は遅延誤差が極めて
小さいことを要求される信号処理システムに用いられる
電荷転送装置の場合無視することができない。例えば、
ビデオテープレコーダ等においては映像信号から輝度信
号、クロマ信号を抽出するためにくし形ファイルが用い
られるが、それには例えば1H（水平期間）の遅延を生ぜ
しめる遅延素子が必要である。そして、従来においては
その遅延素子として信号を音波に変換してガラス体を通
して遅延させるガラス遅延線が多く用いられたが、この
ようなガラス遅延線は小型化が難しいのでビデオ機器の
小型化の要請に応えることができないし、また周波数特
性が充分に高くなくビデオ機器のハイバンド化に応える
こともできない。そこで、電荷転送装置が重要視される
に至ったのであるが、電荷転送装置には遅延時間に温度
依存性があり、これがくし形フィルタの特性に変動を生
ぜしめる。これはビデオ機器の性能低下の原因となるの
で看過できない。
小さいことを要求される信号処理システムに用いられる
電荷転送装置の場合無視することができない。例えば、
ビデオテープレコーダ等においては映像信号から輝度信
号、クロマ信号を抽出するためにくし形ファイルが用い
られるが、それには例えば1H（水平期間）の遅延を生ぜ
しめる遅延素子が必要である。そして、従来においては
その遅延素子として信号を音波に変換してガラス体を通
して遅延させるガラス遅延線が多く用いられたが、この
ようなガラス遅延線は小型化が難しいのでビデオ機器の
小型化の要請に応えることができないし、また周波数特
性が充分に高くなくビデオ機器のハイバンド化に応える
こともできない。そこで、電荷転送装置が重要視される
に至ったのであるが、電荷転送装置には遅延時間に温度
依存性があり、これがくし形フィルタの特性に変動を生
ぜしめる。これはビデオ機器の性能低下の原因となるの
で看過できない。
本発明はこのような問題点を解決すべく為されたもの
であり信号の遅延時間の温度依存性を小さくしたりある
いは出力バッファ回路による遅延時間を補正できるよう
にすることを目的とする。
であり信号の遅延時間の温度依存性を小さくしたりある
いは出力バッファ回路による遅延時間を補正できるよう
にすることを目的とする。
（E.問題点を解決するための手段） 本発明電荷転送装置は上記問題点を解決するため、温
度変化に応じて入力サンプリングと出力サンプリングの
タイミングを相対的に変化させるようにしたことを特徴
とする。
度変化に応じて入力サンプリングと出力サンプリングの
タイミングを相対的に変化させるようにしたことを特徴
とする。
（F.作用） 本発明電荷転送装置によれば、入力サンプリングに対
して出力サンプリングのタイミングを早めることにより
遅延時間を短かくでき、位相を遅れめることにより遅延
時間を長くできるので、温度変化に応じて入力サンプリ
ングと出力サンプリングのタイミングを相対的に変化さ
せることにより遅延時間の温度変化による変動をなくす
ことができる。
して出力サンプリングのタイミングを早めることにより
遅延時間を短かくでき、位相を遅れめることにより遅延
時間を長くできるので、温度変化に応じて入力サンプリ
ングと出力サンプリングのタイミングを相対的に変化さ
せることにより遅延時間の温度変化による変動をなくす
ことができる。
（G.実施例）［第１図乃至第４図］ 以下、本発明電荷転送装置を図示実施例に従って詳細
に説明する。
に説明する。
第１図は本発明電荷転送装置の一つの実施例を示す回
路ブロック図である。
路ブロック図である。
同図において、１は電荷転送部、２はサンプルホール
ド回路、３は出力バッファ回路、４は外部からのマスタ
ークロックパルスCLKにより入出力サンプリングパルス
をつくるサンプリングパルス発生回路であり、２個のイ
ンバータ５、６からなる遅延回路と、ナンド回路７によ
って構成されている。そして、該サンプリングパルス発
生回路４の出力である入出力サンプリングパルスが電荷
転送部１に対しては入力サンプリングパルスとして、サ
ンプルホールド回路２に対しては出力サンプリングパル
スとして印加される。具体的には入出力サンプリングパ
ルスの立ち下がりで入力サンプリングが、立ち上がりで
出力サンプリングが行われる。
ド回路、３は出力バッファ回路、４は外部からのマスタ
ークロックパルスCLKにより入出力サンプリングパルス
をつくるサンプリングパルス発生回路であり、２個のイ
ンバータ５、６からなる遅延回路と、ナンド回路７によ
って構成されている。そして、該サンプリングパルス発
生回路４の出力である入出力サンプリングパルスが電荷
転送部１に対しては入力サンプリングパルスとして、サ
ンプルホールド回路２に対しては出力サンプリングパル
スとして印加される。具体的には入出力サンプリングパ
ルスの立ち下がりで入力サンプリングが、立ち上がりで
出力サンプリングが行われる。
第２図はサンプリングパルス発生回路４の動作を示す
タイムチャートであり、第３図は電荷転送装置全体の動
作を示すタイムチャートである。
タイムチャートであり、第３図は電荷転送装置全体の動
作を示すタイムチャートである。
出力バッファ回路３は温度が高くなる程その遅延時間
τＰが長くなる傾向にある。というのは、出力バッファ
回路３を構成するFETの相互コンダクタンスgmが温度上
昇に伴って低下するからである。従って、この場合には
入出力サンプリングパルスのパルス幅を広くすることに
より出力サンプリングのタイミングを入力サンプリング
のタイミングに対して相対的に早くする補正が必要であ
るが、その補正はサンプリングパルス発生回路４の働き
により行うことができるのである。なぜならば、温度上
昇によって出力バッファ回路３の遅延時間が長くなると
インバータ５、６によるパルスの遅延時間も長くなるか
らである。
τＰが長くなる傾向にある。というのは、出力バッファ
回路３を構成するFETの相互コンダクタンスgmが温度上
昇に伴って低下するからである。従って、この場合には
入出力サンプリングパルスのパルス幅を広くすることに
より出力サンプリングのタイミングを入力サンプリング
のタイミングに対して相対的に早くする補正が必要であ
るが、その補正はサンプリングパルス発生回路４の働き
により行うことができるのである。なぜならば、温度上
昇によって出力バッファ回路３の遅延時間が長くなると
インバータ５、６によるパルスの遅延時間も長くなるか
らである。
この点を具体的に説明すると、サンプリングパルス発
生回路４はナンド回路７の一方の入力端子にクロックパ
ルスCLK（Ａ）を直接に印加し、他方の入力端子にはク
ロックパルスCLK（Ａ）をインバータ５、６によって遅
延させた信号（Ｂ）を印加することによりナンド回路７
から入出力サンプリングパルス（Ｃ）を得るようにした
ものである。従って、クロックパルスCLKのデューティ
レシオが50％の場合、インバータ５、６の遅延時間が０
ならば入出力サンプリングパルスのデューティレシオも
50％であるが、インバータ５、６の遅延時間が０よりも
長い場合、その分入出力サンプリングパルスのデューテ
ィレシオが大きくなる。そして、温度上昇によりインバ
ータ５、６の遅延時間が長くなったらそれに伴って入出
力サンプリングパルスのパルス幅が長くなる。そして、
本実施例においては上述したように入出力のサンプリン
グパルスの立ち下りに入力サンプリングを行い、立ち上
りに出力サンプリングを行うので、パルス幅が長くなる
ことによって出力サンプリングが入力サンプリングに対
してタイミングが早くなり、延いては温度上昇による遅
延時間の増大を是正でき、遅延時間の温度依存性を略０
にすることが可能である。
生回路４はナンド回路７の一方の入力端子にクロックパ
ルスCLK（Ａ）を直接に印加し、他方の入力端子にはク
ロックパルスCLK（Ａ）をインバータ５、６によって遅
延させた信号（Ｂ）を印加することによりナンド回路７
から入出力サンプリングパルス（Ｃ）を得るようにした
ものである。従って、クロックパルスCLKのデューティ
レシオが50％の場合、インバータ５、６の遅延時間が０
ならば入出力サンプリングパルスのデューティレシオも
50％であるが、インバータ５、６の遅延時間が０よりも
長い場合、その分入出力サンプリングパルスのデューテ
ィレシオが大きくなる。そして、温度上昇によりインバ
ータ５、６の遅延時間が長くなったらそれに伴って入出
力サンプリングパルスのパルス幅が長くなる。そして、
本実施例においては上述したように入出力のサンプリン
グパルスの立ち下りに入力サンプリングを行い、立ち上
りに出力サンプリングを行うので、パルス幅が長くなる
ことによって出力サンプリングが入力サンプリングに対
してタイミングが早くなり、延いては温度上昇による遅
延時間の増大を是正でき、遅延時間の温度依存性を略０
にすることが可能である。
第４図は本発明電荷転送装置の別の実施例を示す回路
ブロック図である。本実施例は１つのクロックパルスCL
Kを出力サンプリングパルスとして用い、該クロックパ
ルスCLKを遅延回路4aによって遅延させたパルスを入力
サンプリングパルスとして用いるようにしたものであ
る。本実施例によれば、出力バッファ回路３による遅延
時間τＢが温度上昇によって大きくなると、遅延回路4a
による遅延時間も同様に大きくなる。その結果、出力サ
ンプリングタイミングが入力サンプリングタイミングに
対して相対的に早くなるので、出力信号の遅延時間の温
度上昇による増大が補正されることになる。従って、本
実施例においても遅延時間の温度依存性を低減すること
ができる。
ブロック図である。本実施例は１つのクロックパルスCL
Kを出力サンプリングパルスとして用い、該クロックパ
ルスCLKを遅延回路4aによって遅延させたパルスを入力
サンプリングパルスとして用いるようにしたものであ
る。本実施例によれば、出力バッファ回路３による遅延
時間τＢが温度上昇によって大きくなると、遅延回路4a
による遅延時間も同様に大きくなる。その結果、出力サ
ンプリングタイミングが入力サンプリングタイミングに
対して相対的に早くなるので、出力信号の遅延時間の温
度上昇による増大が補正されることになる。従って、本
実施例においても遅延時間の温度依存性を低減すること
ができる。
第１図に示した実施例のように１つのパルスを入力サ
ンプリングパルスとしても出力サンプリングパルスとし
ても用いるようにしても良いが、第４図に示す実施例の
ように入出力サンプリングを別のパルスにより行わせる
ようにしても良いのである。
ンプリングパルスとしても出力サンプリングパルスとし
ても用いるようにしても良いが、第４図に示す実施例の
ように入出力サンプリングを別のパルスにより行わせる
ようにしても良いのである。
（H.発明の効果） 以上に述べたように、入力サンプリング手段と、出力
サンプリング手段と、電荷転送部と、FETを用いた出力
バッファ部と、クロックパルスを受けて入力サンプリン
グ及び出力サンプリングを制御するサンプリングパルス
を発生するサンプリングパルス発生回路とを有し、該サ
ンプリングパルス発生回路は、少なくとも上記バッファ
部の温度による遅延量の変化と同じ温度による遅延量の
変化をするFETを用いた遅延手段を備え、該遅延手段の
温度変化による遅延量の変化により入力サンプリングと
出力サンプリングのタイミングを相対的に変化させて出
力バッファ回路の温度変化による遅れを補正するように
してなることを特徴とする。
サンプリング手段と、電荷転送部と、FETを用いた出力
バッファ部と、クロックパルスを受けて入力サンプリン
グ及び出力サンプリングを制御するサンプリングパルス
を発生するサンプリングパルス発生回路とを有し、該サ
ンプリングパルス発生回路は、少なくとも上記バッファ
部の温度による遅延量の変化と同じ温度による遅延量の
変化をするFETを用いた遅延手段を備え、該遅延手段の
温度変化による遅延量の変化により入力サンプリングと
出力サンプリングのタイミングを相対的に変化させて出
力バッファ回路の温度変化による遅れを補正するように
してなることを特徴とする。
従って、本発明電荷転送装置によれば、入力サンプリ
ングに対して出力サンプリングのタイミングを早めるこ
とにより遅延時間を短かくでき、タイミングを遅れさす
ことにより遅延時間を長くできるので、温度変化に応じ
て入力サンプリングと出力サンプリングのタイミングを
相対的に変化させることにより遅延時間の温度変化によ
る変動をなくすことができる。
ングに対して出力サンプリングのタイミングを早めるこ
とにより遅延時間を短かくでき、タイミングを遅れさす
ことにより遅延時間を長くできるので、温度変化に応じ
て入力サンプリングと出力サンプリングのタイミングを
相対的に変化させることにより遅延時間の温度変化によ
る変動をなくすことができる。
より具体的には、出力バッファ回路の遅延量が温度上
昇により大きくなってもサンプリングパルス発生回路の
温度も上昇するのでサンプリングパルス発生回路の遅延
量も大きくなり、入力サンプリングと出力サンプリング
のタイミング差も大きくできるので、出力バッファ回路
の温度変化による遅れを自ずと補正することができるの
である。即ち、出力バッファ回路が温度変化により遅れ
が生じるのは、出力バッファ回路を構成するFETのgm
（相互コンダクタンス）が温度が高くなる程低下するか
らである。しかるに、本発明によれば、その出力バッフ
ァ回路の温度上昇に伴って遅延手段も温度上昇し、遅延
手段を構成するFETのgmが低下するので、遅延手段によ
る遅延量も増える。従って、入力サンプリングに対する
出力サンプリングのタイミングの遅れを大きくして温度
上昇による出力バッファ回路の遅れを補償することがで
きるのである。
昇により大きくなってもサンプリングパルス発生回路の
温度も上昇するのでサンプリングパルス発生回路の遅延
量も大きくなり、入力サンプリングと出力サンプリング
のタイミング差も大きくできるので、出力バッファ回路
の温度変化による遅れを自ずと補正することができるの
である。即ち、出力バッファ回路が温度変化により遅れ
が生じるのは、出力バッファ回路を構成するFETのgm
（相互コンダクタンス）が温度が高くなる程低下するか
らである。しかるに、本発明によれば、その出力バッフ
ァ回路の温度上昇に伴って遅延手段も温度上昇し、遅延
手段を構成するFETのgmが低下するので、遅延手段によ
る遅延量も増える。従って、入力サンプリングに対する
出力サンプリングのタイミングの遅れを大きくして温度
上昇による出力バッファ回路の遅れを補償することがで
きるのである。
第１図乃至第３図は本発明電荷転送装置の一つの実施例
を説明するためのもので、第１図は回路ブロック図、第
２図はサンプリングパルス発生回路のタイムチャート、
第３図は装置のタイムチャート、第４図は本発明電荷転
送装置の別の実施例を示す回路ブロック図、第５図及び
第６図は従来技術を説明するためのもので、第５図は回
路ブロック図、第６図はタイムチャートである。 符号の説明 １……電荷転送部、 ３……出力バッファ回路。
を説明するためのもので、第１図は回路ブロック図、第
２図はサンプリングパルス発生回路のタイムチャート、
第３図は装置のタイムチャート、第４図は本発明電荷転
送装置の別の実施例を示す回路ブロック図、第５図及び
第６図は従来技術を説明するためのもので、第５図は回
路ブロック図、第６図はタイムチャートである。 符号の説明 １……電荷転送部、 ３……出力バッファ回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 野口 勝則 東京都品川区北品川６丁目７番35号 ソ ニー株式会社内 (56)参考文献 特開 昭56−97（ＪＰ，Ａ) 特開 昭63−272196（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G11C 27/04 H01L 29/762
Claims (2)
- 【請求項１】入力サンプリング手段と、出力サンプリン
グ手段と、電荷転送部と、FETを用いた出力バッファ部
と、クロックパルスを受けて入力サンプリング及び出力
サンプリングを制御するサンプリングパルスを発生する
サンプリングパルス発生回路とを有し、 上記サンプリングパルス発生回路は、少なくとも上記バ
ッファ部の温度の温度による遅延量の変化と同じ温度に
よる遅延量の変化をするFETを用いた遅延手段を備え、 上記遅延手段の温度変化による遅延量の変化により入力
サンプリングと出力サンプリングのタイミングを相対的
に変化させて出力バッファ回路の温度変化による遅れを
補正するようにしてなる ことを特徴とする電荷転送装置 - 【請求項２】サンプリングパルスの立ち上りと立ち下り
のうちの一方で入力サンプリングを、他方で出力サンプ
リングを行うようにし、 温度変化に応じてパルス幅を変化させるようにしてなる ことを特徴とする請求項（１）に記載の電荷転送装置
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1097209A JP2805076B2 (ja) | 1989-04-17 | 1989-04-17 | 電荷転送装置 |
| US07/509,205 US5210777A (en) | 1989-04-17 | 1990-04-16 | Charge coupled device having switched inverting and non-inverting input signal paths, input biassing circuit and temperature compensation |
| DE69020041T DE69020041T2 (de) | 1989-04-17 | 1990-04-17 | Ladungsgekoppelte Vorrichtungen. |
| EP90304119A EP0393996B1 (en) | 1989-04-17 | 1990-04-17 | Charge coupled devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1097209A JP2805076B2 (ja) | 1989-04-17 | 1989-04-17 | 電荷転送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02276097A JPH02276097A (ja) | 1990-11-09 |
| JP2805076B2 true JP2805076B2 (ja) | 1998-09-30 |
Family
ID=14186234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1097209A Expired - Fee Related JP2805076B2 (ja) | 1989-04-17 | 1989-04-17 | 電荷転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2805076B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5697A (en) * | 1979-06-08 | 1981-01-06 | Nec Corp | Signal delay unit |
| JPS63272196A (ja) * | 1987-04-30 | 1988-11-09 | Matsushita Electric Ind Co Ltd | 映像信号の記録再生装置 |
-
1989
- 1989-04-17 JP JP1097209A patent/JP2805076B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02276097A (ja) | 1990-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5004933A (en) | Phase-selectable flip-flop | |
| EP0534129B1 (en) | Interface circuit for data transfer | |
| JP2805076B2 (ja) | 電荷転送装置 | |
| JP2737680B2 (ja) | サンプルホールド回路 | |
| JP2970540B2 (ja) | デューティ補正回路 | |
| JP2606262B2 (ja) | パルス発生回路 | |
| JP2961732B2 (ja) | ディジタルフィードバック回路 | |
| JP2527556Y2 (ja) | Ｔｖｇ回路 | |
| US5268596A (en) | Method and apparatus for latching data around a logical data processor | |
| JPH0548432A (ja) | １／３分周回路 | |
| JP2664958B2 (ja) | クロックデューティ調整回路 | |
| JPS6358957A (ja) | ダイナミツク型ｃｍｏｓ論理回路の縦列接続構造 | |
| JPH01228211A (ja) | ノイズ除去回路 | |
| JPH08242153A (ja) | ラッチ回路 | |
| JPH049339B2 (ja) | ||
| JPS60226206A (ja) | 情報遅延装置 | |
| JPH02168183A (ja) | Ａ／ｄサンプリング方法及びその装置 | |
| JPH05268008A (ja) | パルス発生回路 | |
| JPH08228140A (ja) | スイッチング速度変動検出装置 | |
| JPH0552685B2 (ja) | ||
| JPH03117239A (ja) | クロック抽出回路 | |
| JPH07105688A (ja) | 半導体メモリ回路の制御方法及び同期式半導体メモリ回路 | |
| JPS61116416A (ja) | 二逓倍クロツク抽出回路 | |
| JPH06326890A (ja) | 同期信号生成回路 | |
| JPH04253211A (ja) | クロックデューティ補正回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |