JPS61116416A - 二逓倍クロツク抽出回路 - Google Patents
二逓倍クロツク抽出回路Info
- Publication number
- JPS61116416A JPS61116416A JP23722884A JP23722884A JPS61116416A JP S61116416 A JPS61116416 A JP S61116416A JP 23722884 A JP23722884 A JP 23722884A JP 23722884 A JP23722884 A JP 23722884A JP S61116416 A JPS61116416 A JP S61116416A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- output
- circuit
- signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/00006—Changing the frequency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
- H03K5/1534—Transition or edge detectors
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の属する技術分野
本発明は、二逓倍クロック抽出回路に関し、特に、どん
なデユーティ比のクロック（ｆｏ）が与、ｔらｎても、
入出力の同じ論理の繰シ返し処理をすることなく、簡単
な回路で二逓倍のクロック（２ｆｏ）抽出を可能にする
論理回路に関するものである。
なデユーティ比のクロック（ｆｏ）が与、ｔらｎても、
入出力の同じ論理の繰シ返し処理をすることなく、簡単
な回路で二逓倍のクロック（２ｆｏ）抽出を可能にする
論理回路に関するものである。
従来の技術
従来、与えらｎたクロック（ｆｏ）から二逓倍のクロッ
クを抽出する回路においては、第２図に示すように、ク
ロック１４又は１１４とそれを最大半周期遅らせた信号
１５又は１１５から第１の否定論理和（ＮＯＲ）回路４
の出力を得る手段と、第１のＮＯＲ回路４の出力とそｎ
を最大半周期遅らせた信号１７又は１１７から第２のＮ
ＯＲ回路６の出力を得る手段の大きな回路構成によって
いた。
クを抽出する回路においては、第２図に示すように、ク
ロック１４又は１１４とそれを最大半周期遅らせた信号
１５又は１１５から第１の否定論理和（ＮＯＲ）回路４
の出力を得る手段と、第１のＮＯＲ回路４の出力とそｎ
を最大半周期遅らせた信号１７又は１１７から第２のＮ
ＯＲ回路６の出力を得る手段の大きな回路構成によって
いた。
従来技術の欠点
従来の二逓倍クロック抽出回路は、第３図に示す如くク
ロックデユーティが５０％程度までは正常な動作をする
が、クロックデユーティが５０％を大きくはずれると、
第５＠に示すように、信号１１６で二逓倍クロック（２
ｆＯ）の抽出が成されてしまい、第２図の否定論理和（
ＮＯＦＬ）回路４以後の論理処理は無意味なものとなシ
、（２ｆＯ）の出力信号１１８ヘジツタ重畳してくる原
因を作っていたことと、遅延回路を２個用いていたため
に、調整が複雑でおるという欠点を持っていた。
ロックデユーティが５０％程度までは正常な動作をする
が、クロックデユーティが５０％を大きくはずれると、
第５＠に示すように、信号１１６で二逓倍クロック（２
ｆＯ）の抽出が成されてしまい、第２図の否定論理和（
ＮＯＦＬ）回路４以後の論理処理は無意味なものとなシ
、（２ｆＯ）の出力信号１１８ヘジツタ重畳してくる原
因を作っていたことと、遅延回路を２個用いていたため
に、調整が複雑でおるという欠点を持っていた。
発明の目的
本発明は従来の技術に内在する上記諸欠点を解消する為
になされたものであり、従って本発明の目的は、入力ク
ロック（ｆＯ）のデユーティが５０％を大きくけずｎて
も、入出力同じ論理の繰シ返し処理することなく、遅延
回路１個と排他的論理和回路１個の簡単な回路と調整で
、的確な二逓倍クロック（２ｆｏ）抽出を可能とする新
規な論理回路を提供することにある。
になされたものであり、従って本発明の目的は、入力ク
ロック（ｆＯ）のデユーティが５０％を大きくけずｎて
も、入出力同じ論理の繰シ返し処理することなく、遅延
回路１個と排他的論理和回路１個の簡単な回路と調整で
、的確な二逓倍クロック（２ｆｏ）抽出を可能とする新
規な論理回路を提供することにある。
発明の構成
上記目的を達成する為に、本発明に係る二逓倍クロック
抽出回路は、与えらｎたクロック（ｆＯ）を最大半周期
遅らせる遅延回路と、前記（ｆＯ）のクロックとその遅
延出力である前記遅延回路の出力から排他的論理和出力
を得る手段とを有して構成さｎる。
抽出回路は、与えらｎたクロック（ｆＯ）を最大半周期
遅らせる遅延回路と、前記（ｆＯ）のクロックとその遅
延出力である前記遅延回路の出力から排他的論理和出力
を得る手段とを有して構成さｎる。
発明の実施例
次に本発明をその好ましい一実施例について図面を参照
しながら具体的に説明する。
しながら具体的に説明する。
第１図は本発明の一実施例を示すブロック構成図、第４
図、第６図はその動作を示すタイムチャートであり、第
４図はクロンクデューテイ５０％の場合、第６図はクロ
ックチューティ２５チの場合である。
図、第６図はその動作を示すタイムチャートであり、第
４図はクロンクデューテイ５０％の場合、第６図はクロ
ックチューティ２５チの場合である。
第４図又は第６図を参照するに、入力クロンク信号（ｆ
９）１１又ｔ；ｔ Ｉｌｌ カｗｓ ｌ 図（１）入力
端子Ｉ Ｎ ヘ入力された場合には、遅延回路１によっ
て、信号１１は四分の一周期又は信号ｉｌｌは半周期遅
延させられて信号１２又は１１２となｐ１信号１１又は
１１１ 、および信号１２又け１１２が排他的論理和回
路２へ入力されると、その出力は二逓倍クロック（２ｆ
ｏ） ｌ ３．１１３として出力さｎる。
９）１１又ｔ；ｔ Ｉｌｌ カｗｓ ｌ 図（１）入力
端子Ｉ Ｎ ヘ入力された場合には、遅延回路１によっ
て、信号１１は四分の一周期又は信号ｉｌｌは半周期遅
延させられて信号１２又は１１２となｐ１信号１１又は
１１１ 、および信号１２又け１１２が排他的論理和回
路２へ入力されると、その出力は二逓倍クロック（２ｆ
ｏ） ｌ ３．１１３として出力さｎる。
発明の効果
本発明；１以上の如く構成され、作用するものであり、
本発明によれば、与えられたクロック（ｆＯ）のデユー
ティ比がどんなものでも入出力同じ論理の繰り返し処理
をすること）よく、簡単な回路と調整で的確な二逓倍ク
ロック（２ｆｏ）抽出を実現することが可能となる。
本発明によれば、与えられたクロック（ｆＯ）のデユー
ティ比がどんなものでも入出力同じ論理の繰り返し処理
をすること）よく、簡単な回路と調整で的確な二逓倍ク
ロック（２ｆｏ）抽出を実現することが可能となる。
第１図は本発明の一実施例を示すブロック構成図、第２
図は従来技術によるこの種の回路の構成例を示すブロッ
ク図、＠３図は第２ＦＡに示した従来の構成例の動作を
入力クロックデユーティ５０％で示したタイムチャート
、第４図は第１図に示した本発明による実施例の動作を
入力クロックデユーティ５０％で示したタイムチャート
、第５ＦｉＪは第２図の構成例の動作を入力クロックデ
ユーティ２５チで示シたタイムチャート、第６図は第１
図に示した本発明による実施例の動作を入力クロックデ
ユーティ２５チで示したタイムチャートである。
図は従来技術によるこの種の回路の構成例を示すブロッ
ク図、＠３図は第２ＦＡに示した従来の構成例の動作を
入力クロックデユーティ５０％で示したタイムチャート
、第４図は第１図に示した本発明による実施例の動作を
入力クロックデユーティ５０％で示したタイムチャート
、第５ＦｉＪは第２図の構成例の動作を入力クロックデ
ユーティ２５チで示シたタイムチャート、第６図は第１
図に示した本発明による実施例の動作を入力クロックデ
ユーティ２５チで示したタイムチャートである。
Claims (1)
- 与えられたクロックを最大半周期遅らせる遅延回路と、
前記クロックと前記遅延回路の出力から排他的論理和出
力を得る手段とを有することを特徴とした二逓倍クロッ
ク抽出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23722884A JPS61116416A (ja) | 1984-11-09 | 1984-11-09 | 二逓倍クロツク抽出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23722884A JPS61116416A (ja) | 1984-11-09 | 1984-11-09 | 二逓倍クロツク抽出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61116416A true JPS61116416A (ja) | 1986-06-03 |
Family
ID=17012277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23722884A Pending JPS61116416A (ja) | 1984-11-09 | 1984-11-09 | 二逓倍クロツク抽出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61116416A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0977362A1 (en) * | 1998-07-30 | 2000-02-02 | STMicroelectronics S.r.l. | Frequency doubler with 50% duty dycle output |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5110751A (en) * | 1974-07-17 | 1976-01-28 | Seiko Instr & Electronics | 2 teibaikairo |
| JPS51130156A (en) * | 1975-05-06 | 1976-11-12 | Nec Corp | Frequency multiplier |
-
1984
- 1984-11-09 JP JP23722884A patent/JPS61116416A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5110751A (en) * | 1974-07-17 | 1976-01-28 | Seiko Instr & Electronics | 2 teibaikairo |
| JPS51130156A (en) * | 1975-05-06 | 1976-11-12 | Nec Corp | Frequency multiplier |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0977362A1 (en) * | 1998-07-30 | 2000-02-02 | STMicroelectronics S.r.l. | Frequency doubler with 50% duty dycle output |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900005264A (ko) | 클럭신호스위칭회로와 그 스위칭방법 | |
| EP0390452A3 (en) | Synchronization circuit using N-bit counters in a memory circuit | |
| JPS56130885A (en) | Address buffer circuit | |
| EP0895356A3 (de) | Signalwechsel-Erkennungsschaltung | |
| KR850008567A (ko) | 반도체 집적회로 | |
| JPS61116416A (ja) | 二逓倍クロツク抽出回路 | |
| JPS56107630A (en) | Delay time adjusting circuit | |
| JPS5632824A (en) | Pulse eliminating circuit | |
| JPS5685127A (en) | Digital signal processor | |
| JPS6386612A (ja) | パルス伸張回路 | |
| JPS5713542A (en) | Data speed transducer | |
| JPH0317721A (ja) | 信号同期化回路 | |
| JPS6442720A (en) | Clock generating circuit | |
| JPS57194378A (en) | Test circuit of electronic clock | |
| SU1381692A1 (ru) | Устройство задержки импульсов | |
| JPS6120424A (ja) | 論理回路 | |
| JPS61140627U (ja) | ||
| JPS54107664A (en) | Programmable counter | |
| JPS59191927A (ja) | 同期回路 | |
| JPH057153A (ja) | 同一設計の段を具備するダイナミツク同期２進カウンタ | |
| JPH02109414A (ja) | 半導体集積回路 | |
| JPH01300710A (ja) | 逓倍回路 | |
| JPH06125267A (ja) | 排他的論理和回路 | |
| JPS56158523A (en) | Cascade connection system of charge transfer type transversal filter | |
| JPS5550790A (en) | Signal processing device |