JP2797957B2 - 原稿サイズ検出機能付きフラットベットスキャナ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、原稿サイズ検出機能つ
きフラットベットスキャナに関し、特に、フラットベッ
トスキャナをもつコピー装置あるいはファクシミリ装置
の原稿サイズ検出機能に関する。

【０００２】

【従来の技術】フラットベットスキャナを搭載している
ファクシミリ装置あるいはコピー装置において、そのフ
ラットベットスキャナにセットされた原稿のサイズを検
出することは重要な技術である。

【０００３】従来より上述したフラットベットスキャナ
のサイズ検出機能を実現する方式はさまざま提案され、
かつ実用化されてきた。

【０００４】しかるに、その多くは反射型のフォトセン
サをサイズ検出用に有しているものであった。

【０００５】また、原稿読取用の光電変換デバイスをサ
イズ検出用に使用したものも提案されているが、そのど
れもフラットベットスキャナ上のごみによるノイズに弱
く誤検出が多発するものであった。

【０００６】

【発明が解決しようとする課題】しかしながら、従来の
反射型フォトセンサを使用したサイズ検出機能ではコス
トが高いという欠点を有し、また、叙上の光電変換デバ
イスを使用したサイズ検出機能ではサイズ誤検出が多発
するという欠点を有していた。

【０００７】本発明は従来の上記実情に鑑みてなされた
ものであり、従って本発明の目的は、従来の技術に内在
する上記諸課題を解決し、光電変換デバイス（ＣＣＤ）
を使用して低廉にして誤検出が少なく的確なサイズ検出
の実現を可能として新規なフラットベットスキャナを提
供することにある。

【０００８】

【課題を解決するための手段】上記目的を達成す為に、
本発明に係る原稿サイズ検出機能付きフラットベットス
キャナは、ステージガラス上を所定のプリスキャン開始
位置から順次原稿後端方向に線スキャンした光学信号を
アナログ電気信号にのった画情報に変換する光電変換デ
バイスと、前記プリスキャン開始位置を初期値として線
スキャンしたライン数を積算するライン数カウント部
と、前記光電変換デバイスが出力するアナログ電気信号
にのった画情報をディジタル多値信号にのった画情報に
変換するＡ／Ｄコンバータと、注目画素周辺にウィンド
ウをはり前記ディジタル多値信号間の微分情報のうち所
定の閾値を越えた場合をエッジとしエッジを計数するエ
ッジ検出部と、前記エッジ数を積算し所定閾値を越えた
時の前記ライン数カウント部の示すライン数より原稿後
端を検出する原稿後端検出部と、前記エッジのうち最も
原稿左端方向にあるエッジの主走査方向位置とあらかじ
め設定しておいた原稿左端アドレス値を比較し原稿左端
アドレス値より原稿左端方向にある場合原稿左端アドレ
ス値を所定の数だけ原稿左端方向にずらし次のラインの
原稿左端アドレス値とする原稿左端検出部と、同様に前
記エッジのうち最も原稿右端方向にあるエッジの主走査
方向位置とあらかじめ設定しておいた原稿右端アドレス
値を比較し原稿右端アドレス値より原稿右端方向にある
場合原稿右端アドレス値を所定の数だけ原稿右端方向に
ずらし次のラインの原稿右端アドレス値とする原稿右端
検出部と、前記エッジの数が所定の数以上同一ライン内
にあった時のライン数カウント部の示す値を次に再びエ
ッジの数が所定の数以上同一ライン内にあった時が発生
するまで記憶しておく原稿先端検出部と、を備えて構成
され、しかして、コストがかからなく、しかも誤検出の
少ないサイズ検出機能を実現している。

【０００９】

【作用】本発明は、背面シートと、フラットベットスキ
ャナ上におかれた原稿の濃度差を利用してサイズを検出
する。まずＣＣＤを駆動しプリスキャンスタート位置か
らプリスキャン方向にスキャンしていく。Ａ／Ｄコンバ
ータにて量子化された画情報より所定のウィンドウ内の
濃度差をエッジ検出部にて検出する。

【００１０】第１の動作は後端検出部にてエッジ検出部
が出力するエッジ情報（エッジの有無を表す１ビット情
報）をカウントする。エッジの数が所定の閾値を越えた
時の位置を原稿後端位置として後端アドレス情報を出力
する。

【００１１】第２の動作は後端検出部が後端を検出した
後に動作を開始する。原稿の右端を検出するためにある
設定値より右端側にエッジを有する場合にはその設定値
を１レベル右端側にインクリメントする。この動作を毎
ライン繰り返すことにより原稿先端にプリスキャンが到
達する前に設定値は原稿右端アドレスに収束することに
なる。これが右端検出部の動作で、右端検出部は右端ア
ドレス情報を出力する。

【００１２】

【実施例】次に、本発明をその好ましい一実施例につい
て図面を参照して具体的に説明する。

【００１３】本発明の具体的実施例を説明する前に、本
発明の原理について図１、図２を参照しながら説明す
る。

【００１４】

【発明の原理】本発明は、背面シートとフラットベット
スキャナ３１上におかれた原稿３２の濃度差を利用して
サイズを検出するものである。まず光電変換デバイス
（ＣＣＤ）１を駆動しプリスキャンスタート位置３３か
らプリスキャン方向にスキャンしていく。Ａ／Ｄコンバ
ータ２にて量子化された画情報より所定のウィンドウ内
の濃度差をエッジ検出部（ウィンドウ３、閾値４、比較
器５）にて検出する。

【００１５】第１の動作は、後端検出部にてエッジ数カ
ウンタ６が出力するエッジ情報（エッジの有無を表す１
ビット情報）をカウントする。エッジ数が所定の閾値を
越えた時の位置を原稿後端位置３４とし後端アドレス情
報１８を出力する。

【００１６】第２の動作は、後端検出部が後端を検出し
た後に動作を開始する。原稿の右端を検出する為に、あ
る設定値より右端側にエッジがある場合にはその設定値
を１レベル右端側にインクリメントする。この動作を毎
ライン繰り返すことにより原稿先端３５にプリスキャン
が到達する前に設定値は原稿右端アドレスに収束するこ
とになる。これが右端検出部１２の動作であり、右端検
出部１２は右端アドレス情報１６を出力する。後端検出
位置３４から上記設定値の動きは図２の３６のようにな
る。

【００１７】図１は本発明の一実施例を示すブロック構
成図である。

【００１８】再び図１を参照して本発明の具体的実施例
を説明するに、光電変換デバイス１にてスキャンした画
情報をＡ／Ｄコンバータ２にてディジタル多値信号に変
換する。

【００１９】このディジタル多値信号で２×２のウィン
ドウ３を張り、このウィンドウ３の中で最大値と最小値
の差を計算し、その差信号と予め設定された閾値４とを
比較器５で比較し、その差が閾値４より大きい場合にエ
ッジがあると判定し、エッジ有無信号２０を出力する。

【００２０】ここで、エッジ検出部の中心的要素となる
ウィンドウ３について具体的に説明する。

【００２１】図３はウィンドウ３の画素配列を示し、図
３においてＸは注目画素、Ａは前ラインで注目画素Ｘと
同じ主走査方向にある画素、Ｂは前ラインで注目画素Ｘ
の主走査方向アドレスより１画素右隣に位置する画素、
Ｃは注目画素Ｘの右隣りに配置された画素をそれぞれ示
している。

【００２２】図４はウィンドウ３に内蔵された、最大値
と最小値の差を計算する回路構成例を示すブロック図で
ある。

【００２３】図４を参照するに、参照符号３７、３８、
４１は比較器、３９、４０、４２はセレクタをそれぞれ
示している。画素Ａ、Ｂは比較器３７とセレクタ３９に
それぞれ入力され、比較器３７の出力はセレクタ３９
に、比較器３８の出力はセレクタ４０にそれぞれ入力さ
れる。セレクタ３９、４０の出力はそれそれ比較器４１
に入力され、比較器４１の出力は最大値ＤＰＸｍａｘを
出力するセレクタ４２に入力されている。

【００２４】上記４つの画素の中で最大の値を示すもの
をＤＰＸｍａｘ、最小の値を示すものをＤＰＸｍｉｎと
する。

【００２５】エッジは、

【数１】エッジ＝ＤＰＸｍａｘ−ＤＰＸｍｉｎと定義さ
れる。

【００２６】図４に示された回路で最大値ＤＰＸｍａｘ
が求められるが、同じ回路で論理を逆にすることにより
最小値ＤＰＸｍｉｎを求め、次いで減算器を用いて上記
式［数１］によってエッジを求めることができる。

【００２７】まず原稿後端検出のアルゴリズムを説明す
る。

【００２８】ライン数カウンタ７にて副走査方向のアド
レスを計算しながら、同時にエッジ数カウンタ６にてエ
ッジ数をカウントする。

【００２９】エッジ数カウンタ６の出力と予め設定され
た閾値８を比較器１０により比較し、エッジ数カウンタ
６の出力のほうが大きくなったときのライン数カウンタ
７の出力で表される副走査方向アドレスをレジスタ１４
に記憶し、メイン側に原稿後端アドレス１８として通知
する。

【００３０】次に原稿右端検出のアルゴリズムを図１、
図５を参照しながら説明する。

【００３１】図５は図１の原稿右端検出部１２の内部を
詳細に説明したブロック構成図である。

【００３２】図５を参照するに、後端検出後、ラインリ
セットがかかる主走査カウンタ２１が出力する主走査方
向アドレス２４とエッジ有無信号２０の論理積を論理積
回路２６によってとり、右端エッジ用ラッチ２７にラッ
チする。ラッチ２７から出力される論理積と予め設定さ
れた基準値発生回路２２の基準値１６とを比較器２３に
て比較し、基準値１６のほうが論理積よりも小さい場合
に出力をたてる。この比較器２３は一担基準値発生回路
２２の基準値１６のほうが小さいと判定し出力をたてた
場合には、ラインリセットが入るまで出力をたてた状態
を保持するものとする。基準値発生回路２２はレジスタ
と加算器により構成されるか、あるいはカウンタ（アッ
プカウンタ）により構成される。

【００３３】１ライン終了後比較器２３の出力がたって
る場合には、基準値発生回路２２の基準値１６の値を１
レベル右端側にシフトし、次のラインの基準値１６とす
る。

【００３４】このフローを全ライン終了まで継続し、全
ライン終了後の基準値１６を原稿右端アドレスとしてメ
インに通知する。

【００３５】次に原稿左端検出のアルゴリズムを説明す
る。

【００３６】左端検出は、上述の右端検出と同様に行わ
れるが、基準値のシフトさせる方向を逆に左端側とし、
比較器２３の論理を反転して行われる。原稿左端検出部
１３の回路構成は原稿右端検出部１２とほぼ同じである
が、基準値発生回路２２は、レジスタと減算器により、
あるいはカウンタ（ダウンカウンタ）により構成され
る。

【００３７】最後に原稿後端検出のアルゴリズムを説明
する。

【００３８】１ライン内のエッジ数をライン内エッジ数
カウンタ１１にて毎ラインカウントする。１ライン内の
エッジ数が予め設定した閾値９より大きい場合の副走査
方向アドレスをレジスタ１５に記憶する。

【００３９】このフローを毎ライン繰り返しエッジ数が
閾値１９より多いラインが発生するたびにレジスタ１５
の副走査方向アドレスを上書きしていき、全ライン終了
後のレジスタ１５の値を原稿先端アドレスとしてメイン
に通知する。

【００４０】以上４つのフローにて原稿サイズの検出を
行う。

【００４１】図６は原稿後端検出のフローを、図７は原
稿右端検出のフローを、また図８は原稿先端検出のフロ
ーをそれぞれ示すフローチャートである。

【００４２】

【発明の効果】以上説明したように、本発明によれば、
エッジ数をカウントして後端を検出し、１レベルずつ右
側及び左側に漸近させていく方式であるので、背面シー
トの汚れ、またはごみ等に対して誤判定の可能性が低
く、しかも特別なセンサを要しないで廉価に設計できる
効果が得られる。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック構成図であ
る。

【図２】本発明の原理を示す概略図である。

【図３】図１に示したウィンドウ画素配列を示す図であ
る。

【図４】ウィンドウに内蔵された最大値と最小値を求め
る回路ブロック図である。

【図５】図１に示した原稿右端検出部の内部を詳細に示
したブロック構成図である。

【図６】原稿後端検出の動作フローを示すフローチャー
トである。

【図７】原稿右端検出の動作フローを示すフローチャー
トである。

【図８】原稿先端検出の動作フローを示すフローチャー
トである。

【符号の説明】

１…光電変換デバイス ２…Ａ／Ｄコンバータ ３…ウィンドウ ４…閾値 ５…比較器 ６…エッジ数カウンタ ７…ライン数カウンタ ８…閾値 ９…閾値 １０…比較器 １１…ライン内エッジ数カウンタ １２…原稿右端検出部 １３…原稿左端検出部 １４…レジスタ １５…レジスタ １６…原稿右端アドレス １７…原稿左端アドレス １８…原稿後端アドレス １９…原稿先端アドレス ２０…エッジ有無信号 ２１…主走査カウンタ ２２…基準値発生回路 ２３…比較器 ２４…主走査方向アドレス ２５…比較器 ２７…ラッチ回路 ３１…フラットベットスキャナ ３２…原稿 ３３…プリスキャンスタート位置 ３４…原稿後端位置 ３５…原稿先端位置 ３６…設定値の動き ３７…比較器 ２８…比較器 ３９…セレクタ ４０…セレクタ ４１…比較器 ４２…セレクタ

Claims (11)

(57)【特許請求の範囲】
1. 【請求項１】 ステージガラス上を所定のプリスキャン
   開始位置から順次原稿後端方向に線スキャンした光学信
   号をアナログ電気信号にのった画情報に変換する光電変
   換デバイスと、 前記プリスキャン開始位置を初期値として線スキャンし
   たライン数を積算するライン数カウント手段と、 前記光電変換デバイスが出力するアナログ電気信号にの
   った画情報をディジタル多値信号にのった画情報に変換
   するＡ／Ｄコンバータと、 注目画素周辺にウィンドウをはり前記ディジタル多値信
   号間の微分情報のうち所定の閾値を越えた場合をエッジ
   としエッジを計測するエッジ検出手段と、 前記エッジ数を積算し所定閾値を越えた時の前記ライン
   数カウント手段の示すライン数より原稿後端を検出する
   原稿後端検出手段と、 前記エッジのうち最も原稿左端方向にあるエッジの主走
   査方向位置とあらかじめ設定しておいた原稿左端アドレ
   スを比較し原稿左端アドレス値より原稿左端方向にある
   場合原稿左端アドレス値を所定の数だけ原稿左端方向に
   ずらし次のラインの原稿左端アドレス値とする原稿左端
   検出手段と、 同様に前記エッジのうち最も原稿右端方向にあるエッジ
   の主走査方向位置とあらかじめ設定しておいた原稿右端
   アドレス値を比較し原稿右端アドレス値より原稿右端方
   向にある場合原稿右端アドレス値を所定の数だけ原稿右
   端方向にずらし次のラインの原稿右端アドレス値とする
   原稿右端検出手段と、 前記エッジの数が所定の数以上同一ライン内にあった時
   の前記ライン数カウント手段の示す値を次に再びエッジ
   の数が所定の数以上同一ライン内にあった時が発生する
   まで記憶しておく原稿先端検出手段と、 を有することを特徴とした原稿サイズ検出機能付きフラ
   ットベットスキャナ。
2. 【請求項２】 前記ライン数カウント手段はライン数カ
   ウンタを有することを更に特徴とする請求項１に記載の
   原稿サイズ検出機能付きフラットベットスキャナ。
3. 【請求項３】 前記エッジ検出手段は、前記Ａ／Ｄコン
   バータから出力されるディジタル多値信号ではられその
   中で最大値と最小値の差を計算して出力するウインドウ
   と、該ウインドウから出力される差信号と予め設定され
   た第１の閾値とを比較し前記差信号が前記第１の閾値よ
   り大きい場合にエッジがあると判定してエッジ有無信号
   を出力する第１の比較器とを有することを更に特徴とす
   る請求項１または２のいずれか一項に記載の原稿サイズ
   検出機能付きフラットベットスキャナ。
4. 【請求項４】 前記原稿後端検出手段は、前記エッジ検
   出手段から出力されるエッジ数を計数するエッジ数カウ
   ンタと、該エッジ数カウンタの出力と予め設定された第
   ２の閾値とを比較する第２の比較器と、該第２の比較器
   による比較の結果前記第２の閾値よりも前記エッジ数カ
   ウンタの出力が大きくなつたときの前記ライン数カウン
   ト手段の出力で表される副走査方向アドレスを記憶する
   第１のレジスタとを有することを更に特徴とする請求項
   １、２または３のいすれか一項に記載の原稿サイズ検出
   機能付きフラットベットスキャナ。
5. 【請求項５】 前記原稿左端検出手段は、ラインリセッ
   トがかかる主走査カウンタと、該主走査カウンタが出力
   する主走査方向アドレスと前記エッジ検出手段が出力す
   るエッジ有無信号の論理積をとる論理積回路と、予め設
   定された第１の基準値を発生する第１の基準値発生回路
   と、前記論理積回路の出力と予め設定された前記第１の
   基準値とを比較し前記論理積出力が前記第１の基準値よ
   りも大きいときに出力をたてラインリセットが入るまで
   出力をたてた状態に保持すると共に前記第１の基準値を
   １レベル左端側にシフトして次のラインの第１の基準値
   とするようにその出力を前記第１の基準値発生回路に供
   給する比較器とを有することを更に特徴とする請求項１
   〜４のいずれか一項に記載の原稿サイズ検出機能付きフ
   ラットベットスキャナ。
6. 【請求項６】 前記第１の基準値発生回路を、前記第１
   の基準値を格納するレジスタと、該レジスタから１レベ
   ルずつ減算する減算器とにより構成したことを更に特徴
   とする請求項５に記載の原稿サイズ検出機能付きフラッ
   トベットスキャナ。
7. 【請求項７】 前記第１の基準値発生回路を、カウンタ
   により構成したことを更に特徴とする請求項５に記載の
   原稿サイズ検出機能付きフラットベットスキャナ。
8. 【請求項８】 前記原稿右端検出手段は、ラインリセッ
   トがかかる主走査カウンタと、該主走査カウンタが出力
   する主走査方向アドレスと前記エッジ検出手段が出力す
   るエッジ有無信号の論理積をとる論理積回路と、予め設
   定された第２の基準値を発生する第２の基準値発生回路
   と、前記論理積回路の出力と予め設定された前記第２の
   基準値とを比較し前記論理積出力が前記第２の基準値よ
   りも大きいときに出力をたてラインリセットが入るまで
   出力をたてた状態を保持すると共に前記第２の基準値を
   １レベル右端側にシフトして次のラインの第２の基準値
   とするようにその出力を前記第２の基準値発生回路に供
   給することを更に特徴とする請求項１〜４のいずれか一
   項に記載の原稿サイズ検出機能付きフラットベットスキ
   ャナ。
9. 【請求項９】 前記第２の基準値発生回路を、前記第２
   の基準値を格納するレジスタと、該レジスタに１レベル
   ずつ加算する加算器とにより構成したことを更に特徴と
   する請求項８に記載の原稿サイズ検出機能付きフラット
   ベットスキャナ。
10. 【請求項１０】 前記前記第２の基準値発生回路を、カ
    ウンタにより構成したことを更に特徴とする請求項８に
    記載の原稿サイズ検出機能付きフラットベットスキャ
    ナ。
11. 【請求項１１】 前記原稿先端検出手段は、１ライン内
    のエッジ数を毎ラインカウントするライン内エッジ数カ
    ウンタと、１ライン内の前記エッジ数と予め設定された
    第３の閾値とを比較する第３の比較器と、該第３の比較
    器による比較の結果１ライン内の前記エッジ数が前記第
    ３の閾値よりも大きい場合に前記ライン数カウント手段
    から出力される副走査方向アドレスを記憶する第２のレ
    ジスタとにより構成されることを更に特徴とする請求項
    １または２のいずれか一項に記載の原稿サイズ検出機能
    付きフラットベットスキャナ。