JP2790748B2 - シリアルデータ通信装置 - Google Patents

シリアルデータ通信装置

Info

Publication number
JP2790748B2
JP2790748B2 JP4015174A JP1517492A JP2790748B2 JP 2790748 B2 JP2790748 B2 JP 2790748B2 JP 4015174 A JP4015174 A JP 4015174A JP 1517492 A JP1517492 A JP 1517492A JP 2790748 B2 JP2790748 B2 JP 2790748B2
Authority
JP
Japan
Prior art keywords
data
communication
clock signal
storage area
shift register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4015174A
Other languages
English (en)
Other versions
JPH05207096A (ja
Inventor
憲一 末廣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP4015174A priority Critical patent/JP2790748B2/ja
Publication of JPH05207096A publication Critical patent/JPH05207096A/ja
Application granted granted Critical
Publication of JP2790748B2 publication Critical patent/JP2790748B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明はシリアルデータ通信装
置に関するものである。
【0002】
【従来の技術】従来、シリアルデータ通信装置は、クロ
ック信号とデータ信号のための2本の信号線のみで通信
が可能であり、ワンチップのマイクロプロセッサ間のデ
ータ通信手段として多用されている。従来のシリアルデ
ータ通信装置は、シリアルデータを転送するためのクロ
ック信号を発生するクロック信号発生回路と、通信デー
タを1ビットずつシフトするシフトレジスタと、通信デ
ータのシフト回数をカウントするシフトカウンタとで構
成され、ワンチップのマイクロプロセッサ間で通信する
場合には、ソフトウェアによって送信データの設定,受
信データの格納および通信開始タイミング等の制御を行
なっていた。
【0003】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の構成では、データ通信を1回行うたびに、送
信開始時には送信データの設定を行い、受信終了時には
受信データの格納を行う必要があった。また、データ通
信を行う装置間の同期をとる等の理由により一定周期で
データ通信を行なう場合には、さらにシリアルデータ通
信装置を一定時間間隔で正確に制御する必要があった。
【0004】したがって、従来のシリアルデータ通信装
置を用いて、ワンチップのマイクロプロセッサ間で通信
する場合には、このような送信データの設定,受信デー
タの格納および通信開始タイミングの制御を行うための
ソフトウェア処理が複雑となり、特に通信間隔時間が短
い時にはこれらの処理を頻繁に行わなければならず、本
来行うべきソフトウェア処理の実行が遅れるなど、通常
の処理に対して悪影響を及ぼすという問題があった。
【0005】この発明の目的は上記従来の問題点を解決
するもので、送信データの設定,受信データの格納およ
び通信開始タイミング等の制御を容易にでき、ソフトウ
ェア処理を容易にできるシリアルデータ通信装置を提供
することである。
【0006】
【課題を解決するための手段】請求項1記載のシリアル
データ通信装置は、クロック信号をカウントし、所定の
カウント値に達した場合に通信終了信号を出力する制御
手段と、通信開始信号によってクロック信号の出力を開
始し、通信終了信号によってクロック信号の出力を停止
する通信クロック発生手段と、クロック信号に同期して
データを1ビットずつシフトするシフトレジスタと、デ
ータを格納するための少なくとも2つ以上の格納領域を
有する通信データ格納手段と、通信回数となる制御手段
からの通信終了信号の出力回数をカウントする通信カウ
ンタと、この通信カウンタのカウントデータに応じて通
信データ格納手段の有する格納領域のうちの1つの格納
領域を選択する格納領域選択手段と、送信時には、格納
領域選択手段によって選択された格納領域内のデータを
シフトレジスタに供給し、受信時には、シフトレジスタ
内のデータを格納領域選択手段によって選択された格納
領域に供給する通信データ制御手段とを備えたものであ
る。
【0007】請求項2記載のシリアルデータ通信装置
は、クロック信号をカウントし、所定のカウント値に達
した場合に通信終了信号を出力する制御手段と、通信開
始信号によってクロック信号の出力を開始し、通信終了
信号によってクロック信号の出力を停止する通信クロッ
ク発生手段と、クロック信号に同期してデータを1ビッ
トずつシフトするシフトレジスタと、データを格納する
ための少なくとも2つ以上の格納領域を有する通信デー
タ格納手段と、通信回数となる制御手段からの通信終了
信号の出力回数をカウントする第1および第2の通信カ
ウンタと、この第1の通信カウンタのカウントデータに
応じて通信データ格納手段の有する格納領域のうちの1
つの格納領域を選択する第1の格納領域選択手段と、第
2の通信カウンタのカウントデータに応じて通信データ
格納手段の有する格納領域のうちの1つの格納領域を選
択する第2の格納領域選択手段と、送信時には、第1の
格納領域選択手段によって選択された格納領域内のデー
タをシフトレジスタに供給し、受信時には、シフトレジ
スタ内のデータを第2の格納領域選択手段によって選択
された格納領域に供給する通信データ制御手段とを備え
たものである。
【0008】請求項3記載のシリアルデータ通信装置
は、請求項2記載のシリアルデータ通信装置において、
第2の格納領域選択手段は第1の格納領域選択手段が選
択する格納領域とは異なる1つの格納領域を選択するこ
とを特徴とする。請求項4記載のシリアルデータ通信装
置は、設定された時間が経過すると通信開始信号を出力
するタイマーと、クロック信号をカウントし、所定のカ
ウント値に達した場合に通信終了信号を出力する制御手
段と、通信開始信号によってクロック信号の出力を開始
し、通信終了信号によってクロック信号の出力を停止す
る通信クロック発生手段と、クロック信号に同期してデ
ータを1ビットずつシフトするシフトレジスタと、デー
タを格納するための少なくとも2つ以上の格納領域を有
する通信データ格納手段と、通信回数となる制御手段か
らの通信終了信号の出力回数をカウントする通信カウン
タと、この通信カウンタのカウントデータに応じて通信
データ格納手段の有する格納領域のうちの1つの格納領
域を選択し、この選択した格納領域内のデータをシフト
レジスタに供給する格納領域選択手段とを備えたもので
ある。
【0009】
【作用】請求項1記載の構成によれば、格納領域選択手
段により、通信回数をカウントする通信カウンタのカウ
ントデータに応じて自動的に通信データ格納手段の有す
る複数の格納領域を順に選択する。そして、送信時に
は、通信データ制御手段により格納領域内のデータをシ
フトレジスタに格納した後、このシフトレジスタからデ
ータをクロック信号に同期させて1ビットずつシフトさ
せて出力する。また、受信時には、入力されるデータを
クロック信号に同期させて1ビットずつシフトさせてシ
フトレジスタに格納した後、通信データ制御手段により
シフトレジスタ内のデータを格納領域内に格納する。
【0010】したがって、従来のように一回の通信ごと
に送信するべきデータの設定または受信したデータの格
納を行うことが不要となり、複数回分の送信データの設
定や受信データの格納を容易に一度に行うことができ、
一連のシリアルデータ通信を容易に連続的に行うことが
できる。請求項2記載の構成によれば、送信時には、第
1の格納領域選択手段により、通信回数をカウントする
第1の通信カウンタのカウンタデータに応じて自動的に
通信データ格納手段の有する複数の格納領域を順に選択
し、受信時には、第2の格納領域選択手段により、通信
回数をカウントする第2の通信カウンタのカウンタデー
タに応じて自動的に通信データ格納領域の有する複数の
格納領域を順に選択する。そして、送信時には、通信デ
ータ制御手段により格納領域内のデータをシフトレジス
タに格納した後、このシフトレジスタからデータをクロ
ック信号に同期させて1ビットずつシフトさせて出力す
る。また、受信時には、入力されるデータをクロック信
号に同期させて1ビットずつシフトさせてシフトレジス
タに格納した後、通信データ制御手段によりシフトレジ
スタ内のデータを格納領域内に格納する。
【0011】したがって、従来のように一回の通信ごと
に送信するべきデータの設定または受信したデータの格
納を行うことが不要となり、複数回分の送信データの設
定や受信データの格納を容易に一度に行うことができ、
複数回送受信が連続するシリアルデータ通信を簡単に行
うことができる。請求項3記載の構成によれば、請求項
2記載の構成において、第2の格納領域選択手段は第1
の格納領域選択手段が選択する格納領域とは異なる1つ
の格納領域を選択することにより、さらに、複数回送受
信が連続するシリアルデータ通信を容易に行うことがで
き、ソフトウェア処理が容易となる。
【0012】請求項4記載の構成によれば、タイマーが
出力する通信開始信号により自動的にシリアルデータ通
信を開始し、格納領域選択手段により、通信回数をカウ
ントする通信カウンタのカウントデータに応じて通信デ
ータ格納手段の有する複数の格納領域を順に選択し、こ
の選択した格納領域内のデータをシフトレジスタ内に格
納した後に、このシフトレジスタから送信データとなる
シリアルデータをクロック信号に同期させて1ビットず
つシフトさせて出力する。
【0013】したがって、従来のように、一回の通信ご
とに送信するべきデータの設定を行うことが不要とな
り、複数回分の送信データの設定を容易に一度に行うこ
とができ、一定間隔の送信が連続するシリアルデータ通
信を簡単に行うことができる。
【0014】
【実施例】以下、この発明の一実施例について、図面を
参照しながら説明する。図1は、この発明の第1の実施
例のシリアルデータ通信装置の構成を示すブロック図で
ある。図1に示すように、シリアルデータ通信装置は、
制御手段となる制御回路120と、通信カウンタ140
と、通信クロック発生手段となるクロック信号出力回路
110と、シフトレジスタ130と、格納領域として通
信データレジスタ161〜163を有する通信データ格
納手段となる通信データ格納回路160と、格納領域選
択手段となる通信データ選択回路150と、通信データ
制御手段となる通信データ制御回路170とからなる。
【0015】クロック信号出力回路110は、端子10
から通信開始信号1aが供給されると、制御回路12
0,シフトレジスタ130および端子30にシリアルデ
ータ転送用のクロック信号1bを供給するものである。
制御回路120は、クロック信号出力回路110から供
給されるクロック信号1bをカウントし、所定のカウン
ト値に達した場合に、通信終了信号1dをクロック信号
出力回路110,通信カウンタ140および通信データ
制御回路170に供給するものである。
【0016】通信カウンタ140は、通信回数をカウン
トするカウンタであり、制御回路120から供給される
通信終了信号1dをカウントし、この際のカウントデー
タ1eを通信データ選択回路150に供給するものであ
る。通信データ格納回路160は、通信データの格納領
域として通信データレジスタ161〜163の3つのデ
ータ格納用レジスタを有し、通信データを格納するもの
である。
【0017】通信データ選択回路150は、通信カウン
タ140から供給されるカウントデータ1eに応じて、
通信データレジスタ161〜163のうちのいずれか1
つを選択するものである。通信データ制御回路170
は、送信データの設定および受信データの格納を行う回
路であり、端子40から供給される送受信切り換え信号
40aに応じて送受信動作を切り換えられ、通信データ
の送信時には、端子10から供給される通信開始信号1
aによって、通信データ選択回路150が選択した通信
データレジスタ161〜163に格納されているデータ
をシフトレジスタ130に格納し、また、通信データの
受信時には制御回路120から供給される通信終了信号
1dによって、シフトレジスタ130内のデータを通信
データ選択回路150が選択した通信データレジスタ1
61〜163に格納するものである。
【0018】シフトレジスタ130は、端子20により
シリアルデータ1cの入出力を行う回路であり、端子4
0から供給される送受信切り換え信号40aに応じて送
受信動作を切り換えられ、送信時には設定されているデ
ータをクロック信号1bに同期して1ビットずつシフト
しながら端子20から出力し、受信時には端子20から
入力されるデータをクロック信号1bに同期して1ビッ
トずつシフトしながら格納するものである。
【0019】このように構成した第1の実施例のシリア
ルデータ通信装置について、図1および図2を参照しな
がらその動作を説明する。図2は図1に示すシリアルデ
ータ通信装置の主要部の入出力信号のタイミングチャー
トである。図2において、1aは端子10から供給され
る通信開始信号を示し、1bはクロック信号出力回路1
10が出力するシリアルデータ転送用のクロック信号を
示し、1cはシフトレジスタ130が端子20から入出
力するシリアルデータを示し、1dは制御回路120が
出力する通信終了信号を示し、1eは通信カウンタ14
0が出力するカウントデータを示す。
【0020】まず、通信データ送信時の動作について説
明する。時刻t0の時点までに、各通信データレジスタ
161〜163には、3種類の8ビットの送信データす
なわち、送信データDATAa(各ビットのデータa0
〜a7からなる。),送信データDATAb(各ビット
のデータb0〜b7からなる。)および送信データDA
TAcが設定されているとする。また、通信カウンタ1
40には初期値として“0”が設定されているとする。
さらに、通信カウンタ140から出力されるカウントデ
ータ1eの値“0”,“1”および“2”に対し、通信
データ選択回路150は、各通信データレジスタ16
1,162,163を選択するものとする。これによ
り、時刻t0では通信カウンタ140が“0”であるた
め、通信データ選択回路150は、通信データレジスタ
161を選択することとなる。また、シフトレジスタ1
30は、シリアルデータ1cとして各送信データDAT
Aa,DATAbおよびDATAcをその最下位ビット
から順に端子20から出力するものとする。
【0021】先ず、時刻t0で端子10から供給される
通信開始信号1aのリーディングエッジが到来すると、
通信データ制御回路170は、通信データ選択回路15
0が選択した通信データレジスタ161に格納された送
信データDATAaをシフトレジスタ130に設定す
る。これにより、端子20からはシリアルデータ1cと
して送信データDATAaの最下位ビットのデータa0
が出力される。
【0022】また、クロック信号出力回路110は、時
刻t1で通信開始信号1aのトレイリングエッジが到来
すると、クロック信号1bを制御回路120,シフトレ
ジスタ130および端子30に供給する。これにより、
制御回路120は、クロック信号1bのカウントを開始
する。また、シフトレジスタ130は、時刻t2でクロ
ック信号1bのトレイリングエッジが到来すると、8ビ
ットの送信データDATAaを下位ビット方向に1ビッ
トシフトし、端子20からは送信データDATAaの最
下位ビットから2ビットめのデータa1を出力する。
【0023】以後、同様にして、シフトレジスタ130
は、クロック信号1bのトレイリングエッジが到来する
たびに、送信データDATAaの各ビットのデータa2
〜a7を下位ビット方向に1ビットずつシフトし、端子
20から送信データDATAaの3〜8ビットめのデー
タa2〜a7を順次出力する。そして、シフトレジスタ
130が、8ビットの送信データDATAaの各ビット
のデータa0〜a7をすべて出力した時、即ち、時刻t
3で制御回路120がクロック信号1bの8つめのリー
ディングエッジをカウントすると、制御回路120は、
時刻t4でクロック信号1bのカウントデータ(図示せ
ず)を初期状態にするとともに、通信終了信号1eをク
ロック信号出力回路110,通信カウンタ140および
通信データ制御回路170に供給する。これにより、ク
ロック信号出力回路110は、時刻t4で通信終了信号
1dのリーディングエッジが到来すると、それ以降のク
ロック信号1bの出力を停止する。このクロック信号1
bの停止によりシフトレジスタ130はシフト動作を停
止する。
【0024】その後、通信カウンタ140は、時刻t5
で通信終了信号1dのトレイリングエッジが到来する
と、カウントデータ1eを“0”から“1”にカウント
アップし、これにともない、通信データ選択回路150
は次に送信するべき送信データDATAbを格納してい
る通信データレジスタ162を選択する。以後、同様
に、時刻t6で通信開始信号1aのリーディングエッジ
が通信データ制御回路170に到来すると、通信データ
選択回路150が選択した通信データレジスタ162に
格納された送信データDATAb(各ビットのデータb
0〜b7からなる。)がシフトレジスタ130に設定さ
れ、次のシリアルデータ送信が行われる。端子20から
出力される送信データは、最下位ビットから送信され、
クロック信号1bのトレイリングエッジで変更されるた
め、受信側のシフトレジスタ(図示せず)では、端子3
0から出力されるクロック信号1bのリーディングエッ
ジで受信データを最上位ビットから取り込み、クロック
信号1bのトレイリングエッジで下位ビット方向に1ビ
ットずつシフトするようにすれば、正しく通信すること
ができる。
【0025】次に、図1および図2を参照しながら、通
信データ受信時の動作について説明する。なお、送信動
作と受信動作は、端子40から供給される送受信切り換
え信号40aにより切り換えが行われる。通信カウンタ
140から出力されるカウントデータ1eの値“0”,
“1”および“2”に対し、通信データ選択回路150
は、各通信データレジスタ161,162および163
を選択するものとする。さらに、初期状態として、通信
カウンタ140は“0”となっており、これによって、
通信データ選択回路150は、通信データレジスタ16
1を選択しているとする。また、シフトレジスタ130
は、端子20からシリアルデータ1cとして各受信デー
タDATAa(各ビットのデータa0〜a7からな
る。),DATAbおよびDATAcを最下位ビットか
ら順に送信されてくるものとする。
【0026】先ず、クロック信号出力回路110は、時
刻t1で通信開始信号1aのトレイリングエッジが到来
すると、クロック信号1bを制御回路120,シフトレ
ジスタ130および端子30に供給する。これにより、
制御回路120は、クロック信号1bのカウントを開始
する。また、シフトレジスタ130は、時刻t1でクロ
ック信号1bのリーディングエッジが到来すると、端子
20から入力されているシリアルデータ1cの最下位ビ
ットのデータa0を最上位ビットに格納し、さらに時刻
t2でクロック信号1bのトレイリングエッジが到来す
ると、時刻t1で最上位ビットに格納したデータa0を
1ビット下位ビット方向にシフトして格納する。
【0027】以後、同様にして、シフトレジスタ130
は、クロック信号1bのリーディングエッジが到来する
たびに端子20から入力されるシリアルデータ1cを最
上位ビットに取り込み、トレイリングエッジが到来する
たびにそれまでに取り込んだデータを1ビットずつ下位
ビット方向にシフトし、端子20から入力されるシリア
ルデータ1cからなる受信データの3〜8ビットめのデ
ータa2〜a7を順次格納する。
【0028】そして、シフトレジスタ130が8ビット
の受信データの各ビットのデータa0〜a7をすべて受
信した時、即ち、時刻t3で制御回路120がクロック
信号1bの8つめのリーディングエッジをカウントする
と、制御回路120は時刻t4でクロック信号1bのカ
ウントデータ(図示せず)を初期状態にするとともに、
通信終了信号1dをクロック信号出力回路110,通信
カウンタ140および通信データ制御回路170に供給
する。これにより、クロック信号出力回路110は、時
刻t4で通信終了信号のリーディングエッジが到来する
と、それ以降のクロック信号1bの出力を停止する。こ
のクロック信号1bの停止によりシフトレジスタ13は
シフト動作を停止する。また、通信データ制御回路17
0は、時刻t4で通信終了信号1dのリーディングエッ
ジが到来すると、シフトレジスタ130に格納された受
信データDATAa(各ビットのデータa0〜a7)を
通信データ選択回路150が選択した通信データレジス
タ161に格納する。
【0029】その後、通信カウンタ140は、時刻t5
で通信終了信号1dのトレイリングエッジが到来する
と、カウントデータ1eを“0”から“1”にカウント
アップし、これにともない、通信データ選択回路150
は、通信データレジスタ162を選択する。以後、同様
に、時刻t7で通信開始信号1aのトレイリングエッジ
が到来すると、クロック信号1bがクロック信号出力回
路110から制御回路120,シフトレジスタ130お
よび端子30に供給され、次のシリアルデータ受信が行
われる。端子20から入力されるシリアルデータ1cか
らなる受信データは、クロック信号1bのリーディング
エッジに同期して、シフトレジスタ130の最上位ビッ
トから取り込まれ、クロック信号1bのトレイリングエ
ッジで下位ビット方向にシフトされるため、送信側では
送信データの最下位ビットから送信し、端子30から出
力されるクロック信号1bのトレイリングエッジで送信
データを下位ビット方向にシフトし、データを送信すれ
ば、正しく通信することができる。
【0030】このように第1の実施例では、送信時に
は、通信データ選択回路150により通信カウンタ14
0のカウントデータ1eに応じて各通信データレジスタ
161〜163を順に選択し、通信データ制御回路17
0により、この選択した通信データレジスタ161〜1
63に格納した8ビットの送信データをシフトレジスタ
130に供給する。そして、このシフトレジスタ130
から送信データを1ビットずつシフトして出力する。ま
た、受信時には、通信データ選択回路150により通信
カウンタ140のカウントデータ1eに応じて各通信デ
ータレジスタ161〜163を順に選択し、この選択し
た通信データレジスタ161〜163に、通信データ制
御回路170によりシフトレジスタ130に入力した8
ビットの受信データを供給する。すなわち、送信時に
は、複数の通信データレジスタ161〜163に格納し
た送信データを順にシフトレジスタ130に格納し、こ
のシフトレジスタ130に格納した送信データを1ビッ
トずつ出力し、また、受信時には、シフトレジスタ13
0に格納した受信データを複数の通信データレジスタ1
61〜163に順に格納することにより、複数回分の送
信データの設定や受信データの格納を容易に一度に行う
ことができる。
【0031】その結果、マイクロプロセッサ間のシリア
ルデータ通信に適用した場合に、通信間隔時間が短い連
続した通信の場合でも、シリアルデータの設定,シリア
ルデータの格納および通信開始タイミング等の制御を行
うためのソフトウェア処理が簡単となる。図3は、この
発明の第2の実施例のシリアルデータ通信装置の構成を
示すブロック図である。
【0032】図3に示すように、シリアルデータ通信装
置は、制御手段となる制御回路320と、通信クロック
発生手段となるクロック信号出力回路310と、シフト
レジスタ330と、格納領域として送信データレジスタ
361〜363および受信データレジスタ364〜36
6を有する通信データ格納手段となる通信データ格納回
路360と、通信回数をカウントする第1および第2の
通信カウンタとなる送信カウンタ340および受信カウ
ンタ341と、第1の格納領域選択手段となる送信デー
タ選択回路350と、第2の格納領域選択手段となる受
信データ選択回路351と、通信データ制御手段となる
通信データ制御回路370とからなる。
【0033】クロック信号出力回路310は、端子10
から通信開始信号3bが供給されると、制御回路32
0,シフトレジスタ330および端子30にシリアルデ
ータ転送用のクロック信号3cを供給するものである。
制御回路320は、通信終了信号3eを出力する回路で
あり、クロック信号出力回路310から供給されるクロ
ック信号3cをカウントし、所定のカウント値に達した
場合に、通信終了信号3eをクロック信号出力回路31
0, 送信カウンタ340,受信カウンタ341および通
信データ制御回路370に供給するものである。
【0034】送信カウンタ340は、送信回数をカウン
トするカウンタであり、端子40から供給される送受信
切り換え信号40aが送信状態を示している場合に、制
御回路320から供給される通信終了信号3eをカウン
トし、この際のカウントデータ3fを送信データ選択回
路350に供給するものである。受信カウンタ341
は、受信回数をカウントするカウンタであり、端子40
から供給される送受信切り換え信号40aが受信状態を
示している場合に、制御回路320から供給される通信
終了信号3eをカウントし、この際のカウントデータ3
gを受信データ選択回路351に供給するものである。
【0035】通信データ格納回路360は、送信データ
レジスタ361〜363および受信データレジスタ36
4〜366を有し、送信データ3hおよび受信データ3
iを格納するものである。送信データ選択回路350
は、送信カウンタ340から供給されるカウントデータ
3fに応じて、送信データレジスタ361〜363のう
ちいずれか1つを選択し、選択した送信データレジスタ
361〜363に格納されている送信データ3hを通信
データ制御回路370に供給するものである。
【0036】受信データ選択回路351は、受信カウン
タ341から供給されるカウントデータ3gに応じて、
通信データ制御回路370から供給される受信データ3
iを格納するための受信データレジスタを受信データレ
ジスタ364〜366の中から1つ選択するものであ
る。通信データ制御回路370は、送信データ3hの設
定および受信データ3iの格納を行うための回路であ
り、端子40から供給される送受信切り換え信号40a
に応じて、送信時には端子10から供給される通信開始
信号3bによって、送信データ選択回路350から供給
される送信データ3hをシフトレジスタ330に格納
し、受信時には制御回路320から供給される通信終了
信号3eによって、シフトレジスタ330に受信された
受信データ3iを受信データ選択回路351が選択する
受信データレジスタ364〜366に格納するものであ
る。
【0037】シフトレジスタ330は、シリアルデータ
3dの入出力を行う回路であり、端子40から供給され
る送受信切り換え信号40aに応じて送受信動作を切り
換えられ、送信時には設定されているデータをクロック
信号3cに同期して1ビットずつシフトしながら端子2
0から出力し、受信時には端子20から入力されるデー
タをクロック信号3cに同期して1ビットずつシフトし
ながら格納するものである。
【0038】このように構成した第2の実施例のシリア
ルデータ通信装置について、図3および図4を参照しな
がらその動作を説明する。図4は図3に示すシリアルデ
ータ通信装置で送信動作と受信動作を交互に行った場合
の主要部の入出力信号のタイミングチャートである。図
4において、40aは端子40から供給される送受信切
り換え信号を示し、3bは端子10から供給される通信
開始信号を示し、3cはクロック信号出力回路310が
出力するシリアルデータ転送用のクロック信号を示し、
3dはシフトレジスタ330が端子20から入出力を行
うシリアルデータを示し、3eは制御回路320が出力
する通信終了信号を示し、3fは送信カウンタ340の
カウントデータを示し、3gは受信カウンタ341のカ
ウントデータを示し、3hは送信データ選択回路350
から通信データ制御回路370に供給される送信データ
を示し、3iは受信データレジスタ364に格納される
受信データを示す。
【0039】時刻t0の時点までに、各送信データレジ
スタ361〜363には8ビットの送信データDATA
a(各ビットのデータa0〜a7からなる。),DAT
AbおよびDATAcがそれぞれ設定されている。ま
た、送信カウンタ340および受信カウンタ341に
は、初期値として“0”が設定されているとする。ま
た、送信カウンタ340のカウントデータ3fの値
“0”,“1”および“2”に対し、送信データ選択回
路350は送信データレジスタ361,362および3
63を選択し、受信カウンタ341のカウントデータ3
gの値“0”,“1”および“2”に対し、受信データ
選択回路351は受信送信データレジスタ364,36
5および366を選択するとする。また、シフトレジス
タ330は、送信時には、端子20にシリアルデータ3
dとして送信データの最下位ビットから順に出力し、受
信時には、端子20にシリアルデータ3dとして受信デ
ータの最下位ビットから順に送られてくるものとする。
また、端子40から供給される送受信切り換え信号40
aの電位は高電位レベルと低電位レベルのいずれかであ
り、高電位レベルの場合は送信を行い、低電位レベルの
場合は受信を行うものとする。
【0040】先ず、時刻t0で端子40から供給される
送受信切り換え信号40aの電位が高電位レベルとなる
ことによって図3に示したシリアルデータ通信装置は送
信状態となったとする。そして、時刻t1で通信開始信
号3bのリーディングエッジが到来すると、通信データ
制御回路370は、送信データ選択回路350が選択し
た送信データレジスタ361に格納された8ビットの送
信データDATAa(各ビットのデータa0〜a7から
なる。)をシフトレジスタ330に設定する。これによ
り、端子20からは送信データDATAaの最下位ビッ
トのデータa0が出力される。
【0041】次に、クロック信号出力回路310は、時
刻t2で通信開始信号3bのトレイリングエッジが到来
すると、クロック信号3cの出力を開始し、制御回路3
20,シフトレジスタ330および端子30にクロック
信号3cを供給する。これにより、制御回路320はク
ロック信号3cのカウントを開始する。また、シフトレ
ジスタ330は、時刻t3でクロック信号3cのトレイ
リングエッジが到来すると、8ビットの送信データDA
TAaを下位ビット方向に1ビットシフトし、端子20
から送信データDATAaの最下位ビットから2ビット
めのデータa1を出力する。
【0042】以後、同様にして、シフトレジスタ330
は、クロック信号3cのトレイリングエッジが到来する
たびに送信データDATAaを下位ビット方向に1ビッ
トずつシフトし、端子20から送信データDATAaの
3〜8ビットめのデータa2〜a7を順次出力する。そ
して、シフトレジスタ330が8ビットの送信データD
ATAaの各ビットのデータa0〜a7をすべて出力し
た時、即ち、時刻t4では制御回路320は、クロック
信号3cの8つめのリーディングエッジをカウントする
と、時刻t5でクロック信号3cのカウントデータ(図
示せず)を初期状態にするとともに、通信終了信号3e
をクロック信号出力回路310,送信カウンタ340,
受信カウンタ341および通信データ制御回路370に
供給する。これにより、クロック信号出力回路310は
時刻t5で通信終了信号3eのリーディングエッジが到
来すると、それ以降のクロック信号3cの出力を停止す
る。このクロック信号3cの停止によりシフトレジスタ
330はシフト動作を停止する。また、送信カウンタ3
40は、時刻t6で通信終了信号3eのトレイリングエ
ッジが到来すると、カウントデータ3fを“0”から
“1”にカウントアップし、これにともない、送信デー
タ選択回路350は、送信データレジスタ362を選択
し、これにより、送信データレジスタ362は、次の送
信データとして送信データDATAbを通信データ制御
回路370に供給する。
【0043】次に、時刻t7で送受信切り換え信号40
aの電位が高電位レベルから低電位レベルに変化する
と、通信モードが送信モードから受信モードに切り換わ
り、端子20によりシリアルデータ3dの入力すなわち
受信データDATAa’(各ビットのデータa0’〜a
7’からなる。)の入力が可能となる。時刻t8で通信
開始信号3bのトレイリングエッジが到来すると、送信
時と同様に、クロック信号出力回路310は、クロック
信号3cの出力を開始し、制御回路320,シフトレジ
スタ330および端子30にクロック信号3cが供給さ
れる。これにより、制御回路320は、クロック信号3
cのカウントを開始する。また、時刻t8でのクロック
信号3cのリーディングエッジによって、シフトレジス
タ330は端子20から入力されているシリアルデータ
3dの最下位ビットのデータa0’を最上位ビットに格
納し、さらに時刻t9でクロック信号3cのトレイリン
グエッジが到来すると時刻t8で最上位ビットに格納し
たデータa0’を1ビット下位ビット方向にシフトして
格納する。
【0044】以後、同様にして、シフトレジスタ330
は、クロック信号3cのリーディングエッジが到来する
たびに端子20から入力されるシリアルデータ3dを最
上位ビットに取り込み、クロック信号3cのトレイリン
グエッジが到来するたびにそれまでに取り込んだシリア
ルデータ3dを1ビットずつ下位ビット方向にシフトす
ることにより、端子20から入力される受信データの3
〜8ビットめのデータa2’〜a7’を順次格納する。
【0045】そして、シフトレジスタ330が8ビット
の受信データDATAa’となる各ビットのデータa
0’〜a7’をすべて受信した時、即ち、時刻t10で
制御回路320が、クロック信号3cの8つめのリーデ
ィングエッジをカウントすると、制御回路320は時刻
t11でクロック信号3cのカウントデータ(図示せ
ず)を初期状態にするとともに、通信終了信号3eをク
ロック信号出力回路310,受信カウンタ341および
通信データ制御回路370に供給する。これにより、ク
ロック信号出力回路310は、時刻t11で通信終了信
号3eのリーディングエッジが到来すると、それ以降の
クロック信号3cの出力を停止する。このクロック信号
3cの停止によりシフトレジスタ330はシフト動作を
停止する。また、通信データ制御回路370は時刻t1
1で通信終了信号3eのリーディングエッジが到来する
と、シフトレジスタ330に格納された受信データDA
TAa’(各ビットのデータa0’〜a7’からな
る。)を受信データ選択回路351により選択した受信
データレジスタ364に格納する。
【0046】その後、受信カウンタ341は、時刻t1
2で通信終了信号3eのトレイリングエッジが到来する
と、カウントデータ3gを“0”から“1”にカウント
アップし、これにともない、受信データ選択回路351
は次の受信データを格納するレジスタとして、受信デー
タレジスタ365を選択する。以後、同様にして、端子
40から供給する送受信切り換え信号40aによって、
送信動作あるいは受信動作を指定し、端子10から通信
開始信号3bが供給されると、送信時には送信データレ
ジスタ362,363に格納されているデータを順に送
信開始時にシフトレジスタ330に設定した後に1ビッ
トずつ送信し、、受信時にはシフトレジスタ330によ
り受信データを受信し、受信終了時に受信データレジス
タ365,366に順に受信データの格納を行う。
【0047】なお、図4では送信終了後に受信を行って
いるが、受信終了後に送信を行う場合や、受信あるいは
送信を続けて行う場合も全く同様にして通信することが
できる。このように第2の実施例では、送信データおよ
び受信データを格納するための送信データレジスタ36
1〜363と受信データレジスタ364〜366とを独
立させ、これらを選択する送信データ選択回路350と
受信データ選択回路351とを独立させ、さらにこれら
にカウントデータ3f,3gを与える受信カウンタ34
0と送信カウンタ341とを独立させている。そして、
送信カウンタ340および受信カウンタ341のカウン
トデータ3f,3gに応じて自動的に送信データレジス
タ361〜363および受信データレジスタ364〜3
66を順に選択し、送信時には、通信データ制御回路3
70により送信データレジスタ361〜363内の送信
データ3hをシフトレジスタ330に格納した後、この
シフトレジスタ330からシリアルデータ3dをクロッ
ク信号3cに同期させて1ビットずつシフトさせて出力
する。また、受信時には、入力されるシリアルデータ3
dをクロック信号3cに同期させて1ビットずつシフト
させてシフトレジスタ330に格納した後、通信データ
制御回路370によりシフトレジスタ330内のデータ
を受信データレジスタ364〜366内に格納する。
【0048】したがって、従来のように一回の通信ごと
に送信するべきデータの設定または受信したデータの格
納を行うことが不要となり、複数回分の送信データの設
定や受信データの格納を容易に一度に行うことができ、
複数回送受信が連続するシリアルデータ通信を簡単に行
うことができる。その結果、マイクロプロセッサ間のシ
リアルデータ通信に適用した場合に、通信間隔時間が短
く交互に送受信が連続した通信の場合でも、シリアルデ
ータの設定,シリアルデータの格納および通信開始タイ
ミング等の制御を行うためのソフトウェア処理が簡単と
なる。
【0049】図5は、この発明の第3の実施例のシリア
ルデータ通信装置の構成を示すブロック図である。図5
に示すように、シリアルデータ通信装置は、タイマー5
00と、制御手段となる制御回路520と、通信クロッ
ク発生手段となるクロック信号出力回路510と、シフ
トレジスタ530と、格納領域として通信データレジス
タ561〜563を有する通信データ格納手段となる通
信データ格納領域560と、通信回数をカウントする通
信カウンタ540と、格納領域選択手段となる通信デー
タ選択回路550とからなる。
【0050】タイマー500は、シリアル通信を開始す
るためのタイミング信号を発生する回路であり、端子1
0から供給されるタイマースタート信号5aあるいは制
御回路520から供給される通信終了信号5eにより動
作を開始し、あらかじめ設定された時間が経過すると通
信開始信号5bをクロック信号出力回路510およびシ
フトレジスタ530に供給するものである。
【0051】クロック信号出力回路510は、シリアル
データ転送用のクロック信号5cを発生する回路であ
り、タイマー500から通信開始信号5bが供給される
と、制御回路520,シフトレジスタ530および端子
30にクロック信号5cを供給するものである。制御回
路520は、通信終了信号5eを出力する回路であり、
クロック信号出力回路510から供給されるクロック信
号5cをカウントし、所定のカウント値に達した場合
に、通信終了信号5eをタイマー500,クロック信号
出力回路510および通信カウンタ540に供給するも
のである。
【0052】通信カウンタ540は通信回数をカウント
するカウンタであり、この際のカウントデータ5fを通
信データ選択回路550に供給するものである。通信デ
ータ格納回路560は、通信データレジスタ561〜5
63で構成され、通信データの格納を行うものである。
通信データ選択回路550は、通信カウンタ540から
供給されるカウントデータ5fに応じて、通信データレ
ジスタ561〜563のうちいずれか1つを選択し、選
択した通信データレジスタ561〜563に格納されて
いる送信データ5gをシフトレジスタ530に供給する
ものである。
【0053】シフトレジスタ530は、シリアルデータ
5eの出力を行う回路であり、タイマー500から供給
される通信開始信号5bによって、通信データ選択回路
550から供給される送信データ5gを格納し、格納し
た送信データ5gをクロック信号5cに同期して1ビッ
トずつシフトしながら端子20から出力するものであ
る。
【0054】このように構成した第3の実施例のシリア
ルデータ通信装置について、図5および図6を参照しな
がらその動作を説明する。図6は図5に示すシリアルデ
ータ通信装置の主要部の入出力信号のタイミングチャー
トである。図6において、5aは端子10から供給され
るタイマースタート信号を示し、5bはタイマー500
から出力される通信開始信号を示し、5cはクロック信
号出力回路510が出力するシリアルデータ転送用のク
ロック信号を示し、5dはシフトレジスタ530が端子
20から出力するシリアルデータを示し、5eは制御回
路520が出力する通信終了信号を示し、5fは通信カ
ウンタ540のカウントデータを示し、5gは通信デー
タ選択回路550からシフトレジスタ530に供給され
る送信データを示している。
【0055】時刻t0の時点までに、タイマー570に
はプリセットデータとして、通信間隔時間Tに対応する
タイミングデータDATAtを予め設定されており、ま
た、通信データレジスタ561〜563にはそれぞれ8
ビットの送信データDATAa(各ビットのデータa0
〜a7からなる。),DATAb(各ビットのデータb
0〜a7からなる。)およびDATAcがあらかじめ設
定されており、通信カウンタ540には初期値として
“0”が設定されているとする。さらに、通信カウンタ
540のカウントデータ“0”,“1”,“2”に対
し、通信データ選択回路550は通信データレジスタ5
61,562,563を選択するものとする。また、シ
フトレジスタ530は送信データとなるシリアルデータ
5dを最下位ビットから順に端子20から出力するもの
とする。
【0056】先ず、時刻t0で端子10からタイマース
タート信号5aのリーディングエッジがタイマー570
に供給されるとタイマー570は動作を開始する。タイ
マー570は通信間隔時間Tが経過すると、通信開始信
号5bをシフトレジスタ530およびクロック信号出力
回路510に供給し、再び通信間隔時間Tに対応するタ
イミングデータDATAtをセットして動作を停止す
る。
【0057】時刻t1で通信開始信号5bのリーディン
グエッジが到来すると、シフトレジスタ530は、通信
データ選択回路550から供給される送信データDAT
Aaを格納する。送信データDATAaがシフトレジス
タ530に設定されることによって、端子20からはシ
リアルデータ5dとして送信データの最下位ビットのデ
ータa0が出力される。
【0058】クロック信号出力回路510は、時刻t2
で通信開始信号5bのトレイリングエッジが到来する
と、クロック信号5cの出力を開始し、制御回路52
0,シフトレジスタ530および端子30にクロック信
号5cが供給される。これにより、制御回路520はク
ロック信号5cのカウントを開始し、端子30からはク
ロック信号5cが出力される。また、シフトレジスタ5
30は、時刻t3でクロック信号5cのトレイリングエ
ッジが到来すると送信データDATAaを下位ビット方
向に1ビットシフトし、端子20からは送信データDA
TAaの2ビットめのデータa1が出力される。
【0059】以後、同様にして、シフトレジスタ530
はクロック信号5cのトレイリングエッジが到来するた
びに送信データDATAaを下位ビット方向に1ビット
ずつシフトし、端子20からシリアルデータ5dとして
送信データDATAaの3〜8ビットめのデータa2〜
a7を順次出力する。シフトレジスタ530が8ビット
の送信データDATAaの各ビットのデータa0〜a7
をすべて出力した時、即ち、時刻t4で制御回路520
がクロック信号5cの8つめのリーディングエッジをカ
ウントすると、制御回路520は時刻t5でクロック信
号5cのカウントデータ(図示せず)を初期状態にする
とともに、通信終了信号5eをクロック信号出力回路5
10,通信カウンタ540およびタイマー570に供給
する。これにより、クロック信号出力回路510は、時
刻t5で通信終了信号5eのリーディングエッジが到来
すると、それ以降のクロック信号5cの出力を停止す
る。このクロック信号5cの停止によりシフトレジスタ
530はシフト動作を停止する。また、通信カウンタ5
40は、時刻t6で通信終了信号5eのトレイリングエ
ッジが到来すると、カウントデータを“0”から“1”
にカウントアップし、これにともない、通信データ選択
回路550は通信データレジスタ562を選択し、次の
送信データとして送信データDATAbをシフトレジス
タ530に供給する。また、タイマー570は時刻t6
での通信終了信号5eのトレイリングエッジによって動
作を開始する。
【0060】以後、同様に、時刻t6から通信間隔時間
Tが経過すると、時刻t7でタイマー570から通信開
始信号5bが通信データ制御回路570およびクロック
信号出力回路510に供給され、通信開始信号5bのリ
ーディングエッジが通信データ制御回路170に到来す
ると、シフトレジスタ530は通信データ選択回路55
0から供給される送信データDATAbを格納し、2回
目のシリアルデータの送信が行われる。端子20から出
力される送信データは、最下位ビットから送信され、ク
ロック信号5cのトレイリングエッジで変更されるた
め、受信側のシフトレジスタでは、端子30から出力さ
れるクロック信号5cのリーディングエッジで受信デー
タを最上位ビットから取り込み、クロック信号5cのト
レイリングエッジで下位ビット方向に1ビットずつシフ
トするようにすれば、正しく通信することができる。
【0061】このように第3の実施例では、タイマー5
00が出力する通信開始信号5bにより自動的にシリア
ルデータ通信を開始し、通信データ選択回路550によ
り、通信回数をカウントする通信カウンタ540のカウ
ントデータ5fに応じて通信データレジスタ561〜5
63を順に選択し、この選択した通信データレジスタ5
61〜563内のデータをシフトレジスタ530内に格
納した後に、このシフトレジスタ530からシリアルデ
ータ5dをクロック信号5cに同期させて1ビットずつ
シフトさせて出力する。
【0062】したがって、従来のように、一回の通信ご
とに送信するべきデータの設定を行うことが不要とな
り、複数回分の送信データの設定を容易に一度に行うこ
とができ、一定間隔の送信が連続するシリアルデータ通
信を簡単に行うことができる。その結果、マイクロプロ
セッサ間のシリアルデータ通信に適用した場合に、一定
間隔で送信が連続する通信の場合でも、シリアルデータ
の設定および通信開始タイミング等の制御を行うための
ソフトウェア処理が簡単となる。
【0063】なお、この発明の第1,第2および第3の
実施例においては、送受信されるデータのビット長を8
ビットとしているが、シフトレジスタ130,330お
よび530のビット数,制御回路120,320および
520内部のカウンタのビット数を増減させることによ
って、どのようなビット長のデータのシリアル通信も同
様に行うことができる。また、各実施例では、通信デー
タ格納回路160,360および560の有する格納領
域としてそれぞれ3つの通信データレジスタ161〜1
63,364〜366および561〜563を用いて3
種類の通信データの送信あるいは受信を説明したが、格
納領域となる通信データレジスタの数および通信カウン
タ540のビット数を増減させることによって、通信デ
ータの数がどのような場合でも同様にして実現すること
ができる。また、通信カウンタ140,540,送信カ
ウンタ340および受信カウンタ341はアップカウン
タとしたが、ダウンカウンタで構成してもまったく同様
の効果が得られる。さらに、端子20から入出力される
シリアルデータ1c,3dおよび5dは、クロック信号
1b,3cおよび5cのトレイリングエッジで変更する
ようにしているが、クロック信号1b,3cおよび5c
をトレイリングエッジから出力開始することによって、
シリアルデータ1c,3dおよび5dをクロック信号1
b,3cおよび5cのリーディングエッジで変更するよ
うな構成にしてもまったく同様の効果が得られる。
【0064】
【発明の効果】請求項1記載のシリアルデータ通信装置
によれば、格納領域選択手段により、通信回数をカウン
トする通信カウンタのカウントデータに応じて自動的に
通信データ格納手段の有する複数の格納領域を順に選択
する。そして、送信時には、通信データ制御手段により
格納領域内のデータをシフトレジスタに格納した後、こ
のシフトレジスタからデータをクロック信号に同期させ
て1ビットずつシフトさせて出力する。また、受信時に
は、入力されるデータをクロック信号に同期させて1ビ
ットずつシフトさせてシフトレジスタに格納した後、通
信データ制御手段によりシフトレジスタ内のデータを格
納領域内に格納する。
【0065】したがって、従来のように一回の通信ごと
に送信するべきデータの設定または受信したデータの格
納を行うことが不要となり、複数回分の送信データの設
定や受信データの格納を容易に連続的に行うことがで
き、一連のシリアルデータ通信を容易に一度に行うこと
ができる。その結果、通信間隔時間が短い連続した通信
の場合でも、シリアルデータの設定や格納および通信開
始タイミング等の制御を容易にでき、ソフトウェア処理
が簡単となる。
【0066】請求項2記載のシリアルデータ通信装置に
よれば、送信時には、第1の格納領域選択手段により、
通信回数をカウントする第1の通信カウンタのカウンタ
データに応じて自動的に通信データ格納手段の有する複
数の格納領域を順に選択し、受信時には、第2の格納領
域選択手段により、通信回数をカウントする第2の通信
カウンタのカウンタデータに応じて自動的に通信データ
格納領域の有する複数の格納領域を順に選択する。そし
て、送信時には、通信データ制御手段により格納領域内
のデータをシフトレジスタに格納した後、このシフトレ
ジスタからデータをクロック信号に同期させて1ビット
ずつシフトさせて出力する。また、受信時には、入力さ
れるデータをクロック信号に同期させて1ビットずつシ
フトさせてシフトレジスタに格納した後、通信データ制
御手段によりシフトレジスタ内のデータを格納領域内に
格納する。
【0067】したがって、従来のように一回の通信ごと
に送信するべきデータの設定または受信したデータの格
納を行うことが不要となり、複数回分の送信データの設
定や受信データの格納を容易に一度に行うことができ、
複数回送受信が連続するシリアルデータ通信を簡単に行
うことができる。その結果、通信間隔時間が短く交互に
送受信が連続する通信の場合でも、シリアルデータの設
定や格納および通信開始タイミング等の制御を容易にで
き、ソフトウェア処理が簡単となる。
【0068】請求項3記載のシリアルデータ通信装置に
よれば、請求項2記載のシリアルデータ通信装置におい
て、第2の格納領域選択手段は第1の格納領域選択手段
が選択する格納領域とは異なる1つの格納領域を選択す
ることにより、さらに、複数回送受信が連続するシリア
ルデータ通信を容易に行うことができ、ソフトウェア処
理が容易となる。
【0069】請求項4記載のシリアルデータ通信装置に
よれば、タイマーが出力する通信開始信号により自動的
にシリアルデータ通信を開始し、格納領域選択手段によ
り、通信回数をカウントする通信カウンタのカウントデ
ータに応じて通信データ格納手段の有する複数の格納領
域を順に選択し、この選択した格納領域内のデータをシ
フトレジスタ内に格納した後に、このシフトレジスタか
ら送信データとなるシリアルデータをクロック信号に同
期させて1ビットずつシフトさせて出力する。
【0070】したがって、従来のように、一回の通信ご
とに送信するべきデータの設定を行うことが不要とな
り、複数回分の送信データの設定を容易に一度に行うこ
とができ、一定間隔の送信が連続するシリアルデータ通
信を簡単に行うことができる。その結果、一定間隔で送
信が連続する通信の場合でも、シリアルデータの設定お
よび通信開始タイミング等の制御を容易にでき、ソフト
ウェア処理が簡単となる。
【図面の簡単な説明】
【図1】この発明の第1の実施例のシリアルデータ通信
装置の構成を示すブロック図である。
【図2】図1に示すシリアルデータ通信装置の主要部の
入出力信号のタイミングチャートである。
【図3】図3は、この発明の第2の実施例のシリアルデ
ータ通信装置の構成を示すブロック図である。
【図4】図3に示すシリアルデータ通信装置で送信動作
と受信動作を交互に行った場合の主要部の入出力信号の
タイミングチャートである。
【図5】この発明の第3の実施例のシリアルデータ通信
装置の構成を示すブロック図である。
【図6】図5に示すシリアルデータ通信装置の主要部の
入出力信号のタイミングチャートである。
【符号の説明】
110,310,510 クロック信号出力回路(クロ
ック信号発生手段) 120,320,520 制御回路(制御手段) 130,330,530 シフトレジスタ 140,540 通信カウンタ 340 送信カウンタ(第1の通信カウンタ) 341 受信カウンタ(第2の通信カウンタ) 150,550 通信データ選択回路(格納領域選択手
段) 350 送信データ選択回路(第1の格納領域選択手
段) 351 受信データ選択回路(第2の格納領域選択手
段) 161〜163 通信データレジスタ(格納領域) 361〜363 送信データレジスタ(格納領域) 364〜366 受信データレジスタ(格納領域) 160,360,560 通信データ格納回路(通信デ
ータ格納手段) 170,370 通信データ制御回路(通信データ制御
手段) 500 タイマー 1b,3c,5c クロック信号 1a,3b,5b 通信開始信号 1d,3e,5e 通信終了信号 1e,3f,3g,5f カウントデータ

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 クロック信号をカウントし、所定のカウ
    ント値に達した場合に通信終了信号を出力する制御手段
    と、 通信開始信号によって前記クロック信号の出力を開始
    し、前記通信終了信号によって前記クロック信号の出力
    を停止する通信クロック発生手段と、 前記クロック信号に同期してデータを1ビットずつシフ
    トするシフトレジスタと、 前記データを格納するための少なくとも2つ以上の格納
    領域を有する通信データ格納手段と、 通信回数となる前記制御手段からのの前記通信終了信号
    の出力回数をカウントする通信カウンタと、 この通信カウンタのカウントデータに応じて前記通信デ
    ータ格納手段の有する格納領域のうちの1つの格納領域
    を選択する格納領域選択手段と、 送信時には、前記格納領域選択手段によって選択された
    格納領域内のデータを前記シフトレジスタに供給し、受
    信時には、前記シフトレジスタ内のデータを前記格納領
    域選択手段によって選択された格納領域に供給する通信
    データ制御手段とを備えたシリアルデータ通信装置。
  2. 【請求項2】 クロック信号をカウントし、所定のカウ
    ント値に達した場合に通信終了信号を出力する制御手段
    と、 通信開始信号によって前記クロック信号の出力を開始
    し、前記通信終了信号によって前記クロック信号の出力
    を停止する通信クロック発生手段と、 前記クロック信号に同期してデータを1ビットずつシフ
    トするシフトレジスタと、 前記データを格納するための少なくとも2つ以上の格納
    領域を有する通信データ格納手段と、 通信回数となる前記制御手段からの前記通信終了信号の
    出力回数をカウントする第1および第2の通信カウンタ
    と、 この第1の通信カウンタのカウントデータに応じて前記
    通信データ格納手段の有する格納領域のうちの1つの格
    納領域を選択する第1の格納領域選択手段と、 前記第2の通信カウンタのカウントデータに応じて前記
    通信データ格納手段の有する格納領域のうちの1つの格
    納領域を選択する第2の格納領域選択手段と、 送信時には、前記第1の格納領域選択手段によって選択
    された格納領域内のデータを前記シフトレジスタに供給
    し、受信時には、前記シフトレジスタ内のデータを前記
    第2の格納領域選択手段によって選択された格納領域に
    供給する通信データ制御手段とを備えたシリアルデータ
    通信装置。
  3. 【請求項3】 第2の格納領域選択手段は第1の格納領
    域選択手段が選択する格納領域とは異なる1つの格納領
    域を選択することを特徴とする請求項2記載のシリアル
    データ通信装置。
  4. 【請求項4】 設定された時間が経過すると通信開始信
    号を出力するタイマーと、 クロック信号をカウントし、所定のカウント値に達した
    場合に通信終了信号を出力する制御手段と、 前記通信開始信号によって前記クロック信号の出力を開
    始し、前記通信終了信号によって前記クロック信号の出
    力を停止する通信クロック発生手段と、 前記クロック信号に同期してデータを1ビットずつシフ
    トするシフトレジスタと、 前記データを格納するための少なくとも2つ以上の格納
    領域を有する通信データ格納手段と、 通信回数となる前記制御手段からの前記通信終了信号の
    出力回数をカウントする通信カウンタと、 この通信カウンタのカウントデータに応じて前記通信デ
    ータ格納手段の有する格納領域のうちの1つの格納領域
    を選択し、この選択した格納領域内のデータを前記シフ
    トレジスタに供給する格納領域選択手段とを備えたシリ
    アルデータ通信装置。
JP4015174A 1992-01-30 1992-01-30 シリアルデータ通信装置 Expired - Fee Related JP2790748B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4015174A JP2790748B2 (ja) 1992-01-30 1992-01-30 シリアルデータ通信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4015174A JP2790748B2 (ja) 1992-01-30 1992-01-30 シリアルデータ通信装置

Publications (2)

Publication Number Publication Date
JPH05207096A JPH05207096A (ja) 1993-08-13
JP2790748B2 true JP2790748B2 (ja) 1998-08-27

Family

ID=11881450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4015174A Expired - Fee Related JP2790748B2 (ja) 1992-01-30 1992-01-30 シリアルデータ通信装置

Country Status (1)

Country Link
JP (1) JP2790748B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200421811A (en) * 2002-09-24 2004-10-16 Nagracard Sa Multiple pairing control method

Also Published As

Publication number Publication date
JPH05207096A (ja) 1993-08-13

Similar Documents

Publication Publication Date Title
JPH11149445A (ja) 送受信兼用のレジスターを持つ直列インターフェース装置
JPH0319740B2 (ja)
JPH03104459A (ja) データ通信装置
JP2790748B2 (ja) シリアルデータ通信装置
JPH04369066A (ja) データの時分割転送装置
JPS6135580B2 (ja)
US7249274B1 (en) System and method for scalable clock gearing mechanism
JP4190217B2 (ja) クロック生成装置及びオーディオデータ処理装置
JP2613971B2 (ja) シリアル転送方式
JP4547821B2 (ja) 異周期シーケンサの排他制御回路
JP2883664B2 (ja) アナログ・デジタル変換装置
JPH0736819A (ja) Dmaデータ転送装置
JPH03222539A (ja) スタートビット検出回路
JP2932851B2 (ja) 非同期式シリアルデータ送受信装置
JP3403714B2 (ja) リモコン波形出力装置
JP2655433B2 (ja) A/d変換装置
KR890015533A (ko) 데이타 전송방법 및 그 방법을 실행하기 위한 장치
JPH10173732A (ja) データ送受信装置
JPH06289950A (ja) スキュー補正データ転送回路
JPH04111558A (ja) シリアル入出力装置
JPH06104950A (ja) 選択回路
JPH0720091B2 (ja) データバッファ回路
JPS58119026A (ja) プログラマブル・コントロ−ラの入出力デ−タ伝送方式
JPH07129485A (ja) シリアル伝送装置
JPH04328935A (ja) シリアル送受信回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080612

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090612

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees