JP2786789B2 - データ転送方式 - Google Patents

データ転送方式

Info

Publication number
JP2786789B2
JP2786789B2 JP33933292A JP33933292A JP2786789B2 JP 2786789 B2 JP2786789 B2 JP 2786789B2 JP 33933292 A JP33933292 A JP 33933292A JP 33933292 A JP33933292 A JP 33933292A JP 2786789 B2 JP2786789 B2 JP 2786789B2
Authority
JP
Japan
Prior art keywords
input
output
data
data buffer
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP33933292A
Other languages
English (en)
Other versions
JPH06187277A (ja
Inventor
英明 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP33933292A priority Critical patent/JP2786789B2/ja
Publication of JPH06187277A publication Critical patent/JPH06187277A/ja
Application granted granted Critical
Publication of JP2786789B2 publication Critical patent/JP2786789B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、データ処理装置のチャ
ネル装置と入出力装置間のデータ転送方式に関し、特に
光ファイバーケーブルを用いたシリアルインタフェース
によるフレーム形式のデータ転送において、データ転送
の多重化によって伝送路の使用効率および伝送速度の向
上が可能とされるデータ転送方式に適用して有効な技術
に関する。
【0002】
【従来の技術】従来、データ処理装置のチャネル装置と
入出力装置間のデータ転送方式には、たとえば光ファイ
バーケーブルなどを用いたシリアルインタフェースによ
りデータ転送する方式があり、このようなデータ転送方
式においては、光伝送技術の進歩により伝送速度は向上
し、伝送距離は長距離化する傾向にある。
【0003】さらに、この傾向が進むと伝送路上に実際
に情報の乗る時間の割合は減少し、装置間の応答待合せ
時間の占める割合が増加し、伝送路の使用効率が低下す
る。すると、伝送速度の向上がそのままスループットの
向上に結び付かなくなるという問題が発生する。
【0004】この問題に対し、データ部そのものの転送
は、フレーム単位の応答はとらないなどの転送方式の工
夫により伝送距離の長距離化に伴う信号の遅延時間の影
響の回避が図られている。
【0005】しかし、データ転送の前後では、コマンド
の指示、それに対する応答、データ転送終了の報告、そ
れに対する新たなコマンドの指示など装置間で信号の応
答を取り合う必要があり、この応答待合せ時間が伝送路
の全占有時間に占める割合が無視できなくなってくる。
【0006】たとえば、従来技術のデータ転送方式にお
いては、図7に示すようなタイムチャートとなり、チャ
ネル装置においては、入出力装置iに対してデータ転送
を完了した後に、入出力制御装置からのステータスの受
信を待って次の入出力装置jに対してデータ転送を行う
方式となっている。
【0007】なお、この種の技術の関する従来技術の公
知例としては、たとえば「Enterprise Systems Archite
cture /390 ESCON I/O Interface」 Third Edition (Aug
ust,1992) IBM Corporation などの文献に記載される技
術が挙げられる。
【0008】
【発明が解決しようとする課題】ところが、前記のよう
な従来技術においては、伝送路上において、チャネル装
置と1台の入出力装置間でのみデータ転送が可能とさ
れ、チャネル装置からは常に単数の入出力装置に対して
しか送信することができず、伝送路の使用効率が悪く、
このためにスループットに影響する伝送速度が問題とな
っている。
【0009】そこで、本発明の目的は、近年の伝送技術
の進歩による伝送速度の向上、伝送距離の長距離化に伴
う伝送路の使用効率の低下の問題を解決し、複数の入出
力装置を同時動作させ、伝送路上ではデータをフレーム
単位に多重化して転送し、伝送路の使用効率および伝送
速度の向上によって高いスループットを得ることができ
るデータ転送方式を提供することにある。
【0010】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0011】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【0012】すなわち、本発明のデータ転送方式は、デ
ータ処理装置内における入出力処理装置のチャネル装置
と、このチャネル装置にビットシリアルインタフェース
で接続され、情報がフレーム形式で転送される入出力制
御装置と、この入出力制御装置により制御される複数の
入出力装置とを備え、チャネル装置と入出力装置間のデ
ータ転送方式であって、入出力処理装置および入出力制
御装置にそれぞれ複数の第1または第2のデータバッフ
ァを設け、かつチャネル装置と入出力制御装置間に各フ
レーム毎に入出力装置番号を識別可能なアドレスを設
け、さらにチャネル装置に入出力装置が同時動作可能か
否かを判断してこれを記憶する手段を設けるものであ
る。
【0013】さらに、前記入出力処理装置は、第1のデ
ータバッファの他に、このデータバッファと入出力装置
番号との第1の対応手段と、データバッファ毎にチャネ
ルコマンドワードの記憶手段と、主記憶装置とデータバ
ッファ間にデータバッファの第1の選択回路と、データ
バッファと入出力インタフェース間にデータバッファの
第2の選択回路とを備えるものである。
【0014】また、前記入出力制御装置は、第2のデー
タバッファの他に、このデータバッファと入出力装置番
号との第2の対応手段と、データバッファ毎にコマンド
の記憶手段と、入出力装置とデータバッファ間に入出力
装置の第3の選択回路と、データバッファと入出力イン
タフェース間にデータバッファの第4の選択回路とを備
えるものである。
【0015】この場合に、前記入出力処理装置に、第1
のデータバッファと第2の選択回路をチャネル装置毎に
設置するようにしたものである。
【0016】また、前記チャネル装置と入出力制御装置
のリンク確立以降に、入出力制御装置からチャネル装置
に対して入出力制御装置の使用可能なデータバファの情
報を報告するようにしたものである。
【0017】さらに、前記入出力処理装置のサブチャネ
ルに、入出力装置毎に使用可能な入出力制御装置のデー
タバファの情報をシステム構成情報として予め定義して
おくようにしたものである。
【0018】
【作用】前記したデータ転送方式によれば、入出力処理
装置に複数の第1のデータバッファ、入出力制御装置に
複数の第2のデータバッファ、チャネル装置と入出力制
御装置間に各フレーム毎のアドレス、チャネル装置に同
時動作可能か否かの判断/記憶する手段が設けられるこ
とにより、入出力処理装置は、コマンド送出時に第1の
データバッファの1つを入出力装置に割当て、チャネル
終了の状態報告受け付け後に第1のデータバッファを開
放し、また入出力制御装置は、コマンド受け付け時に第
2のデータバッファの1つを入出力装置に割当て、チャ
ネル終了の状態発生で第2のデータバッファを開放する
ことができる。
【0019】そして、チャネル装置において、同時動作
可能な入出力装置が1つの場合は、1つのコマンドに対
してチャネル終了の状態が発生するまで1つの入出力装
置のみとデータ転送することができ、また同時動作可能
な入出力装置が2つ以上の場合は、同時動作可能な第1
と第2のデータバッファ間ではフレーム単位に多重化
し、各フレーム毎のアドレスにより識別して同時に複数
の入出力装置とデータ転送することができる。
【0020】すなわち、チャネル装置と入出力制御装置
のリンク確立後に入出力制御装置からチャネル装置に対
し、入出力制御装置の使用可能なデータバッファの情報
を報告する。そして、チャネル装置は入出力装置が同時
動作可能か否かを判断し、これを記憶するか、あるいは
入出力装置毎に使用可能な入出力制御装置のデータバフ
ァの情報がシステム構成情報として、入出力処理装置の
サブチャネルに予め定義されているので、チャネル装置
は、入出力制御装置が複数の入出力装置に対してフレー
ム単位に多重化してデータ転送可能か否かを決定でき
る。
【0021】その結果、同時動作可能な入出力装置が1
つの場合は、1つのコマンドに対してチャネル終了の状
態が発生するまで1つの入出力装置のみとデータ転送す
る。もし、1つの入出力装置がチャネル装置とデータ転
送中であれば、他の入出力装置はこの伝送路を使用でき
ず、他に使用可能な伝送路が存在しなければ入出力処理
装置あるいは入出力制御装置で待たされる。この場合
は、従来のデータ転送方式と同じである。
【0022】一方、同時動作可能な入出力装置が2つ以
上の場合は以下のように作用する。まず、チャネル装置
より第1の入出力装置にコマンドが指示されると、チャ
ネル装置は入出力装置番号との対応手段に従って複数の
データバッファから1つを選択して入出力装置番号と対
応させる。このデータバッファは、チャネルコマンドワ
ードの記憶手段に従って主記憶装置とデータ転送する。
【0023】さらに、入出力制御装置はコマンドを受け
取ると、入出力装置番号との対応手段に従って複数のデ
ータバッファから1つを選択して入出力装置番号と対応
させる。このデータバッファは、コマンドの記憶手段に
従って入出力装置とデータ転送する。
【0024】ここで、他の第2の入出力装置に対する入
出力命令が発行されると、チャネル装置は第1の入出力
装置と第2の入出力装置が同時動作可能かどうかを判断
し、同時動作不可能ならば、この入出力命令の実行は第
2の入出力装置との伝送路を有する他のチャネル装置に
委ねられるか、あるいは入出力処理装置で待たされる。
【0025】もし、同時動作可能ならば、チャネル装置
より第2の入出力装置にコマンドが指示され、チャネル
装置は入出力装置番号との対応手段に従って複数のデー
タバッファから1つを選択して入出力装置番号と対応さ
せる。このデータバッファは、チャネルコマンドワード
の記憶手段に従って主記憶装置とデータ転送する。
【0026】さらに、入出力制御装置はコマンドを受け
取ると、入出力装置番号との対応手段に従って複数のデ
ータバッファから1つを選択して入出力装置番号と対応
させる。このデータバッファは、コマンドの記憶手段に
従って入出力装置とデータ転送する。
【0027】そして、入出力処理装置では2つのデータ
バッファが使用中であり、主記憶装置との間に設けられ
た選択回路および入出力インタフェースとの間に設けら
れた選択回路により多重化される。このとき、伝送路上
ではフレーム単位に多重化されており、どの入出力装置
に関するフレームかはフレーム内の装置アドレスにより
識別される。
【0028】さらに、入出力制御装置では2つのデータ
バッファが使用中であり、それぞれのデータバッファは
入出力装置との間に設けられた選択回路によりそれぞれ
1つの入出力装置を選択しており、2つの使用中のデー
タバッファは入出力インタフェースとの間に設けられた
選択回路を使って入出力制御装置により多重化される。
なお、三つ以上の入出力装置の多重化も同様に行われ
る。
【0029】これにより、複数の入出力装置を同時動作
させ、伝送路上ではデータをフレーム単位に多重化して
転送し、伝送路の使用効率および伝送速度の向上によっ
てスループットを向上させることができる。
【0030】
【実施例1】図1は本発明のデータ転送方式の一実施例
であるデータ転送システムを示す構成図、図2は本実施
例における入出力処理装置を詳細に示すブロック図、図
3はデータ転送におけるフレーム形式図、図4は本実施
例におけるデータ転送方式のタイムチャートである。
【0031】まず、図1により本実施例のデータ転送シ
ステムの構成を説明する。
【0032】本実施例のデータ転送システムは、たとえ
ばデータ処理装置のチャネル装置と入出力装置間のデー
タ転送システムとされ、主記憶装置(MS)1と、主記
憶装置1に接続されるチャネル装置が内蔵された入出力
処理装置(IOP)2と、入出力処理装置2のチャネル
装置にビットシリアルインタフェースで接続され、情報
がフレーム形式で転送される入出力制御装置(CU)3
と、入出力制御装置3により制御される入出力装置(D
E)4とから構成されている。
【0033】入出力処理装置2は、たとえば図2に示す
ように32台のチャネル装置(CH0〜31)21を備
え、各チャネル装置21から主記憶装置1がアクセスで
きるように選択回路(MPX1)22により多重化され
て、主記憶装置1とデータ転送ができるようになってい
る。
【0034】また、各チャネル装置21には、8個のデ
ータバッファ(CB0〜7:第1のデータバッファ)2
11A〜211Hと、各データバッファ211A〜21
1H毎にチャネルコマンドワードの記憶手段(CR0〜
7)212とを備え、各データバッファ211A〜21
1Hは主記憶装置1がアクセスできるように選択回路
(MPX2:第1の選択回路)213により多重化され
ている。
【0035】さらに、チャネル装置21は、入出力装置
4が同時動作可能か否かを判断した結果を記憶する各デ
ータバッファ211A〜211Hと入出力装置番号との
対応表(MAP0:第1の対応手段)214を備え、各
データバッファ211A〜211Hは選択回路(MPX
3:第2の選択回路)215により選択され、シリアル
/パラレル変換回路(S/P)216を通じて入出力イ
ンタフェースの光信号送信器(TRM)217および光
信号受信器(RCV)218によりフレーム単位にデー
タ転送されるようになっている。
【0036】なお、データ転送における伝送フレーム5
の形式は、図3に示すように16ビットの入出力装置4
に対応するデバイスアドレス51の格納領域の他に、制
御情報52、データ53の各格納領域が設けられてお
り、本実施例では始めの8ビットは常に0であり使用さ
れない。
【0037】次に、本実施例の作用について、表1のチ
ャネル装置21の入出力装置番号との対応表214によ
り説明する。
【0038】この場合に、1つの入出力装置4が1つの
チャネル装置21および伝送路を多重化して使用可能か
否かを、入出力制御装置3からチャネル装置21に対し
て報告される情報により入出力処理装置2が判断し、こ
の情報をチャネル装置21のチャネル装置21と入出力
装置番号との対応表214に記憶するものとする。
【0039】
【表1】
【0040】まず、チャネル装置21と入出力制御装置
3のリンク確立時に、入出力制御装置3からチャネル装
置21に対して入出力制御装置3の使用可能なデータバ
ッファ211A〜211Hの個数が報告される。
【0041】たとえば、入出力制御装置3の使用可能な
データバッファ211A〜211Hの個数が0ならば、
この入出力制御装置3はフレーム単位の多重転送はでき
ない。このとき、チャネル装置21は、入出力装置番号
の対応表214の多重ビットMを0とし、1つのコマン
ドに対するチャネル終了が報告されるまで他の入出力装
置4に対してコマンドを発行しない。
【0042】一方、入出力制御装置3の使用可能なデー
タバッファ211A〜211Hの個数が4であるとする
と、チャネル装置21は入出力装置番号の対応表214
のデータバッファ211A〜211Hのうち、CB0、
CB1、CB2、CB3の多重ビットMを1とし、たと
えば入出力装置番号40にコマンドを発行するとデータ
バッファ(CB0)211Aを割当て、入出力装置番号
の対応表214のデータバッファ(CB0)211Aの
使用中ビットBを1とし、装置番号バイトDNを40に
する。
【0043】さらに、入出力装置番号45にコマンドを
発行するとデータバッファ(CB1)211Bを割当
て、入出力装置番号の対応表214のデータバッファ
(CB1)211Bの使用中ビットBを1とし、装置番
号バイトDNを45にする。
【0044】続いて、入出力装置番号44にコマンドを
発行するとデータバッファ(CB2)211Cを割当
て、入出力装置番号の対応表214のデータバッファ
(CB2)211Cの使用中ビットBを1とし、装置番
号バイトDNを44にする。そして、入出力装置番号4
4のコマンドに対して入出力制御装置3より制御装置使
用中が報告されると、データバッファ(CB2)211
Cの使用中ビットBを0とする。
【0045】さらに、入出力装置番号47にコマンドを
発行するとデータバッファ(CB2)211Cを割当
て、入出力装置番号の対応表214のデータバッファ
(CB2)211Cの使用中ビットBを1とし、装置番
号バイトDNを47にする。そして、使用中ビットBは
入出力制御装置3よりチャネル終了が報告されると0と
する。
【0046】このように、チャネル装置21は多重ビッ
トMが1で、使用中ビットBが0であるデータバッファ
211A〜211Hに対して新たなコマンドを割り当て
ていき、インタフェース上のフレームとデータバッファ
211A〜211Hとを、伝送フレーム5内のデバイス
アドレス51と入出力装置番号の対応表214の装置番
号バイトで1対1に対応させ、たとえば図4に示すよう
に多重化させてデータ転送を実現することができる。
【0047】すなわち、チャネル装置21においては、
入出力装置i(たとえば入出力装置番号40)に対して
コマンドを送信し、入出力制御装置3ではこのコマンド
を受信する。そして、入出力制御装置3はステータスを
送信し、チャネル装置21がこのステータスを受信した
後にデータ転送が開始される。
【0048】同時に、これと並行して入出力装置j(た
とえば入出力装置番号45)に対してコマンドを送信
し、入出力制御装置3からステータスを受信した後に、
入出力装置iと多重化してチャネル装置21と入出力装
置j間でデータ転送を行うことができる。
【0049】従って、本実施例のデータ転送システムに
よれば、入出力処理装置2のチャネル装置21に複数の
データバッファ211A〜211Hを備え、入出力制御
装置3からチャネル装置21に対して使用可能なデータ
バッファ211A〜211Hの個数が報告されることに
より、同時に使用可能なデータバッファ211A〜21
1Hの個数が複数の場合には、各データバッファ211
A〜211Hと入出力装置4間でフレーム単位に多重化
し、各伝送フレーム5毎の入出力装置に対応するデバイ
スアドレス51により識別して同時に複数の入出力装置
4とデータ転送することができ、これによって伝送路の
使用効率を向上させ、伝送速度の高速化を図ることがで
きる。
【0050】
【実施例2】図5は本発明のデータ転送方式の他の実施
例であるデータ転送システムを示す構成図である。
【0051】本実施例のデータ転送システムは、実施例
1と同様に主記憶装置(MS)1と、主記憶装置1に接
続されるチャネル装置が内蔵された入出力処理装置(I
OP)2と、入出力処理装置2のチャネル装置にビット
シリアルインタフェースで接続される入出力制御装置
(CU)3A,3Bと、入出力制御装置3A,3Bによ
り制御される入出力装置(DE)4とから構成され、実
施例1との相違点は、1つの入出力装置4が1つのチャ
ネル装置21および伝送路を多重化して使用可能か否か
を判断する手段が異なる点である。
【0052】すなわち、各入出力装置4が使用できるデ
ータバッファ(CB)は、使用できるチャネルパスと共
に各入出力装置4に対応するサブチャネルに構成情報と
して予め定義されており、この構成情報に基づいて入出
力処理装置2が判断し、データバッファと入出力装置4
とが対応されるようになっている。
【0053】たとえば、図5に示すように、8台の入出
力装置(入出力装置番号40〜47)が2台の入出力制
御装置(CU0)3Aと(CU1)3Bに接続され、入
出力制御装置3Aはチャネル装置(CH0)21Aに接
続され、入出力制御装置3Bはチャネル装置(CH3)
21Dに接続されている。そして、入出力制御装置3
A,3Bは共に4個のデータバッファ(DB0〜3)3
1A〜31Dを備え、データバッファ31A〜31D毎
に2台の入出力装置4を共有し、チャネル装置21A〜
21D毎に4個のデータバッファ(CB0〜3)211
A〜211Dを備えているものとする。
【0054】この場合に、入出力装置番号40と44の
入出力装置4が使用できるデータバッファ(CB0〜
3)211A〜211Dは、チャネル装置(CH0)2
1Aのデータバッファ(CB3)211Dとチャネル装
置(CH3)21Dのデータバッファ(CB0)211
Aであり、同様に入出力装置番号41と45は(CH
0)21Aの(CB2)211Cと(CH3)21Dの
(CB1)211B、入出力装置番号42と46は(C
H0)21Aの(CB1)211Bと(CH3)21D
の(CB2)211C、入出力装置番号43と47は
(CH0)21Aの(CB0)211Aと(CH3)2
1Dの(CB3)211Dの各チャネル装置21A〜2
1Dのデータバッファ(CB0〜3)211A〜211
Dを使用することができる。
【0055】従って、本実施例のデータ転送システムに
よれば、入出力処理装置2がサブチャネルの構成情報に
従って使用するデータバッファ(CB0〜3)211A
〜211Dを決定し、このデータバッファ211A〜2
11Dが既に使用中であればコマンドの発行を待たすよ
うに制御できるので、入出力制御装置3A,3Bのデー
タバッファ(DB0〜3)31A〜31Dの使用中によ
る余分な制御装置の使用中報告を防止でき、実施例1と
同様に多重化してデータ転送することによって伝送路の
使用効率の向上および伝送速度の高速化が可能となる。
【0056】
【実施例3】図6は本発明のデータ転送方式のさらに他
の実施例であるデータ転送システムにおける入出力制御
装置を詳細に示すブロック図である。
【0057】本実施例のデータ転送システムは、実施例
1と同様に主記憶装置(MS)1と、主記憶装置1に接
続されるチャネル装置が内蔵された入出力処理装置(I
OP)2と、入出力処理装置2のチャネル装置にビット
シリアルインタフェースで接続され、情報がフレーム形
式で転送される入出力制御装置(CU)3と、入出力制
御装置3により制御される入出力装置(DE)4とから
構成され、実施例1との相違点は、入出力制御装置3に
複数のデータバッファとこのデータバッファ毎にコマン
ドの記憶手段を設ける点である。
【0058】すなわち、入出力制御装置3には、図6に
示すように4個のデータバッファ(DB0〜DB3:第
2のデータバッファ)31A〜31Dを備え、各データ
バッファ31A〜31D毎にコマンドの記憶手段(DR
0〜DR3)32を備え、各データバッファ31A〜3
1Dは選択回路(SL0〜3:第3の選択回路)33A
〜33Dにより各2台の入出力装置4から1台を選択す
る。
【0059】そして、データバッファ(DB0)31A
は入出力装置番号40と44の入出力装置4で共有さ
れ、同様に(DB1)31Bは入出力装置番号41,4
5で共有され、(DB2)31Cは入出力装置番号4
2,46で共有され、(DB3)31Dは入出力装置番
号43,47で共有される。
【0060】さらに、入出力制御装置3は上記の各デー
タバッファ31A〜31Dと入出力装置番号40〜47
との対応表(MAP1:第2の対応手段)34を備えて
おり、各データバッファ31A〜31Dは選択回路(M
PX4:第4の選択回路)35により選択され、シリア
ル/パラレル変換回路(S/P)36を通じて入出力イ
ンタフェースの光信号送信器(TRM)37および光信
号受信器(RCV)38によりフレーム単位にデータ転
送されるようになっている。
【0061】また、入出力制御装置3には、入出力装置
番号40〜47の8台の入出力装置4が接続されてい
る。
【0062】次に、本実施例の作用について、表2の入
出力制御装置3の入出力装置番号の対応表34により説
明する。
【0063】この対応表34は、入出力制御装置3の各
データバッファ31A〜31Dと入出力装置番号40〜
47との対応を示しており、各データバッファ31A〜
31D毎にデータバッファが使用中か否かを示す使用中
ビットBを備えている。
【0064】
【表2】
【0065】たとえば、入出力装置番号40と41と4
6の3台の入出力装置4が使用中であり、このうち入出
力装置番号40と41の入出力装置4はチャネル装置2
1とデータ転送中であり、入出力装置番号46の入出力
装置4はチャネル装置21とのデータ転送が終了してい
るとすると、上記使用中ビットBの値はデータバッファ
(DB0)31Aと(DB1)31Bでは1であり、
(DB2)31C、(DB3)31Dでは0である。
【0066】ここで、チャネル装置より入出力装置番号
44に対してコマンドが発せられると、入出力制御装置
3は制御装置使用中をチャネル装置21へ報告する。ま
た、チャネル装置21より入出力装置番号47に対して
コマンドが発せられると、入出力制御装置3は選択回路
(SL3)33Dによりデータバッファ(DB3)31
Dに入出力装置番号47を接続し、入出力装置番号の対
応表34のデータバッファ31Dの使用中ビットBを1
にし、チャネル装置21へ入出力装置使用可能を報告す
る。
【0067】そして、入出力制御装置3の各データバッ
ファ31A〜31Dは選択回路35により選択されて、
入出力処理装置2との入出力インタフェースを通じてフ
レーム単位にデータ転送することができる。
【0068】従って、本実施例のデータ転送システムに
よれば、入出力制御装置3に複数のデータバッファ31
A〜31Dを備え、各データバッファ31A〜31D毎
にコマンドの記憶手段32を備えることにより、各デー
タバッファ31A〜31Dは各2台の入出力装置4から
1台を選択して同時に複数の入出力装置4とデータ転送
することができるので、実施例1および2と同様に多重
化によるデータ転送によって伝送路の使用効率の向上お
よび伝送速度の高速化が可能となる。
【0069】以上、本発明者によってなされた発明を実
施例1〜3に基づき具体的に説明したが、本発明は前記
各実施例に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでもない。
【0070】たとえば、前記実施例のデータ転送システ
ムについては、図1,2,5,6に示すようなシステム
構成である場合について説明したが、本発明は前記実施
例に限定されるものではなく、チャネル装置、入出力制
御装置、入出力装置、チャネル装置および入出力制御装
置内のデータバッファの数量などについては種々の変更
が可能であることはいうまでもない。
【0071】たとえば、実施例1においては、データバ
ッファをチャネル装置毎に設けた場合について説明した
が、このデータバッファを共通に入出力処理装置に備
え、複数のチャネル装置で共用することも可能である。
【0072】また、前記実施例においては、1台の入出
力制御装置が制御する入出力装置の数が増える程効果を
発揮することができ、また複数の入出力装置をアレー状
に配列して同時にアクセスすることによって高いスルー
プットを実現することができる。
【0073】以上の説明では、主として本発明者によっ
てなされた発明をその利用分野である光ファイバーケー
ブルを用いたシリアルインタフェースによるフレーム形
式のデータ転送方式に適用した場合について説明した
が、これに限定されるものではなく、他のシリアルイン
タフェースによるデータ転送方式についても広く適用可
能である。
【0074】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
【0075】すなわち、入出力処理装置および入出力制
御装置にそれぞれ複数の第1または第2のデータバッフ
ァを設け、かつチャネル装置と入出力制御装置間に各フ
レーム毎に入出力装置番号を識別可能なアドレスを設
け、さらにチャネル装置に入出力装置が同時動作可能か
否かを判断してこれを記憶する手段を設けることによ
り、同時動作可能な入出力装置が1つの場合は、1つの
コマンドに対してチャネル終了の状態が発生するまで1
つの入出力装置のみとデータ転送し、同時動作可能な入
出力装置が2つ以上の場合は、同時動作可能な第1と第
2のデータバッファ間ではフレーム単位に多重化し、各
フレーム毎のアドレスにより識別して同時に複数の入出
力装置とデータ転送することができるので、伝送路の使
用効率の向上およびスループットの向上が可能となる。
【0076】この結果、伝送技術の進歩による伝送速度
の向上、伝送距離の長距離化が進む程、さらに1台の入
出力制御装置が制御する入出力装置の数が増える程、本
発明による効果を発揮することができる。特に、複数の
入出力装置をアレー状に配列して同時にアクセスするこ
とにより、高いスループットを実現するようなシステム
に良好に適用可能となる。
【図面の簡単な説明】
【図1】本発明のデータ転送方式の実施例1であるデー
タ転送システムを示す構成図である。
【図2】実施例1における入出力処理装置を詳細に示す
ブロック図である。
【図3】実施例1において、データ転送におけるフレー
ム形式図である。
【図4】実施例1におけるデータ転送方式のタイムチャ
ートである。
【図5】本発明のデータ転送方式の実施例2であるデー
タ転送システムを示す構成図である。
【図6】本発明のデータ転送方式の実施例3であるデー
タ転送システムにおける入出力制御装置を詳細に示すブ
ロック図である。
【図7】従来技術の一例におけるデータ転送方式のタイ
ムチャートである。
【符号の説明】
1 主記憶装置 2 入出力処理装置 3,3A,3B 入出力制御装置 4 入出力装置 5 伝送フレーム 21,21A〜21D チャネル装置 22 選択回路 31A〜31D データバッファ(第2のデータバッフ
ァ) 32 記憶手段 33A〜33D 選択回路(第3の選択回路) 34 対応表(第2の対応手段) 35 選択回路(第4の選択回路) 36 シリアル/パラレル変換回路 37 光信号送信器 38 光信号受信器 40〜47 入出力装置番号 51 デバイスアドレス 52 制御情報 53 データ 211A〜211H データバッファ(第1のデータバ
ッファ) 212 記憶手段 213 選択回路(第1の選択回路) 214 対応表(第1の対応手段) 215 選択回路(第2の選択回路) 216 シリアル/パラレル変換回路 217 光信号送信器 218 光信号受信器

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 データ処理装置内における入出力処理装
    置のチャネル装置と、該チャネル装置にビットシリアル
    インタフェースで接続され、情報がフレーム形式で転送
    される入出力制御装置と、該入出力制御装置により制御
    される複数の入出力装置とを備え、前記チャネル装置と
    前記入出力装置間のデータ転送方式であって、前記入出
    力処理装置および前記入出力制御装置にそれぞれ複数の
    第1または第2のデータバッファを設け、前記入出力処
    理装置は、コマンド送出時に前記第1のデータバッファ
    の1つを前記入出力装置に割当て、チャネル終了の状態
    報告受け付け後に該第1のデータバッファを開放し、前
    記入出力制御装置は、コマンド受け付け時に前記第2の
    データバッファの1つを前記入出力装置に割当て、チャ
    ネル終了の状態発生で該第2のデータバッファを開放
    し、前記チャネル装置と入出力制御装置間に各フレーム
    毎に入出力装置番号を識別可能なアドレスを設け、前記
    チャネル装置に前記入出力装置が同時動作可能か否かを
    判断してこれを記憶する手段を設け、同時動作可能な入
    出力装置が1つの場合は、1つのコマンドに対してチャ
    ネル終了の状態が発生するまで1つの入出力装置のみと
    データ転送し、同時動作可能な入出力装置が2つ以上の
    場合は、同時動作可能な第1と第2のデータバッファ間
    ではフレーム単位に多重化し、各フレーム毎のアドレス
    により識別して同時に複数の入出力装置とデータ転送す
    ることを特徴とするデータ転送方式。
  2. 【請求項2】 前記入出力処理装置は、前記第1のデー
    タバッファの他に、該データバッファと入出力装置番号
    との第1の対応手段と、該データバッファ毎にチャネル
    コマンドワードの記憶手段と、主記憶装置とデータバッ
    ファ間にデータバッファの第1の選択回路と、該データ
    バッファと入出力インタフェース間にデータバッファの
    第2の選択回路とを備え、前記入出力制御装置は、前記
    第2のデータバッファの他に、該データバッファと入出
    力装置番号との第2の対応手段と、該データバッファ毎
    にコマンドの記憶手段と、前記入出力装置とデータバッ
    ファ間に入出力装置の第3の選択回路と、該データバッ
    ファと入出力インタフェース間にデータバッファの第4
    の選択回路とを備えていることを特徴とする請求項1記
    載のデータ転送方式。
  3. 【請求項3】 前記入出力処理装置に、前記第1のデー
    タバッファと第2の選択回路をチャネル装置毎に設置す
    ることを特徴とする請求項2記載のデータ転送方式。
  4. 【請求項4】 前記チャネル装置と前記入出力制御装置
    のリンク確立以降に、前記入出力制御装置からチャネル
    装置に対して入出力制御装置の使用可能なデータバファ
    の情報を報告することを特徴とする請求項2記載のデー
    タ転送方式。
  5. 【請求項5】 前記入出力処理装置のサブチャネルに、
    前記入出力装置毎に使用可能な入出力制御装置のデータ
    バファの情報をシステム構成情報として予め定義してお
    くことを特徴とする請求項2記載のデータ転送方式。
JP33933292A 1992-12-18 1992-12-18 データ転送方式 Expired - Lifetime JP2786789B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33933292A JP2786789B2 (ja) 1992-12-18 1992-12-18 データ転送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33933292A JP2786789B2 (ja) 1992-12-18 1992-12-18 データ転送方式

Publications (2)

Publication Number Publication Date
JPH06187277A JPH06187277A (ja) 1994-07-08
JP2786789B2 true JP2786789B2 (ja) 1998-08-13

Family

ID=18326452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33933292A Expired - Lifetime JP2786789B2 (ja) 1992-12-18 1992-12-18 データ転送方式

Country Status (1)

Country Link
JP (1) JP2786789B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10340243A (ja) * 1997-06-06 1998-12-22 Hitachi Ltd 入出力データ転送システム
JP4207323B2 (ja) 1999-08-26 2009-01-14 富士通株式会社 データ転送装置及びデータ転送方法
JP2002157092A (ja) * 2000-11-17 2002-05-31 Hitachi Ltd 記憶システムおよび記憶システム間のデータ転送方法
KR100776945B1 (ko) * 2006-09-27 2007-11-21 (재)대구경북과학기술연구원 직렬 데이터 전송 구현을 위한 메모리 유닛
JP5175483B2 (ja) * 2007-03-30 2013-04-03 株式会社日立製作所 ストレージ装置及びその制御方法

Also Published As

Publication number Publication date
JPH06187277A (ja) 1994-07-08

Similar Documents

Publication Publication Date Title
US5602663A (en) Information processing apparatus for multiplex transmission of signal for arbitration and signal for data transfer
US5958031A (en) Data transmitting/receiving device of a multiprocessor system and method therefor
US6009490A (en) System having plurality of nodes with respective memories and an arbiter for performing arbitration of connection line use for transfer of data between nodes
US5604748A (en) Information processing apparatus for transmitting information among a plurality of nodes and arbitration method in such information processing apparatus
JP2786789B2 (ja) データ転送方式
US4633461A (en) Switching control for multiple stage time division switch
JPH02226419A (ja) データ配列変換制御方式
JPS63293657A (ja) シリアル通信制御装置
JPS60138664A (ja) 所要デ−タバス幅の異なる装置群のためのデ−タバス方式
JP2504478B2 (ja) ファクシミリ蓄積交換装置
JP3074598B2 (ja) データ交換装置
JPS6384334A (ja) デ−タ伝送方式
JP2000322370A (ja) データ出力回路
JP2725713B2 (ja) 信号伝送方法
JP2666782B2 (ja) 多重バス制御システム
JPH11194997A (ja) 双方向シリアルインターフェイス通信装置
JP3625232B2 (ja) 通話路装置アクセス方式
JPS61156452A (ja) マルチチヤネルシステムのバス制御方法
JPS59230346A (ja) 伝送装置の送受信デ−タのバツフアリング方式
JPS58209247A (ja) 時分割デ−タ交換機の制御方式
JPH08185286A (ja) プリンタコントローラ
JPS58169610A (ja) 入出力装置接続制御方式
JPS6211951A (ja) チヤネル装置
JPH077970B2 (ja) ハイレベル・データ・リンク制御手順における多重送受信装置
KR19980030106A (ko) 주전산기의 랜(lan) 드라이버 메시지 전송방법