JPS58209247A - 時分割デ−タ交換機の制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、時分割多重回線を収容する時分割データ交換
機の劃一方式に関する。

従来の時分割データ交候機の制一方式は、簗１図に示す
ように、複数の時分割多重回線ａの谷チャネルデータを
多重分離回路（Ｍ／Ｄ　）　２０によって分離してデー
タバッファ回路（Ｂｔｖ　）　３０に格納し、データバ
ッファ（ロ）路３０の出力はハイウェイ回線ＨＷ上の任
意のタイムスロットに送出され、また、データバッファ
回ｗ３３０に格納されたハイウェイ回線ＨＷの対応する
タイムスロッ）　（７）　ｆ　−タが時分割多重Ｉｊｌ
！ｌ線ａの各チャネルに送出ざ几る。

上記多重分離回路２０の動作および前記データバッファ
（ロ）路３０へのデータ書込み読出し制（財）等は、す
べて多重分離用カウンタ１ｏ等の出力するチャネルアド
レス情報ｂＫ基ついて行なわれる。チャネルアドレス情
報すは、第２図に示すように、時分割多重回縁番号１Ｖ
ＩＬへと、チャネル番号ＣＨ，とによって構成されてい
て、多重分離回路２ｏは、上記チャネルアドレス情報ｂ
Ｋよって複数の時分割多重回ｄ＋’１ｉＬＮ、、　ＭＬ
Ｎ、、−、ＭＬＮ、：辷ＩＩ次選択し、谷チャネルのデ
ータを分離して出力する。データバッファ回路３０は、
同様にチャネルアドレス情報すによってアドレス指定さ
れる位置に該当データ全書さ込み、または読出て。

データバッファ回ｉ８！３０に蒼き込まれた谷チャ坏ル
データは、スイッチ保持メモリ回路（Ｈ８Ｍ、）６０の
出力するチャネル情報すに基づくアドレス信号によって
読み出されて通話路スイッチ回路（Ｈ８Ｗ）７０に介し
てハイウェイ）（Ｗ上のタイムスロットに送出される。

またハイウェイ）ＩＷ上の任意のタイムスロットのデー
タは一上記アドレス信号によってデータバッファ回路３
０に書き込まれる。すなわち、任意の時分割多重回線の
任意のチャネルデータは、ハイウェイ上Ｗ上の任意のタ
イムスロットに時分割的に対応させることができる。信
号送受信回路５０は、同様にチャネルアドレス情報すに
Ｌ９データバッファ回路３０の該当位置から信号笛読み
出し、または書込むことにより信号送受信を行ない、回
線監視回路４０は、チャネルアドレス情報ｂＫよって指
定されたアドレス位置に回線状態を記憶していて、回線
状態の変化があったときはプロセッサ回路部８０へ報告
する。これらの動作は、プロセッサ回路部（ＳＰ）ｇ。

の出力する指令によって行なわれるが４該指令には前記
チャネルアドレス情報すを含んでいる。

上述の従来の制一方式では、データバッファ回路３０の
書込み読出しアドレス指定等は、すべ℃前記チャネルア
ドレス情報ｂｌｃ、ｌ：つてなされ−各種監視、劃−４
信号送受信等もチャネルアドレス情報に基づいて処理さ
れる。そして一時分割多重（ロ）線ａの収容チャネルに
多くの高速データ回線が含まれて砲るような場合Ｆｓ、
−該高速データ回線のデータは一時分割多重回線ａの複
数のチャネルを使用して送受されるが、このような場合
においても、時分割交換に上述の各チャ坏ル全単位とし
て処理されるため、その処理には前記チャネルアドレス
情報すが１史用される。上記チャネルアドレス情報すに
一時分割多線着号およびチャネル番号を含むからビット
数が多いため一従来の制一方式では金物量を多く必要と
し、また、ソフトウェアとし℃も該制御（ロ）路と交換
機システム全構成する上位の中央処理装置間の情報伝達
量が犬ぎくなる欠点があジ、また、処理に必要なメモリ
量も多くなる０ 本発明の目的は一上述の従来の欠点を解決し、処理に必
要な情報量全減少させ４金物量を低減しかつ一ソフトウ
ェアの制御を容易にする時分割データ交換機の制御方式
全提供することにある。

本発明の制御方式は一時分割多重回線の各チャネルデー
タを記憶するデータバッファ回路と、前記時分割多重回
線の各チャネルデータを分離して前記データバッファ回
路に格納する多重分離回路と一前記データバッ７ア回路
の任意のチャネルデータをハイウェイ上の任意のタイム
スロットに乗せる通話路スイッチと、前記多重分離回路
の分離動作、前記データ７８７７７回路の書込み読出し
等に必要なチャネルアドレス情報を出力する多重分離用
カウンタと、前記データバッファ回路上のデータ［１９
−′ｆＭ監視を行なう口線監視回路、プロセツナ回路か
らの指令にニジ前記テーグバッファ回路上のデータを劃
−して信号を送受信する信号送受信回路、前記データバ
ッファ回路上の任意のアドレスに対してデータの読出し
書込みを行なうことにニジ前記通話路スイッチを介して
ハイウェイ上の任意のタイムスロットと前記各チャネル
とを対応づける通話路スイッチ保持メモリ［ｇ回路等と
、上記信号送受信回路１通話路スイッチ保持メモリ回路
等の動作を指令するプロセッサ回路部とを備えた時分割
データ交換機において一前記チャネルアドレス情報を回
線番号に対応させるチャネルアドレス−回線番号対応変
換メモリを備えて、前記多重分離用カウンタの出力する
チャネルアドレス情報に該チャネルアドレスー回線香号
対応変換メモリに二って回線番号情報に変換し一前記デ
ータバソファ回路のデータ書込み抗出しに上記回線番号
情報ＶＣ二つて制御されることを特徴とする。

次に、本発明について４図ｌｌ１ｉＨｚ蚕照して詳細に
説明する。

第３図は、本発明の一実施例を示すブロック図である。

すなわち、本実施例では一多重分離用カウンタ回路１０
の出力するチャネルアドレス情報すは、チャネルアドレ
ス−回線番号対応変換メモＩＪ　（ＣＬＣＭ）９１によ
って（ロ）線番号情報Ｃに変換され−データバッファ回
路３１の書込＋読出しアドレス信号にはすべて上記回線
番号情報Ｃが固相される、従って、回線監視回路４１は
上記変換メモリ９１の出力する（口）線番号情報ｃＶＣ
よってアドレス指定される位置に回線の状態全記憶し一
状態変化があったときにプロセッサ回路部８０へ報告す
る。通話路＃ψＭシプロセッサ回路ｔ９ｊｚ　ｓ　。

の指令により前記データバッファ回路３１の任意の（ロ
）線データを読出して通話路スイッチ回路７０？介して
ハイウェイＨＷ上の任意のタイムスロットに送出させ、
また、ハイウェイＨＷ上の任意のタイムスロットのデー
タを前記データバッファ回路３１の指定回線番号に対応
する位置に書き込ませる。信号送受信回路５１は、同様
に一回線香号情報ＣにＬって信号処理を行なう。これら
の処理に必要な回線番号情報にプロセッサ回路部８０か
ら与えられる。

上記チャネルアドレス−回線番号対応変換メモリ９１ば
、第４図に示すように、各時分割多重回線［ＶＩＬＮ、
の各チャネル番号ＣＨ，に対応して回線番号ＬＮ□、Ｌ
ＮｒＬ等を格納している。従って、時分割多重回線ａ中
に高速データ回線が収容されているときは−例えばＣＨ
Ｎ、〜Ｃｆ′（Ｎｋ迄の複数のチャネルが該高速データ
回線に割当てられているから、上記変換メモリ９１のチ
ャネル番号ＣＨＮ、〜ｃＨＮ。

でアドレス指定される複数のアドレス位ｆｔＥｆｌ、す
べて同一の回線番号ＬＮｒＬが格納されている。チャネ
ル番号ＣＨＮ、に対しては回線番号ＬＮ１ｒＬが格納さ
れている。上記回線番号の格納は一初期設定時またに回
線収容変更時等に−プロセッサ回路部８０からセレクタ
９１ａｉ介してアドレス指定される位置にプロセッサ回
路部８０から、供給される回線番号情報Ｃ全格納するこ
とに工ってなされる。そして、時分割交書処理時にに−
セレクタ９１ａが前記多重分離用カワンタ回路１０の出
力するチャネルアドレス情報ｂｉ選択して変換メモリ９
１にアドレス信号として与える。従って一多重分離用カ
ウンタ回銘１０の出力するビット数の多いチャネルアド
レス情報ｂｉｌ−ｉ、叢像メモリ９１によってビット数
の少ない回線番号１肯報Ｃに変換出力され一うツテレン
スタ９１ｂ（ｚ介して出力される。データバッファ回路
３１の胱出し書込みアドレス制御。

回線監視回路４１．信号送受信（ロ）路５１．スイッチ
保持メモリ回路６１等の処理にすべ℃上記回線番号情報
Ｃに基づいて行なわれる。従って、プロセッサ回路部８
０からは上記回線番号情報Ｃを含んだ指令によつ℃時分
割交換処理が可能である。

上記（ロ）線番号情報Ｃにチャネルアドレス情報すに比
してビット数が少ないから、これら処理に必要な各種制
師回路のメモリ童が少なくてすみ、金物量が低減され、
かつ指令情報量？少なくすることが可能である。また、
取扱う任意の回線番号が処理する１つのデータ回線と対
応するため、各種回路３１．４１等は、第１図に示した
促米例の回路３０．４０等に比して簡単な機能構成とな
る。また、プロセッサ回路８・も初期に上位の中央処理
装置から回線悄権を受けて一変逆回路９１に設定して２
けば一以仮にチャネルアドレス′ｆｃ意識しないで回線
番号ｉ＠にＬつて制御処理できるから、ン７トウェアと
しても処理か各局となり、取扱つ情報ビット数、必要と
するメモリ容ｔも少なくて逆りる。特に時分割多重回線
ａが多数の尚速データ端末を収容し℃いる：うな場合は
上記ビット数の低減が大きいから、非常に有用である。

以上のように、不発明においては一ビツト数の多いチャ
ネルアドレス情報全ビット数の少ない回線番号清報に対
応させて変換するチャネルアドレス−回線會号対応哀羨
メモリを備え工、ビット数の少ない回線ｉ号情報に基づ
いて時分割交換機理するように構成したから、金ｖＩＪ
量を低減させることができる効果がある。また、交換処
理のための指令等は上記ビット数の少ない口＃奇岩情報
によって行なうことができ、かつ、多重チャネルにとら
れｈｆ（ロ）線番号によって処理できるためソフトウェ
アの制−も蘭早となり一処理のための情報量も少なくて
すむ効果がある。また、こ〜れに付随して必蒙とされる
各棟メモリも少ない容量で址９る。

【図面の簡単な説明】

第１図は従来の時分割交換機り一例を示すブロック図、
第２図に上記従来例において便用さｊ＋るチャネルアド
レス情報の構成を示す図、第３図は本発明の一実地例全
示すブロック図、第４図は上記実施例グツチャ坏ルアド
レスー回線奇号対応変慄メモリの構成を示す図である。 図ニオいて、ｌｆＪ・−多重分離用カウンタ回路−２０
・−・多重分離回路、３０．．３１・−・データバッフ
ァ回路、４０．４’ｌ・・−回線監視回路−ｓｏ　、ｓ
ｉ・・・信号送受信回路、６０．６１・・・通話路スイ
ッチ保持メモリ回路−７０−・−通話路スイッチ回路、
８゜・−プロセッサ回路部、９１・−チャネルアドレス
−回線番号対応変換メモリ、ａ・・・時分割多重回線ｂ
・−チャネルアドレス情報、Ｃ・−・回線番号情報、Ｌ
（Ｗ・−ハイウェイ。 代理人　弁理士　住　１）ラ　宗 第　１ト・１ 第２図 第３図

Claims (1)

1. 【特許請求の範囲】 時分割多重回線の各チャネルデータを記憶するデータバ
   ッファ回路と、前記時分割多重口線の各チャネルデータ
   全分離して前記データバッファ回路に全納する多重分離
   回路と、前記データバッファ回路の任意のチャネルデー
   タをハイウェイ上の任意のタイムスロットに乗せる通話
   路スイッチと、前記多重分＠！！２回路の分離動作、前
   記データバッファ回路の薯込み抗出し等に必要なチャネ
   ルアドレス情報を出力する多重分離用カウンタと、前記
   データバッファ回お上のデータにＬ９回線監視を行なう
   ｌ！２１線監視回路、プロセッサ回路からの指令によジ
   前記データバッファ回路上のデータを側脚して信号を送
   受信する信号送受信回路、前記データバッフアロ路上の
   任意のアドレスに対してデータの抗出し薔込み紫行なう
   ことにエリ前記通話路スイッチを介してハイウェイ上の
   任意のタイムスロットと前記各チャネルとを対応づける
   通話路スイッチ保持メモリ回路等と、上記信号送受信回
   路。 通話路スイッチ保持メモリ回路等の動作を指令するプロ
   セッサ回路部と’ｋｌｌｆｉえた時分割データ交換磯に
   おいて、前記チャネルアドレスｉ報を回線番号に対応さ
   せるチャネルアドレス−回線番号対応変侠メモリを潮え
   て、前記多重分離用カウンタの出力゛ｒるチャネルアド
   レス情報ハ該チャネルアドレス−回線香号対応変像メモ
   リによって回線番号情報に変換し、前記データバッファ
   回路のデータ書込み絖出しは上記回線着号情報によって
   制鉤されることを待機とする時分割データ交接機の副一
   方式。