JP2785810B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2785810B2
JP2785810B2 JP8167671A JP16767196A JP2785810B2 JP 2785810 B2 JP2785810 B2 JP 2785810B2 JP 8167671 A JP8167671 A JP 8167671A JP 16767196 A JP16767196 A JP 16767196A JP 2785810 B2 JP2785810 B2 JP 2785810B2
Authority
JP
Japan
Prior art keywords
film
titanium
gate electrode
heat treatment
crystal structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8167671A
Other languages
English (en)
Other versions
JPH1012878A (ja
Inventor
義久 松原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP8167671A priority Critical patent/JP2785810B2/ja
Priority to US08/883,333 priority patent/US5897365A/en
Priority to KR1019970028195A priority patent/KR100261610B1/ko
Publication of JPH1012878A publication Critical patent/JPH1012878A/ja
Application granted granted Critical
Publication of JP2785810B2 publication Critical patent/JP2785810B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に拡散層表面と多結晶シリコン膜からなる
ゲート電極上面とが自己整合的にシリサイド化されてな
るサリサイド（ｓｅｌｆ−ａｌｉｇｎ−ｓｉｌｉｃｉｄ
ｅ）構造のＭＯＳトランジスタの形成方法に関する。
【０００２】
【従来の技術】半導体素子の微細化，高密度化は依然と
して精力的に進められており、現在では０．１５μｍ〜
０．２５μｍの寸法基準で設計されたメモリ・デバイス
あるいはロジック・デバイス等の超高集積の半導体装置
が作られている。このような半導体装置の高集積化に伴
なって、ゲート電極線幅（ゲート長）および拡散層幅の
寸法の縮小や半導体素子を構成する材料の膜厚の薄膜化
が、特に重要になっている。ゲート電極を例にとると、
ゲート電極（およびゲート電極配線）の線幅の縮小およ
びゲート電極膜厚の薄膜化は、必然的に配線抵抗の増加
を招き，回路動作の遅延に大きな影響を及ぼすことにな
る。そこで、微細化された半導体素子においては、高融
点金属シリサイド膜を利用したゲート電極の低抵抗化技
術が必須の技術になってくる。特に高融点金属としてチ
タンを用いたチタン・サリサイド技術は、微細なＭＯＳ
トランジスタにとって重要な技術となっている。さらに
このような構造において、上述の半導体装置の高集積化
の傾向に沿った拡散層を形成する場合には、この拡散層
における不純物の拡散を制御してトランジスタの短チャ
ネル効果を抑制しなければならない。その結果として、
拡散層の接合面がシリサイド膜と接するようになると結
晶欠陥性リーク電流が増加し、トランジスタのスイッチ
ング動作が不可能になる。したがって、拡散層の浅接合
化に伴ない、前述のシリサイド膜の薄膜化も必須となっ
てくる。
【０００３】半導体装置の製造工程の断面模式図である
図６を参照して、従来のサリサイド構造を有するＭＯＳ
トランジスタの製造方法を説明する。
【０００４】まず、一導電型のシリコン基板２０１表面
の素子分離領域には公知のＬＯＣＯＳ法等によりフィー
ルド酸化膜２０２が形成される。フィールド酸化膜２０
２直下には、必要に応じてチャネル・ストッパ用の拡散
層が形成される。シリコン基板２０１表面の素子形成領
域には、熱酸化法によりゲート酸化膜２０３が形成され
る。化学気相成長法（ＣＶＤ）により、全面に膜厚１５
０ｎｍ程度の多結晶シリコン膜が形成される。この多結
晶シリコン膜に燐等の不純物がドーピングされ，さらに
パターニングされて、ゲート電極２０４が形成される。
例えば酸化シリコン膜がＣＶＤにより全面に形成され、
異方性ドライ・エッチングによりエッチ・バックされ、
ゲート電極２０４の側面を覆う絶縁膜スペーサ２０５が
形成される。このとき、ゲート電極２０４および絶縁膜
２０５直下を除いた部分のゲート酸化膜２０３も除去さ
れる。続いて、逆導電型の不純物がイオン注入され、８
００℃〜１０００℃の熱処理が施され、ＭＯＳトランジ
スタのソース・ドレイン領域となる逆導電型の拡散層２
０６が形成される。
【０００５】次に、スパッタリング装置により、膜厚５
０ｎｍ程度のチタン膜２０７が全面に形成される。チタ
ン膜２０７を成膜した後、スパッタリング装置からシリ
コン基板２０１が取り出されて大気に晒されるときにチ
タン膜２０７の表面が酸化され、膜厚５ｎｍ程度の酸化
チタン（ＴｉＯX ）膜２０８（但し、１≦Ｘ≦２）によ
りチタン膜２０７の表面が覆われることになる〔図６
（ａ）〕。
【０００６】次に、６００℃〜６５０℃の常圧の窒素雰
囲気で３０秒〜６０秒間の第１の熱処理が、ランプアニ
ール装置を用いて行なわれる。これによりゲート電極２
０４上面および拡散層２０６表面を直接に覆う部分のチ
タン膜２０７はシリサイド化され、これらゲート電極２
０４上面および拡散層２０６表面に自己整合的に電気抵
抗率の高いＣ４９結晶構造のチタン・シリサイド膜２０
９が形成される。この熱処理により、酸化チタン膜２０
８が窒化される。その結果として、フィールド酸化膜２
０２表面および絶縁膜スペーサ２０５表面を直接に覆う
部分のチタン膜２０７が酸素を含んだ未反応のチタン膜
２１１として残置され、これらチタン・シリサイド（Ｔ
ｉＳｉ2 ）膜２０９，チタン膜２１１の表面が窒化チタ
ン（ＴｉＮ）膜２１０により覆われる〔図６（ｂ）〕。
【０００７】次に、アンモニア水溶液，純水および過酸
化水素水の混合液により、チタン膜２１１および（チタ
ン膜２１１直上の）窒化チタン膜２１０が除去される
〔図６（ｃ）〕。
【０００８】続いて、８５０℃程度の常圧の窒素雰囲気
で６０秒程度の第２の熱処理がランプアニール装置を用
いて行なわれる。これにより、チタン・シリサイド膜２
０９が電気抵抗率の低いＣ５４結晶構造のチタン・シリ
サイド膜２１２に相転移して、サリサイド構造のＭＯＳ
トランジスタが形成される〔図６（ｄ）〕。
【０００９】
【発明が解決しようとする課題】上述した従来のサリサ
イド構造のＭＯＳトランジスタの製造方法には、成膜後
のチタン膜表面への酸素の吸着（チタン膜表面に形成さ
れた酸化チタン（ＴｉＯX ）膜の存在）に起因する問題
点がある。
【００１０】まず、第１の問題点はＣ５４結晶構造のチ
タン・シリサイド膜２１２の凝集に関する問題点であ
る。未反応の酸素を吸着したチタン膜により形成された
チタン・シリサイド膜では、本発明者等が１９９４年の
シン−ソリッド−フィルムス（Ｔｈｉｎ−Ｓｏｌｉｄ−
Ｆｉｌｍｓ）第２５３巻３９５−４０１頁に報告したの
ように、Ｃ４９結晶構造からＣ５４結晶構造への相転移
温度が上昇する。この報告に記載した第２の熱処理温度
に対する相転移の変化比率の依存性を示すグラフである
図７を参照すると、相転移温度の上昇は成膜時点でのチ
タン膜の膜厚が薄い方が顕著であり、また、チタン膜表
面に形成された酸化チタン（ＴｉＯX ）膜の膜厚が厚い
方が顕著である。例えば、成膜時点でのチタン膜の膜厚
が１０ｎｍのとき、酸化チタン膜の膜厚が１ｎｍから４
ｎｍになると相転移温度は３０℃程度上昇する。このよ
うに相転移温度が上昇することは、チタン・シリサイド
膜が断線に到る凝集温度（９００℃前後）とのマージン
が少なくなることになり、Ｃ５４結晶構造の均一な（連
続性の保たれた）チタン・シリサイド膜を形成すること
が困難になる。さらに後述するように、上記製造方法で
はＣ４９結晶構造のチタン・シリサイド膜中には酸素が
含まれていることから、Ｃ５４結晶構造のチタン・シリ
サイド膜のシート抵抗も高くなる。その結果として、ば
らつきが少なく，かつ，低抵抗化されたサリサイド構造
のＭＯＳトランジスタの形成が困難になる。
【００１１】第２の問題点は、未反応の酸素を含んだチ
タン膜およびこのチタン膜を覆う窒化チタン膜の選択的
な除去が困難になる点である。図６（ｃ）に示したよう
に、フィールド酸化膜２０２表面上および絶縁膜スペー
サ２０５表面上にはチタン膜２１１ａ，窒化チタン膜２
１０ａが部分的に残置し、チタン・シリサイド膜２０９
表面上に残置した窒化チタン膜２１０ａと繋がっている
ことがある。チタン膜の表面が酸化チタン（ＴｉＯX ）
膜により覆われている状態で上記第１の熱処理を行なう
と、酸化チタン膜は一種の還元反応により窒化チタン膜
になる。一方このとき、この酸化チタン膜から解離した
酸素は掃き出し効果（ｓｎｏｗｐｌｏｗ−ｅｆｆｅｃ
ｔ）と呼ばれる現象によりその一部がチタン膜（あるい
はＣ４９結晶構造のチタン・シリサイド膜）中に拡散す
る。上記混合液によるエッチングでは、通常、チタン膜
のエッチング速度の方が窒化チタン膜（およびチタン・
シリサイド膜）のエッチング速度より高いため、窒化チ
タン膜の下層をなすチタン膜をエッチングすることによ
り窒化シリコン膜をリフト・オフ的に除去している。し
かしながら上記拡散によりチタン膜に多量の酸素が含ま
れると、この混合液によるエッチング速度が低下するこ
とになり、図６（ｃ）に示したように窒化チタン膜２１
０ａを積層した姿態を有してチタン膜２１１ａが部分的
に残置することになる。残置する窒化チタン膜２１０ａ
がチタン・シリサイド膜２０９表面上のみであるならば
問題を引き起さないが、絶縁膜スペーサ２０５表面上
（およびフィールド酸化膜２０２表面上）に残置された
チタン膜２１１ａ，窒化チタン膜２１０ａはＭＯＳトラ
ンジスタ自体もしくはＭＯＳトランジスタ間のリーク電
流の上昇あるいは短絡を引き起しやすくなる。なお、図
６（ｃ）に図示した段階において、窒化チタン膜２１０
ａ（およびチタン膜２１１ａ）を完全に除去することも
可能であるが、その場合にはかなりの厚さのチタン・シ
リサイド膜２０９がエッチングされてしまい、サリサイ
ド構造の利点が損なわれることになる。
【００１２】したがって本発明の半導体装置の製造方法
の目的は、サリサイド構造のＭＯＳトランジスタの形成
において、低抵抗化を確保し，ＭＯＳトランジスタ自体
もしくはＭＯＳトランジスタ間のリーク電流の上昇ある
いは短絡の発生を抑制する製造方法を提供することにあ
る。さらに本発明の目的は、上記ＭＯＳトランジスタの
形成において、チタン・シリサイド膜中への酸素の拡散
を抑制し，絶縁膜スペーサおよびフィールド酸化膜の表
面上に形成された窒化チタン膜が容易に除去できる製造
方法を提供することにある。
【００１３】
【課題を解決するための手段】本発明の半導体装置の製
造方法の第１の態様は、シリコン基板の表面の素子分離
領域に素子分離絶縁膜を形成し、このシリコン基板の表
面の素子形成領域にゲート絶縁膜を形成し、多結晶シリ
コン膜からなるゲート電極を形成し、これらのゲート電
極の側面に絶縁膜スペーサを形成し、ソース・ドレイン
領域となる拡散層を形成する工程と、上記拡散層の表面
および上記ゲート電極の上面を直接に覆うチタン膜を形
成する工程と、３００℃〜５００℃の温度範囲の弗素化
合物ガス雰囲気で第１の熱処理を行なう工程と、５００
℃〜７５０℃の温度範囲の窒素雰囲気で第２の熱処理を
行ない、上記拡散層の表面およびゲート電極の上面に選
択的にＣ４９結晶構造のチタン・シリサイド膜を形成す
る工程と、窒化チタン膜および未反応のチタン膜を選択
的に除去し、上記第２の熱処理より高温での第３の熱処
理によりＣ４９結晶構造のチタン・シリサイド膜をＣ５
４結晶構造のチタン・シリサイド膜に変換する工程とを
有することを特徴とする。
【００１４】好ましくは、上記弗素化合物が、フルオロ
・アルカン，フルオロ・シクロ・アルカンもしくは６弗
化硫黄である。
【００１５】本発明の半導体装置の製造方法の第２の態
様は、シリコン基板の表面の素子分離領域に素子分離絶
縁膜を形成し、このシリコン基板の表面の素子形成領域
にゲート絶縁膜を形成し、多結晶シリコン膜からなるゲ
ート電極を形成し、これらのゲート電極の側面に絶縁膜
スペーサを形成し、ソース・ドレイン領域となる拡散層
を形成する工程と、上記拡散層の表面および上記ゲート
電極の上面を直接に覆うチタン膜を形成する工程と、弗
素化合物ガスと窒素との混合雰囲気で５００℃〜７５０
℃の温度範囲のもとに第１の熱処理を行ない、上記拡散
層の表面およびゲート電極の上面に選択的にＣ４９結晶
構造のチタン・シリサイド膜を形成する工程と、窒化チ
タン膜および未反応のチタン膜を選択的に除去し、上記
第１の熱処理より高温での第２の熱処理によりＣ４９結
晶構造のチタン・シリサイド膜をＣ５４結晶構造のチタ
ン・シリサイド膜に変換する工程とを有することを特徴
とする。
【００１６】好ましくは、上記弗素化合物が、フルオロ
・アルカン，フルオロ・シクロ・アルカンもしくは６弗
化硫黄である。
【００１７】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。
【００１８】半導体装置の製造工程の断面模式図である
図１と、本発明者の測定による好ましい熱処理温度の温
度範囲を決定するための図である図２および図３とを参
照して、本発明の第１の実施の形態によるサリサイド構
造を有したＮチャネル型のＭＯＳトランジスタの製造方
法を説明する。ここで、図２は成膜後に窒素雰囲気で熱
処理を行なったときにチタン膜中に残存する酸素濃度の
熱処理温度依存性をオージェ電子分光法（Ａｕｇｅｒ−
Ｅｌｅｃｔｒｏｎ−Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＡＥ
Ｓ）により測定した結果のグラフであり、図３は窒素を
含まない雰囲気での熱処理によるシリサイド化反応での
絶縁膜スペーサ等の絶縁膜表面に沿ってのチタン・シリ
サイド膜の余剰成長（Ｏｖｅｒ−Ｇｒｏｗｔｈ：ブリッ
ジング現象とも称されている）の幅の温度依存性を示す
グラフである。
【００１９】まず、Ｐ型もしくはＰウェルが設けらたシ
リコン基板１０１表面の素子分離領域には例えば公知の
ＬＯＣＯＳ法等により膜厚３００ｎｍ程度のフィールド
酸化膜１０２が形成される。素子分離絶縁膜としてはこ
のようなＬＯＣＯＳ型のフィールド酸化膜１０２に限定
されるものではなく、例えば素子分離溝を形成し，この
溝を素子分離絶縁膜により埋設してもよい。フィールド
酸化膜１０２直下には、ボロンのイオン注入等によりチ
ャネル・ストッパ用の拡散層が形成されている。シリコ
ン基板１０１表面の素子形成領域には、熱酸化法により
膜厚８ｎｍ程度のゲート酸化膜１０３が形成される。化
学気相成長法（ＣＶＤ）により、全面に膜厚１００ｎｍ
程度の多結晶シリコン膜が形成される。この多結晶シリ
コン膜に燐等の不純物がドーピングされ，さらにパター
ニングされて、ゲート電極１０４が形成される。例えば
膜厚１００ｎｍ程度の酸化シリコン膜（あるいは窒化シ
リコン膜）が減圧気相成長法（ＬＰＣＶＤ）により全面
に形成され、異方性ドライ・エッチングによりエッチ・
バックされ、ゲート電極１０４の側面を覆う絶縁膜スペ
ーサ１０５が形成される。このとき、ゲート電極１０４
および絶縁膜１０５直下を除いた部分のゲート酸化膜１
０３も除去される。続いて、例えば１×１０15ｃｍ-2程
度のドーズ量の砒素（Ａｓ）のイオン注入が行なわれ、
さらに９００℃程度での熱処理が施され、ＭＯＳトラン
ジスタのソース・ドレイン領域となるＮ+ 型の拡散層１
０６が形成される。
【００２０】次に、スパッタリング装置により、膜厚２
０ｎｍ程度のチタン膜１０７が全面に形成される。チタ
ン膜１０７を成膜した後、スパッタリング装置からシリ
コン基板１０１が取り出されて大気に晒されるときにチ
タン膜１０７の表面が酸化され、膜厚５ｎｍ程度の酸化
チタン（ＴｉＯX ）膜１０８（但し、１≦Ｘ≦２）によ
りチタン膜１０７の表面が覆われることになる〔図１
（ａ）〕。
【００２１】次に、３００℃〜５００℃の温度範囲のも
とで弗化化合物ガスとして例えばトリ・フルオロ・メタ
ン（ＣＨＦ3 ）ガスの雰囲気により（窒素ガスを含まず
に）第１の熱処理が行なわれ、酸化チタン膜１０８は
（酸化チタン膜１０８に比べて構造的に不安定な）弗化
チタン（ＴｉＦY ）膜１１４（但し、３≦Ｙ≦４）に置
換される〔図１（ｂ）〕。この反応は、 ＴｉＯX ＋ＣＨＦ3 →ＣＯ＋Ｈ2 ＋ＴｉＦY となるものと考えられる。なおここでは第１の熱処理を
トリ・フルオロ・メタン雰囲気で行なっているが、本第
１の実施の形態では此れに限定されるものではなく、ジ
・フルオロ・メタン（ＣＨ2 Ｆ2 ）やテトラ・フルオロ
・メタン（ＣＦ4）等のフルオロ・アルカン雰囲気，オ
クタ・フルオロ・シクロ・ブタン（Ｃ4 Ｈ8 ）等のフル
オロ・シクロ・アルカン雰囲気あるいは６弗化硫黄（Ｓ
Ｆ6 ）雰囲気等で行なってもよい。
【００２２】上記第１の熱処理の温度範囲は以下の論拠
により設定される。まず、ＡＥＳの測定から明らかなよ
うに、３００℃より高温であるならば、チタン膜１０７
中には酸素はほとんど存在しない。すなわち、酸化チタ
ン膜１０８はほぼ弗化チタン膜１１４に置換され、チタ
ン膜１０７中への酸素の拡散はほとんど起らないことな
る。次に、窒素を含まない雰囲気では、５００℃以上の
温度になるとフィールド酸化膜１０２および絶縁膜スペ
ーサ１０５表面上へのチタン・シリサイド膜の余剰成長
を伴なったシリサイド化反応が起りやすくなる。この段
階でシリサイド化反応を生じさせてしまうと、ゲート電
極１０４上面並びに拡散層１０６表面にのみに自己整合
的にチタン・シリサイド膜を形成しにくくなり、さらに
はゲート電極１０４と拡散層１０６との間のリーク，短
絡等の問題を引き起しやすくなることから、５００℃よ
り低い温度で行なうことが好ましい〔図２，図３〕。
【００２３】次に、例えば７００℃の窒素雰囲気で第２
の熱処理が３０秒間程度行なわれる。これにより、以下
のことが生じる。弗化チタン膜１１４は気化する。ゲー
ト電極１０４上面並びに拡散層１０６表面を直接に覆う
チタン膜１０７は、シリサイド化反応が起り、ゲート電
極１０４上面並びに拡散層１０６表面に自己整合的にＣ
４９結晶構造のチタン・シリサイド膜１０９ａが形成さ
れる。フィールド酸化膜１０２表面並びに絶縁膜スペー
サ１０５表面を直接に覆うチタン膜１０７は、未反応の
チタン膜１０７ａとして残置する。さらに、チタン膜１
０７ａ並びにチタン・シリサイド膜１０９ａの表面は、
窒化チタン膜１１０により覆われる。本第１の実施の形
態では、表面が弗化チタン膜１１４により覆われている
段階でのチタン膜１０７には、ほとんど酸素が拡散され
ていないことから、チタン膜１０７ａ，チタン・シリサ
イド膜１０９ａにもほとんど酸素が含まれないことにな
る〔図１（ｃ）〕。
【００２４】この第２の熱処理の温度範囲としては、５
００℃〜７５０℃の範囲が好ましい。５００℃より高い
温度であるならば、チタン・モノ・シリサイド（ＴｉＳ
ｉ）はほとんど形成されずに、Ｃ４９結晶構造のチタン
・シリサイド（厳密にはチタン・ジ・シリサイド）が形
成される。この熱処理においても当然のことながらチタ
ン・シリサイド膜の余剰成長（ブリッジング現象）が生
じるが、図３に示した非窒素雰囲気に比べて余剰成長幅
は数十分の一程度である。しかしながら７５０℃を越え
ると、余剰成長幅が無視できない値になることから、７
５０℃より低い温度であることが好ましい。
【００２５】次に、従来の製造方法と同様に、アンモニ
ア水溶液，純水および過酸化水素水の混合液により、未
反応の残置されたチタン膜１０７ａおよび（チタン膜１
０７ａ直上の）窒化チタン膜１１０（のみ）が除去さ
れ、チタン・シリサイド膜１０９ａ表面を直接に覆う部
分の窒化チタン膜１１０は窒化チタン膜１１０ａとして
残置する。本第１の実施の形態では、上述したように、
チタン膜１０７ａにはほとんど酸素が拡散されていない
ため、この混合液により容易に除去される。それ故、絶
縁膜スペーサ１０５表面でのチタン膜（および窒化チタ
ン膜）の残置は回避される〔図１（ｄ）〕。
【００２６】続いて、８００℃程度の常圧の窒素雰囲気
で６０秒程度の第３の熱処理がランプアニール装置を用
いて行なわれる。これにより、チタン・シリサイド膜１
０９ａが電気抵抗率の低いＣ５４結晶構造のチタン・シ
リサイド膜１１２ａに相転移して、サリサイド構造のＭ
ＯＳトランジスタが形成される。本第１の実施の形態に
おいては、Ｃ４９結晶構造のチタン・シリサイド膜１０
９ａにほとんど酸素が含まれていないため、Ｃ４９結晶
構造からＣ５４結晶構造への相転移温度が従来の技術に
繰らべて低くなっており、凝集温度からマージンを充分
に持った従来より低い温度で上記第３の熱処理を行なう
ことが可能になる〔図１（ｅ）〕。
【００２７】Ｃ５４結晶構造のチタン・シリサイド膜の
シート抵抗のゲート電極線幅（ゲート長）依存性を示す
図５を参照すると、本第１の実施の形態によるチタン・
シリサイド膜１１２ａのシート抵抗は、従来の技術によ
るチタン・シリサイド膜２１２のシート抵抗に比べて、
ばらつきが少なくなり，ゲート長の減少に伴なうシート
抵抗の急上昇が起らなくなる。これは、チタン・シリサ
イド膜２１２に比較すると、チタン・シリサイド膜１１
２ａ中の酸素含有量が極めて少なくなっていることと、
凝集温度より充分にマージンを有した低い温度でチタン
・シリサイド膜１１２ａに相転移させることが可能なた
めである。
【００２８】なお、上記第１の実施の形態ではＮチャネ
ル型のＭＯＳトランジスタを例にして説明したが、本第
１の実施の形態はこれに限定されるものではなくＰチャ
ネル型のＭＯＳトランジスタ，ＣＭＯＳトランジスタさ
らにはＢｉ−ＣＭＯＳトランジスタの形成にも適用でき
る。
【００２９】半導体装置の製造工程の断面模式図である
図４を参照すると、本発明の第２の実施の形態によるＮ
チャネル型のＭＯＳトランジスタは、上記第１の実施の
形態と相違して、２回の熱処理によりＣ５４結晶構造の
チタン・シリサイド膜が形成される。
【００３０】まず、チタン膜を成膜し，スパッタリング
装置から取り出す段階（図１（ａ）参照）までは上記第
１の実施の形態と同様の方法により形成される。したが
ってチタン膜の表面は酸化チタン膜に覆われている。
【００３１】次に、上記第１に実施の形態と相違して、
窒素（Ｎ2 ）ガスと弗化化合物ガスとして例えば６弗化
硫黄（ＳＦ6 ）ガスとの混合ガス雰囲気で７００℃のも
とに３０秒間程度の第１の熱処理が行なわれる。これに
より、以下のことが生じる。チタン膜表面を覆う酸化チ
タン膜は弗化チタン膜に置換されると同時に気化する。
ゲート電極１０４上面並びに拡散層１０６表面を直接に
覆うチタン膜は、シリサイド化反応が起り、ゲート電極
１０４上面並びに拡散層１０６表面に自己整合的にＣ４
９結晶構造のチタン・シリサイド膜１０９ｂが形成され
る。フィールド酸化膜１０２表面並びに絶縁膜スペーサ
１０５表面を直接に覆うチタン膜は、未反応のチタン膜
１０７ｂとして残置する。さらに、チタン膜１０７ｂ並
びにチタン・シリサイド膜１０９ｂの表面は、窒化チタ
ン膜１１０により覆われる。本第２の実施の形態では、
チタン膜表面を覆っていた酸化チタン膜が弗化チタン膜
として気化してしまうため、この酸化チタン膜からの酸
素はほとんどチタン膜１０７ｂ，チタン・シリサイド膜
１０９ｂに拡散されない。その結果、上記第１の実施の
形態と相違して、本第２の実施と形態では、１回の熱処
理によりほとんど酸素が含まないチタン膜１０７ｂ，チ
タン・シリサイド膜１０９ｂが得られることになる〔図
４（ａ）〕。なお第１の熱処理の雰囲気ガスを構成する
弗素化合物としてＳＦ6 を用いたが、これに限定される
ものではなくＣＨＦ3 ，ＣＨ2 Ｆ2 やＣＦ4 等のフルオ
ロ・アルカンあるいはＣ4 Ｈ8 等のフルオロ・シクロ・
アルカンを採用してもよい。
【００３２】次に、上記第１の実施の形態の同様に、ア
ンモニア水溶液，純水および過酸化水素水の混合液によ
り、未反応の残置されたチタン膜１０７ｂおよび（チタ
ン膜１０７ｂ直上の）窒化チタン膜１１０（のみ）が除
去され、チタン・シリサイド膜１０９ｂ表面を直接に覆
う部分の窒化チタン膜１１０は窒化チタン膜１１０ｂと
して残置する。本第２の実施の形態も上記第１の実施の
形態と同様に、チタン膜１０７ｂにはほとんど酸素が拡
散されていないため、この混合液により容易に除去され
る。それ故、絶縁膜スペーサ１０５表面でのチタン膜
（および窒化チタン膜）の残置は回避される〔図４
（ｂ）〕。
【００３３】続いて、８００℃程度の常圧の窒素雰囲気
で６０秒程度の第２の熱処理がランプアニール装置を用
いて行なわれる。これにより、チタン・シリサイド膜１
０９ｂが電気抵抗率の低いＣ５４結晶構造のチタン・シ
リサイド膜１１２ｂに相転移して、サリサイド構造のＭ
ＯＳトランジスタが形成される。本第２の実施の形態に
おいても、Ｃ４９結晶構造のチタン・シリサイド膜１０
９ｂにほとんど酸素が含まれていないため、Ｃ４９結晶
構造からＣ５４結晶構造への相転移温度が従来の技術に
繰らべて低くなっており、凝集温度からマージンを充分
に持った従来より低い温度で上記第２の熱処理を行なう
ことが可能になる〔図４（ｃ）〕。
【００３４】Ｃ５４結晶構造のチタン・シリサイド膜の
シート抵抗のゲート電極線幅（ゲート長）依存性を示す
図５を参照すると、本第２の実施の形態によるチタン・
シリサイド膜１１２ｂのシート抵抗は、上記第１の実施
の形態によるチタン・シリサイド膜１１２ａのシート抵
抗よりも、さらにばらつきが少なくなり，シート抵抗自
体がさらに低い値になる。これは、チタン・シリサイド
膜１１２ａに比較すると、チタン・シリサイド膜１１２
ｂ中の酸素含有量がさらに少なくなっているためと考え
られる。
【００３５】このように本第２の実施の形態は上記第１
の実施の形態の有した効果を有し、さらに上記第１の実
施の形態より簡潔な製造方法であるにもかかわらず、上
記第１の実施の形態よりさらにばらつきが少なく，さら
にシート抵抗の低いＣ５４結晶構造のチタン・シリサイ
ド膜を得ることができる。
【００３６】なお、上記第２の実施の形態もＮチャネル
型のＭＯＳトランジスタを例にして説明したが、上記第
１の実施の形態と同様に、Ｐチャネル型のＭＯＳトラン
ジスタ，ＣＭＯＳトランジスタさらにはＢｉ−ＣＭＯＳ
トランジスタの形成にも適用できる。
【００３７】
【発明の効果】以上説明したように本発明の半導体装置
の製造方法によれば、少なくとも弗素化合物ガスを含ん
だ雰囲気での熱処理により、チタン膜表面を覆う酸化チ
タン膜が弗化チタン膜に置換（あるいは弗化チタンとし
て気化）されるため、ゲート電極上面並びに拡散層表面
に自己整合的に形成されるＣ４９結晶構造のチタン・シ
リサイド膜および絶縁膜表面上に残置される未反応のチ
タン膜中への酸化チタン膜からの酸素の拡散が回避され
る。このため、サリサイド構造のＭＯＳトランジスタの
形成において、低抵抗化を確保し，ＭＯＳトランジスタ
自体もしくはＭＯＳトランジスタ間のリーク電流の上昇
あるいは短絡の発生を抑制することが容易になる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の製造工程の断面模
式図である。
【図２】上記第１の実施の形態の製造条件を説明するた
めの図であり、窒素雰囲気で熱処理を行なったときにチ
タン膜中に残存する酸素濃度の熱処理温度依存性をＡＥ
Ｓにより測定した結果のグラフである。
【図３】上記第１の実施の形態の製造条件を説明するた
めの図であり、窒素を含まない雰囲気での熱処理による
シリサイド化反応でのチタン・シリサイド膜の余剰成長
幅の温度依存性を示すグラフである。
【図４】本発明の第２の実施の形態の主要製造工程の断
面模式図である。
【図５】上記第１，第２の実施の形態の効果を比較説明
するための図であり、Ｃ５４結晶構造のチタン・シリサ
イド膜のシート抵抗のゲート電極線幅依存性を示すグラ
フである。
【図６】従来の半導体装置の製造工程の断面模式図であ
る。
【図７】従来の技術の問題点を説明するための図であ
り、Ｃ４９結晶構造からＣ５４結晶構造へのチタン・シ
リサイド膜の相転移に際してのチタン膜表面を覆う酸化
チタン膜による相転移温度の上昇を示すグラフである。
【符号の説明】
１０１，２０１ シリコン基板 １０２，２０２ フィールド酸化膜 １０３，２０３ ゲート酸化膜 １０４，２０４ ゲート電極 １０５，２０５ 絶縁膜スペーサ １０６，２０６ 拡散層 １０７ａ，１０７ｂ，２０７，２１１，２１１ａ チ
タン膜 １０８，２０８ 酸化チタン膜 １０９ａ，１０９ｂ，１１２ａ，１１２ｂ，２０９，２
１２ チタン・シリサイド膜 １１０，１１０ａ，１１０ｂ，２１０，２１０ａ 窒
化チタン膜 １１４ 弗化チタン膜

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 シリコン基板の表面の素子分離領域に素
    子分離絶縁膜を形成し、該シリコン基板の表面の素子形
    成領域にゲート絶縁膜を形成し、多結晶シリコン膜から
    なるゲート電極を形成し、該ゲート電極の側面に絶縁膜
    スペーサを形成し、ソース・ドレイン領域となる拡散層
    を形成する工程と、 前記拡散層の表面および前記ゲート電極の上面を直接に
    覆うチタン膜を形成する工程と、 ３００℃〜５００℃の温度範囲の弗素化合物ガス雰囲気
    で第１の熱処理を行なう工程と、 ５００℃〜７５０℃の温度範囲の窒素雰囲気で第２の熱
    処理を行ない、前記拡散層の表面およびゲート電極の上
    面に選択的にＣ４９結晶構造のチタン・シリサイド膜を
    形成する工程と、 窒化チタン膜および未反応のチタン膜を選択的に除去
    し、前記第２の熱処理より高温での第３の熱処理により
    Ｃ４９結晶構造のチタン・シリサイド膜をＣ５４結晶構
    造のチタン・シリサイド膜に変換する工程とを有するこ
    とを特徴とする半導体装置の製造方法。
  2. 【請求項２】 前記弗素化合物が、フルオロ・アルカ
    ン，フルオロ・シクロ・アルカンもしくは６弗化硫黄で
    あることを特徴とする請求項１記載の半導体装置の製造
    方法。
  3. 【請求項３】 シリコン基板の表面の素子分離領域に素
    子分離絶縁膜を形成し、該シリコン基板の表面の素子形
    成領域にゲート絶縁膜を形成し、多結晶シリコン膜から
    なるゲート電極を形成し、該ゲート電極の側面に絶縁膜
    スペーサを形成し、ソース・ドレイン領域となる拡散層
    を形成する工程と、 前記拡散層の表面および前記ゲート電極の上面を直接に
    覆うチタン膜を形成する工程と、 弗素化合物ガスと窒素との混合雰囲気で５００℃〜７５
    ０℃の温度範囲のもとに第１の熱処理を行ない、前記拡
    散層の表面およびゲート電極の上面に選択的にＣ４９結
    晶構造のチタン・シリサイド膜を形成する工程と、 窒化チタン膜および未反応のチタン膜を選択的に除去
    し、前記第１の熱処理より高温での第２の熱処理により
    Ｃ４９結晶構造のチタン・シリサイド膜をＣ５４結晶構
    造のチタン・シリサイド膜に変換する工程とを有するこ
    とを特徴とする半導体装置の製造方法。
  4. 【請求項４】 前記弗素化合物が、フルオロ・アルカ
    ン，フルオロ・シクロ・アルカンもしくは６弗化硫黄で
    あることを特徴とする請求項３記載の半導体装置の製造
    方法。
JP8167671A 1996-06-27 1996-06-27 半導体装置の製造方法 Expired - Fee Related JP2785810B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP8167671A JP2785810B2 (ja) 1996-06-27 1996-06-27 半導体装置の製造方法
US08/883,333 US5897365A (en) 1996-06-27 1997-06-26 Process of fabricating semiconductor device having low-resistive titanium silicide layer free from short-circuit and leakage current
KR1019970028195A KR100261610B1 (ko) 1996-06-27 1997-06-27 회로단락과 누설전류가 없는 저 저항 티타늄 실리사이드층을 갖는 반도체 장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8167671A JP2785810B2 (ja) 1996-06-27 1996-06-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH1012878A JPH1012878A (ja) 1998-01-16
JP2785810B2 true JP2785810B2 (ja) 1998-08-13

Family

ID=15854068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8167671A Expired - Fee Related JP2785810B2 (ja) 1996-06-27 1996-06-27 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US5897365A (ja)
JP (1) JP2785810B2 (ja)
KR (1) KR100261610B1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100325383B1 (ko) * 1996-07-12 2002-04-17 니시무로 타이죠 반도체 장치 및 그 제조 방법
US5856237A (en) * 1997-10-20 1999-01-05 Industrial Technology Research Institute Insitu formation of TiSi2/TiN bi-layer structures using self-aligned nitridation treatment on underlying CVD-TiSi2 layer
JPH11135745A (ja) 1997-10-29 1999-05-21 Toshiba Corp 半導体装置及びその製造方法
US6130145A (en) * 1998-01-21 2000-10-10 Siemens Aktiengesellschaft Insitu doped metal policide
US6555455B1 (en) 1998-09-03 2003-04-29 Micron Technology, Inc. Methods of passivating an oxide surface subjected to a conductive material anneal
JP2002057330A (ja) * 2000-08-10 2002-02-22 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置及びその製造方法
KR100431294B1 (ko) 2001-10-06 2004-05-12 주식회사 하이닉스반도체 반도체소자 제조방법
US6696345B2 (en) * 2002-01-07 2004-02-24 Intel Corporation Metal-gate electrode for CMOS transistor applications
JP3681745B2 (ja) * 2004-10-15 2005-08-10 松下電器産業株式会社 半導体装置の製造方法及びその製造装置
KR100832714B1 (ko) * 2005-12-28 2008-05-28 동부일렉트로닉스 주식회사 트랜지스터의 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3285934B2 (ja) * 1991-07-16 2002-05-27 株式会社東芝 半導体装置の製造方法
JPH07245293A (ja) * 1994-03-04 1995-09-19 Fujitsu Ltd 半導体装置及びその製造方法
US5744395A (en) * 1996-10-16 1998-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Low resistance, self-aligned, titanium silicide structures, using a single rapid thermal anneal procedure
US5792684A (en) * 1997-04-21 1998-08-11 Taiwan Semiconductor Manufacturing Company Ltd Process for fabricating MOS memory devices, with a self-aligned contact structure, and MOS logic devices with salicide, both on a single semiconductor chip

Also Published As

Publication number Publication date
KR100261610B1 (ko) 2000-09-01
KR980005661A (ko) 1998-03-30
JPH1012878A (ja) 1998-01-16
US5897365A (en) 1999-04-27

Similar Documents

Publication Publication Date Title
US6544873B1 (en) Methods of fabricating integrated circuit field effect transistors including multilayer gate electrodes having narrow and wide conductive layers
US6562718B1 (en) Process for forming fully silicided gates
JP4447128B2 (ja) 絶縁ゲート型半導体装置の製造方法
JP2001203276A (ja) 半導体装置およびその製造方法
JPH11224947A (ja) 半導体装置およびその製造方法
JP2007335834A (ja) 半導体装置およびその製造方法
JPH07142726A (ja) 電界効果型トランジスタの製造方法
US5741725A (en) Fabrication process for semiconductor device having MOS type field effect transistor
JP2785810B2 (ja) 半導体装置の製造方法
US20030151098A1 (en) Semiconductor device having dual-gate structure and method of manufacturing the same
US6184114B1 (en) MOS transistor formation
JP2006156807A (ja) 半導体装置およびその製造方法
JP2751859B2 (ja) 半導体装置の製造方法
JP2005294799A (ja) 半導体装置およびその製造方法
JPH10335640A (ja) 半導体装置およびその製造方法
KR0144413B1 (ko) 반도체소자 및 그 제조방법
JP3094914B2 (ja) 半導体装置の製造方法
JP2850883B2 (ja) 半導体装置の製造方法
JP2561026B2 (ja) 半導体装置の製造方法
JPH07201777A (ja) 半導体装置の製造方法
KR20010030433A (ko) 반도체장치 제조방법
KR100214846B1 (ko) 반도체 소자의 실리사이드 형성방법
JP2636787B2 (ja) 半導体装置の製造方法
KR20020096393A (ko) 모스 트랜지스터의 제조방법
JP2616551B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980428

LAPS Cancellation because of no payment of annual fees