JP2773771B2 - 半導体装置のレイアウト方法 - Google Patents

半導体装置のレイアウト方法

Info

Publication number
JP2773771B2
JP2773771B2 JP8047431A JP4743196A JP2773771B2 JP 2773771 B2 JP2773771 B2 JP 2773771B2 JP 8047431 A JP8047431 A JP 8047431A JP 4743196 A JP4743196 A JP 4743196A JP 2773771 B2 JP2773771 B2 JP 2773771B2
Authority
JP
Japan
Prior art keywords
data signal
semiconductor device
control signal
name
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8047431A
Other languages
English (en)
Other versions
JPH09246388A (ja
Inventor
猛 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8047431A priority Critical patent/JP2773771B2/ja
Priority to US08/813,937 priority patent/US5926398A/en
Priority to KR1019970007125A priority patent/KR100272887B1/ko
Publication of JPH09246388A publication Critical patent/JPH09246388A/ja
Application granted granted Critical
Publication of JP2773771B2 publication Critical patent/JP2773771B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Architecture (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、１つ以上のトラン
ジスタ素子及び受動素子が所定に配線接続されて所望の
論理動作を行うセル（一般に機能セルと呼ばれる）の所
定数による規則性を持った配置構成を有する半導体装置
のレイアウト方法に関する。
【０００２】
【従来の技術】従来、データ信号の授受が行われる一般
的なデータパスのレイアウト構造としては、例えば図７
に示されるように、クロック信号線１３を含むデータ信
号線７と制御信号線８とに接続されると共に、１ビット
分のデータを処理する機能セル９が処理ビット数分に対
応して規則的な配列構造を成すものが挙げられる。又、
信号の授受の流れは、図８に示されるように、左右方向
にデータ信号７，上下方向に制御信号８となっている
が、この関係は逆であっても良い。
【０００３】このような特徴を持つ機能セルを配置する
方法としては、以下に説明するような技術的手法が採用
されている。
【０００４】図９は従来の第１の手法に関する模式図を
示したもので、図１０はここで使用するセル列長制限値
の模式図を示したものである。ここでは、先ず３セルラ
イブラリのＡ，Ｂ，Ｃ，Ｄの各要素であって、添え字で
区別される同一機能セルに対し、１行の長さであるセル
列長（１行に含まれる機能セル幅の和）に制限を設けて
セル列長制限値Ｓ１１と成し、そのセル列長制限値Ｓ１
１内に収まるようにグループ分けＳ１２を行う。次に、
セル列内に関しては、機能セルの順序を接続関係を考慮
しながら、機能セル間の配線数が最小になるようにセル
位置交換，セル移動を行ってからセル列補正Ｓ１３をす
ることで機能セル配置を行う。
【０００５】又、図１１は従来の第２の手法に関する模
式図を示したものである。ここでは、同一グループに属
される各機能セルＡ［０］〜［６］にグループ分けのた
めのグループ名Ｇ１とそのグループ内での相互関係位置
（以下相対位置と呼ぶ）座標（Ｘ、Ｙ）を示す２つのパ
ラメータを予め定義する。ここで用いられるグループと
は、複数の機能セルが繰り返し配列を構成する１セル列
に対応する。
【０００６】そこで、先ず定義されたパラメータのう
ち、グループ名Ｇ１によってグループ分けを行い、次に
分割された各グループ毎にそのグループに含まれる各機
能セルＡ［０］〜［６］に対し、相対位置パラメータ
（Ｘ、Ｙ）によりその順序に従って機能セルを配置す
る。
【０００７】更に、図１２は従来の第３の手法に関する
模式図を示したものである。ここでは、予めセル配置テ
ーブルに定義した各機能セルの相対位置（Ｘ、Ｙ）を用
意し、それに従って配置を行うが、第２の手法のグルー
プ名Ｇ１と相対位置（Ｘ、Ｙ）とを関連付ける代わりに
グループとの相対位置を表わす名前で定義されたインス
タンス名Ｓ１４に従って相対配置を行う。
【０００８】加えて、従来の第４の手法としては、特開
平５−１５２４３９号公報に開示された半導体集積回路
に記載されている。ここでは、図１３に示されるよう
に、データ信号の伝播する方向に機能セルを配置し、制
御信号とデータ信号とをそれぞれ第１層金属配線，第２
層金属配線で配線することにより、高密度なレイアウト
を具現している。即ち、ここでは機能セル９をＸ方向に
複数個配列して機能セルブロック２１を構成し、この機
能セルブロック２１をデータの伝播する方向（Ｙ方向）
に配列すると共に、各機能セルブロック２１間にはＸ方
向に複数の制御信号線８を配設し、これらの各制御信号
線８を第１層金属線で構成している。又、機能セル９間
のデータの授受を媒介する複数のデータ信号線７を第２
層金属配線で構成し、機能セル９内を貫通してＹ方向に
延設している。この半導体集積回路では、このような２
層配線を利用して高集積化を具現している。
【０００９】
【発明が解決しようとする課題】上述した従来の第１の
手法の場合、第１段階のグループ分けの処理で本来同一
セル列内に配置されるべき各機能セルが同一セル列内に
配置されないという問題がある。これは回路構成を考慮
せずにセル列長によって各機能セルを配置しているた
め、セル列長の制限値を越えた場合に他のグループに配
置されてしまうことによる。又、各機能セルが同一セル
列内に配置された場合においても、セル列内の機能セル
配置順序が規則的にならないとき、折れ曲がり配線が生
じて配線長が長くなって配線領域が増えてしまうという
問題もある。これは各機能セルの順序を接続関係を考慮
しながら、各機能セル間の配線数が最小になるように、
セル列を補正することによる。
【００１０】一方、従来の第２の手法及び第３の手法の
場合、各インスタンス毎に定義された相対位置情報に基
づいて配置を行うため、機能セルの配置構成を予め人手
により定義しなければならず、手間がかかるという問題
がある。又、機能セルのインスタンス名によって配置を
行う場合、機能セルのインスタンス名そのものを相対位
置情報として配置を行うため、そのインスタンス名の形
式に依存せざるを得ないという問題もある。
【００１１】他方、従来の第４の方法の場合、機能セル
の機能セルブロック内での配列順序の決定方法が欠如し
ているため、制御信号線やデータ信号線が直線的に配線
されなければ配線領域が増えてしまうという問題があ
る。図１４はこうした場合の半導体集積回路のレイアウ
ト結果を示したものである。ここでは、データ信号線７
の流れが機能セルブロック２１間で同一の配列順序にな
っていない場合、データ信号線７が屈折して配線効率が
悪くなっている様子を示している。
【００１２】本発明は、このような問題点を解決すべく
なされたもので、その技術的課題は、均等な配線長で高
速にデータ信号線及び制御信号線が直線的に配線される
ように機能セルを配置可能な半導体装置のレイアウト方
法を提供することにある。
【００１３】
【課題を解決するための手段】本発明によれば、所定数
の機能セルを規則性を持たせて配置構成する半導体装置
のレイアウト方法において、配置構成に要する回路接続
情報であるネットリストを読み込むネットリスト読み込
み段階と、ネットリストを参照して所定数の機能セルを
共通するデータ信号及び制御信号の何れかに基づいてグ
ループ分化を行うグループ分け段階と、共通するデータ
信号及び制御信号の配列順序付けを行う信号順序化段階
と、共通するデータ信号及び制御信号の何れかに基づい
てグループ毎での機能セルの並び換えを行うセル並び換
え段階と、並び換えされた機能セルの相対位置リストを
出力する相対位置リスト出力段階と、読み込んだサイズ
情報及び相対位置リストに基づいて機能セル配置を行う
機能セル配置段階とを有する半導体装置のレイアウト方
法が得られる。
【００１４】又、本発明によれば、上記半導体装置のレ
イアウト方法において、グループ分け段階では、共通す
るデータ信号及び制御信号の何れかを分断する通過機能
セルを通過配線ノードとして認識する半導体装置のレイ
アウト方法が得られる。
【００１５】更に、本発明によれば、上記半導体装置の
レイアウト方法において、グループ分け段階は、共通す
るデータ信号及び制御信号の何れかにより分割されたグ
ループに対して特定の共通するデータ信号及び制御信号
の何れかが通過配線ノードに接続されているかを認識す
る接続認識段階と、グループ分けにおいて決定したグル
ープ名を認識された通過配線ノードのデータ信号名及び
制御信号名の何れかに置き換える名称置換段階と、デー
タ信号名及び制御信号名の何れかに共通した共通名のも
のに関してグループを再編成するグループ再編成段階と
を有する半導体装置のレイアウト方法が得られる。
【００１６】加えて、本発明によれば、上記何れかの半
導体装置のレイアウト方法において、相対位置リストは
共通するデータ信号及び制御信号の接続順序によって決
定された半導体装置のレイアウト方法が得られる。
【００１７】一方、本発明によれば、上記何れかの半導
体装置のレイアウト方法によって得られる半導体装置で
あって、機能セル配置段階を経ることによって共通する
データ信号のデータ信号線及び制御信号の制御信号線が
直線的に配線された半導体装置が得られる。
【００１８】
【発明の実施の形態】以下に幾つかの実施例を挙げ、本
発明の半導体装置のレイアウト方法について、図面を参
照して詳細に説明する。
【００１９】図１は、本発明の一実施例に係る半導体装
置のレイアウト方法の概要を模式的に示したしたもので
ある。
【００２０】このレイアウト方法は、所定数の機能セル
を規則性を持たせて配置構成するもので、配置構成に要
する回路接続情報であるネットリスト１を読み込むネッ
トリスト読み込み段階（ステップＳ１）と、ネットリス
ト１を参照して所定数の機能セルを共通するデータ信号
及び制御信号の何れかに基づいてグループ分化を行うグ
ループ分け段階（ステップＳ２）と、共通するデータ信
号及び制御信号の配列順序付けを行う信号順序化段階
（ステップＳ３）と、共通するデータ信号及び制御信号
の何れかに基づいてグループ毎での機能セルの並び換え
を行うセル並び換え段階（ステップＳ４）と、並び換え
された機能セルの相対位置リスト２を出力する相対位置
リスト出力段階（ステップＳ５）と、セルライブラリ３
から読み込んだサイズ情報及び相対位置リスト２に基づ
いて機能セル配置を行う機能セル配置段階（ステップＳ
６）とを有するものである。但し、ここでもデータパス
のレイアウト構造は、図７に示したように１ビット分の
データを処理する機能セル９が処理ビット数分だけ規則
的な配列構造となるもので、信号の授受の流れは図８に
示したようにデータ信号線７に関するデータ信号が左右
方向に，制御信号線８に関する制御信号が上下方向に
（逆でも可）なるものである。
【００２１】このうち、ネットリスト１は回路部品であ
る回路モジュール名，モジュールに関する端子の名／
型，セルの名／型，接続に関する配線名，端子の並び等
の配線情報等を含んでいる。このネットリスト１を読み
込むネットリスト読み込み段階（ステップＳ１）では、
各機能セル毎にデータ信号名，制御信号名を記録すると
共に、データ信号名及び制御信号名のリストを生成する
が、信号リスト４により外部からデータ信号名及び制御
信号名を与えることもできる。
【００２２】グループ分け段階（ステップＳ２）では、
図２に示されるように、例えば共通するデータ信号（制
御信号でも可）に接続される機能セル９を１つのグルー
プ６に分割する。又、グループ名は入力のデータ信号線
７の名前とする。
【００２３】信号順序化段階（ステップＳ３）では、信
号リスト４が与えられている場合には信号リスト４の順
序を配列順序とし、信号リスト４が与えられていない場
合にはネットリスト読み込み段階（ステップＳ１）で生
成されたデータ信号名及び制御信号名のリストの順序を
配列順序とする。
【００２４】セル並び換え段階（ステップＳ４）では、
グループにおける機能セルの配置順序を、例えば１つの
制御信号（１つのデータ信号でも可）の接続関係と１つ
の制御信号（１つのデータ信号でも可）の順序とにより
決定する。
【００２５】相対位置リスト出力段階（ステップＳ５）
では、各機能セル９に対してその機能セルが接続するデ
ータ信号名及び制御信号名と、前処理で決定されたデー
タ信号及び制御信号の順序とを照合しながら列順序をデ
ータ信号の順序，行順序を制御信号の順序として各機能
セル９の相対位置を決定し、その相対位置リスト２を出
力する。即ち、相対位置リスト２は共通するデータ信号
及び制御信号の接続順序によって決定されている。
【００２６】最後の機能セル配置段階（ステップＳ６）
では、機能セルに関する相対位置リスト２とセルライブ
ラリ３から読み込んだサイズ情報とに基づいて機能セル
の大きさ情報を含んだ相対配置を行う。この結果、図３
に示されるように、同一データ信号及び同一制御信号に
接続する機能セルを同一行，同一列に配置する。これに
より、データ信号線７及び制御信号線８が直線的に配線
される。従って、このような配置で構成される半導体装
置では、データ伝送の高速化が計られる。
【００２７】ところで、論理回路にタイミング制約等の
条件を与えて論理合成を行った場合、例えば図４に示さ
れるように、元来特定のグループ名１２として同一デー
タ信号線７に接続されていた複数の機能セル９が入力端
子２２及び出力端子２３を備えたバッファ１０の挿入に
よって別々なグループ名１１ａ，１１ｂに対応するデー
タ信号線７１，７２に分離されるような場合が生じる。
【００２８】そこで、本発明の他の実施例に係る半導体
装置のレイアウト方法では、先ず一実施例の場合と同様
に、ネットリスト読み込み段階（ステップＳ１）及びグ
ループ分け段階（ステップＳ２）を行う際、同一入力デ
ータ信号に接続される機能セルを１つのグループに分割
すると共に、図５に示されるように各グループ名２５を
入力されるデータ信号に関するデータ信号線７のグルー
プ名１２とした上、論理合成によって分離される各グル
ープを１つの新統合グループ２４に統合するための各処
理段階とを含ませている。但し、ここでは分断する通過
機能セルを１通過配線ノードとして認識する。
【００２９】即ち、このレイアウト方法では、グループ
分け段階（ステップＳ２）において、共通するデータ信
号（制御信号でも可）により分割されたグループに対し
て特定の共通するデータ信号（制御信号でも可）が通過
配線ノードに接続されているかを認識する接続認識段階
と、グループ分けにおいて決定したグループ名を認識さ
れた通過配線ノードのデータ信号名（制御信号名でも
可）に置き換える名称置換段階と、データ信号名（制御
信号名でも可）に共通した共通名のものに関してグルー
プを再編成するグループ再編成段階とを実行する。
【００３０】図６は、このレイアウト方法のグループ分
け段階における処理を具体的に説明するために示した模
式図である。
【００３１】ここでは、先ず同一データ信号により分割
された機能セルのグループ群５に対してデータ信号がバ
ッファ１０の出力端子２３に接続されているか否か（即
ち、各グループ毎にグループのデータ信号がバッファ１
０の出力と接続されているか否か）を判断（ステップＳ
２１）し、接続されていればバッファ１０を１機能セル
として扱うのではなく、通過配線ノードとして扱い、デ
ータ信号に関するグループ名２５をバッファ１０の入力
信号名としてのグループ名１２に置き換える処理（ステ
ップＳ２２）を行い、先のネットリスト読み込み段階
（ステップＳ１）で生成したデータ信号のリストから置
き換えられたデータ信号を削除（ステップＳ２３）し、
この後に新グループ名１２がリストに存在するか否かを
判断（ステップＳ２４）する。
【００３２】この結果、新グループ名１２がリストに存
在していなければ、その新グループ名１２をリストに加
える処理（ステップＳ２５）を行うが、新グループ名１
２がリストに存在していれば同一グループ名との統合
（ステップＳ２６）を行い、何れも場合も先の判断（ス
テップＳ２１）において接続されていなかった場合と同
様に、この後は新たなグループ群の再編成（ステップＳ
２７）を行ってから全てのグループがバッファ１０に接
続されているか否かを判断（ステップＳ２８）する。こ
の結果、接続されていなければグループ分けを終了する
が、接続されていれば先の判断（ステップＳ２１）の前
にリターンして全てのグループがバッファ１０以外の機
能セルに接続されるまで繰り返しグループの構築を行
う。
【００３３】即ち、グループ分け段階において、このよ
うな各処理段階を実行した場合、例えば図４及び図５の
対比で説明すれば、元来グループ名１１ａ，１１ｂに対
応する同一データ信号線７１，７２がバッファ１０の出
力端子２３に接続されているので、この各グループ名１
１ａ，１１ｂのグループ名はバッファ１０の入力である
データ信号線７の名前であるグループ名１２とし、リス
トから各グループ１１ａ，１１ｂのグループ名２５を削
除し、新たにバッファ１０の入力できるデータ信号線７
のグループ名１２を加える。これをグループ群に含まれ
る各グループに対して同一グループ名が存在すれば、そ
れらを１つのグループとし、繰り返しグループ再構築を
行う。
【００３４】因みに、このような論理合成によって分離
された機能セルを１つのグループに統合する処理が終了
した場合も、一実施例の場合と同様に信号順序化段階
（ステップＳ３），セル並び換え段階（ステップＳ
４），相対位置リスト出力段階（ステップＳ５）及び機
能セル配置段階（ステップＳ６）を実行する。
【００３５】尚、ここでの実施例では、共通するデータ
信号を分断する機能セルをバッファセルとしたが、これ
に代えて分断する機能セルの入出力信号に関して１対１
に対応する機能セルを用いることも可能である。
【００３６】
【発明の効果】以上に述べた通り、本発明の半導体装置
のレイアウト方法によれば、各機能セルの相対位置を左
右，上下に授受して流れる共通するデータ信号及び制御
信号の接続順序によって決定し、共通するデータ信号線
及び制御信号線に機能セルを接続して同一行，同一列に
配置し、各信号線が直線的にして同一配線長に配線され
るため、各ビット処理毎の遅延分布の標準偏差が従来の
場合と比べて３分の１から２分の１に抑制され、半導体
装置におけるデータ伝送の高速化が顕著に計られるよう
になる。又、データ信号及び制御信号を共有する各機能
セルを１グループとするため、同一行，同一列に配置す
べき機能セルを容易に決定することが可能となり、様々
な種類の半導体装置を簡易に製造できるようになる。
【図面の簡単な説明】
【図１】本発明の一実施例に係る半導体装置のレイアウ
ト方法の概要を示した模式図である。
【図２】図１で説明した半導体装置のレイアウト方法の
グループ分け段階における処理を説明するために示した
模式図である。
【図３】図１で説明した半導体装置のレイアウト方法の
機能セル配置段階における処理を説明するために示した
模式図である。
【図４】図１で説明した半導体装置のレイアウト方法に
おいて論理合成を行った場合の処理を説明するために示
した模式図である。
【図５】本発明の他の実施例に係る半導体装置のレイア
ウト方法によって図４で説明した論理合成によって分離
される各グループを１つの新統合グループに統合した場
合の処理を説明するために示した模式図である。
【図６】図５で説明した他の実施例に係る半導体装置の
レイアウト方法のグループ分け段階における処理を説明
するために示した模式図である。
【図７】従来の一般的なデータパスのレイアウト構造を
例示したものである。
【図８】図７に示すレイアウト構造における信号の授受
の流れを示したものである。
【図９】図７及び図８で説明した構造の機能セルを配置
する場合の従来の第１の手法に関する模式図を示したも
のである。
【図１０】図９で説明した第１の手法で使用するセル列
長制限値の模式図を示したものである。
【図１１】図７及び図８で説明した構造の機能セルを配
置する場合の従来の第２の手法に関する模式図を示した
ものである。
【図１２】図７及び図８で説明した構造の機能セルを配
置する場合の従来の第３の手法に関する模式図を示した
ものである。
【図１３】図７及び図８で説明した構造の機能セルを配
置する場合の従来の第４の手法に関する模式図を示した
ものである。
【図１４】図１３で説明した従来の第４の手法に関して
問題視される半導体集積回路のレイアウト結果を示した
ものである。
【符号の説明】
１ ネットリスト ２ 相対位置リスト ３ セルライブラリ ４ 信号リスト ５ 機能セルのグループ群 ６ 機能セルのグループ ７，７１，７２ データ信号線 ８ 制御信号線 ９ 機能セル １０ バッファ １１ａ，１１ｂ，１２ 機能セルのグループ名 １３ クロック信号線 １４ セル列長制限値 ２１ 機能セルブロック ２２ 入力端子 ２３ 出力端子 ２４ 新統合グループ ２５ グループ名
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/82 G06F 17/50

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 所定数の機能セルを規則性を持たせて配
    置構成する半導体装置のレイアウト方法において、前記
    配置構成に要する回路接続情報であるネットリストを読
    み込むネットリスト読み込み段階と、前記ネットリスト
    を参照して前記所定数の機能セルを共通するデータ信号
    及び制御信号の何れかに基づいてグループ分化を行うグ
    ループ分け段階と、前記共通するデータ信号及び前記制
    御信号の配列順序付けを行う信号順序化段階と、前記共
    通するデータ信号及び前記制御信号の何れかに基づいて
    グループ毎での機能セルの並び換えを行うセル並び換え
    段階と、前記並び換えされた機能セルの相対位置リスト
    を出力する相対位置リスト出力段階と、読み込んだサイ
    ズ情報及び前記相対位置リストに基づいて機能セル配置
    を行う機能セル配置段階とを有することを特徴とする半
    導体装置のレイアウト方法。
  2. 【請求項２】 請求項１記載の半導体装置のレイアウト
    方法において、前記グループ分け段階では、前記共通す
    るデータ信号及び前記制御信号の何れかを分断する通過
    機能セルを通過配線ノードとして認識することを特徴と
    する半導体装置のレイアウト方法。
  3. 【請求項３】 請求項２記載の半導体装置のレイアウト
    方法において、前記グループ分け段階は、前記共通する
    データ信号及び前記制御信号の何れかにより分割された
    グループに対して特定の共通するデータ信号及び制御信
    号の何れかが通過配線ノードに接続されているかを認識
    する接続認識段階と、前記グループ分けにおいて決定し
    たグループ名を認識された前記通過配線ノードのデータ
    信号名及び制御信号名の何れかに置き換える名称置換段
    階と、前記データ信号名及び前記制御信号名の何れかに
    共通した共通名のものに関してグループを再編成するグ
    ループ再編成段階とを有することを特徴とする半導体装
    置のレイアウト方法。
  4. 【請求項４】 請求項１〜３の何れか一つに記載の半導
    体装置のレイアウト方法において、前記相対位置リスト
    は前記共通するデータ信号及び前記制御信号の接続順序
    によって決定されたものであることを特徴とする半導体
    装置のレイアウト方法。
  5. 【請求項５】 請求項１〜４の何れか一つに半導体装置
    のレイアウト方法によって得られる半導体装置であっ
    て、前記機能セル配置段階を経ることによって前記共通
    するデータ信号のデータ信号線及び前記制御信号の制御
    信号線が直線的に配線されたことを特徴とする半導体装
    置。
JP8047431A 1996-03-05 1996-03-05 半導体装置のレイアウト方法 Expired - Fee Related JP2773771B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP8047431A JP2773771B2 (ja) 1996-03-05 1996-03-05 半導体装置のレイアウト方法
US08/813,937 US5926398A (en) 1996-03-05 1997-03-03 Semiconductor device layout method capable of arranging functional cells with data signal lines and control signal lines having a proper length and configuration
KR1019970007125A KR100272887B1 (ko) 1996-03-05 1997-03-04 적당한길이와형태를갖는데이터신호선및제어신호선을구비한기능셀을배치할수있는반도체장치레이아웃방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8047431A JP2773771B2 (ja) 1996-03-05 1996-03-05 半導体装置のレイアウト方法

Publications (2)

Publication Number Publication Date
JPH09246388A JPH09246388A (ja) 1997-09-19
JP2773771B2 true JP2773771B2 (ja) 1998-07-09

Family

ID=12774970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8047431A Expired - Fee Related JP2773771B2 (ja) 1996-03-05 1996-03-05 半導体装置のレイアウト方法

Country Status (3)

Country Link
US (1) US5926398A (ja)
JP (1) JP2773771B2 (ja)
KR (1) KR100272887B1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6594808B1 (en) 1998-11-06 2003-07-15 Intel Corporation Structural regularity extraction and floorplanning in datapath circuits using vectors
JP3606184B2 (ja) * 1999-09-21 2005-01-05 セイコーエプソン株式会社 マクロセル作成方法、その装置及びライブラリ、並びに記録媒体
US6625789B2 (en) * 2000-04-14 2003-09-23 Hitachi, Ltd. Computer-readable medium for recording interface specifications
US6470484B1 (en) * 2000-05-18 2002-10-22 Lsi Logic Corporation System and method for efficient layout of functionally extraneous cells
JP4400428B2 (ja) 2004-11-22 2010-01-20 エルピーダメモリ株式会社 半導体集積回路の設計方法と設計装置並びにプログラム
JP4777834B2 (ja) * 2006-06-29 2011-09-21 富士通株式会社 論理図面表示方法、プログラム及び装置
US8099702B2 (en) * 2008-07-30 2012-01-17 Synopsys, Inc. Method and apparatus for proximate placement of sequential cells
US8516417B2 (en) * 2009-08-07 2013-08-20 International Business Machines Corporation Method and system for repartitioning a hierarchical circuit design
KR102597328B1 (ko) 2023-01-25 2023-11-02 주식회사 마키나락스 반도체 소자의 배치를 평가하기 위해 2중 클러스터링을 수행하는 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0756656B2 (ja) * 1985-09-26 1995-06-14 株式会社日立製作所 ゲ−ト論理自動更新方法
US5341308A (en) * 1991-05-17 1994-08-23 Altera Corporation Methods for allocating circuit elements between circuit groups
JP2744159B2 (ja) * 1991-11-27 1998-04-28 三洋電機株式会社 半導体集積回路
JPH06209043A (ja) * 1993-01-08 1994-07-26 Sharp Corp ディジタルｌｓｉ設計における自動配置方法およびその装置
US5566078A (en) * 1993-05-26 1996-10-15 Lsi Logic Corporation Integrated circuit cell placement using optimization-driven clustering
JPH06349945A (ja) * 1993-06-04 1994-12-22 Mitsubishi Electric Corp マクロセル自動配置装置
JP3071617B2 (ja) * 1993-09-20 2000-07-31 富士通株式会社 半導体設計方法及び半導体設計装置
JPH07105253A (ja) * 1993-10-07 1995-04-21 Nec Corp データパス回路レイアウト生成システム
JPH0887533A (ja) * 1994-09-16 1996-04-02 Nec Corp 半導体装置の機能セル配置方法
US5661663A (en) * 1995-03-24 1997-08-26 Lsi Logic Corporation Physical design automation system and method using hierarchical clusterization and placement improvement based on complete re-placement of cell clusters
US5659717A (en) * 1995-07-31 1997-08-19 Altera Corporation Methods for partitioning circuits in order to allocate elements among multiple circuit groups

Also Published As

Publication number Publication date
US5926398A (en) 1999-07-20
KR100272887B1 (ko) 2000-11-15
JPH09246388A (ja) 1997-09-19
KR970067850A (ko) 1997-10-13

Similar Documents

Publication Publication Date Title
US5838581A (en) Layout system for logic circuit
US6467072B1 (en) Method of placement and routing for an array device
JP2773771B2 (ja) 半導体装置のレイアウト方法
US6643835B2 (en) Computer-aided design supporting system in which cells can be arranged independently
US20020049958A1 (en) Logical synthesizing apparatus for converting a hardware functional description into gate-level circuit information
US6405354B1 (en) Method and apparatus to optimize power wiring layout and generate wiring layout data for a semiconductor integrated circuit
US6405356B1 (en) Method of automatic placement for an arrayed-element device
JP3412745B2 (ja) 半導体回路におけるクロック供給装置およびその設計方法
CN1275803A (zh) 半导体器件设计方法和装置,及存储有宏信息的存储介质
JP3165592B2 (ja) データパス自動配置方法及びその装置
US7187573B2 (en) Memory circuit and method of generating the same
JP2701779B2 (ja) クロックスキュー低減方法
US6760896B2 (en) Process layout of buffer modules in integrated circuits
US6189129B1 (en) Figure operation of layout for high speed processing
US20020044010A1 (en) Semiconductor device provided with noise cut filter
JP2827988B2 (ja) 集積回路のレイアウト設計方法
JP2757808B2 (ja) レイアウト方法
JP2580982B2 (ja) Ｌｓｉ電源配線レイアウトシステム
JP3512757B2 (ja) レイアウト設計における最適化方法
JP3818191B2 (ja) ソースシンクロナス・ソフトマクロ、および、情報処理装置
JP2842334B2 (ja) レイアウト方法
JP2675022B2 (ja) 半導体集積回路のレイアウト方法
JP3062149B2 (ja) 自動配線方法
JP2995906B2 (ja) プリント配線板配置処理装置
JPH03204959A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980325

LAPS Cancellation because of no payment of annual fees