KR100272887B1 - 적당한길이와형태를갖는데이터신호선및제어신호선을구비한기능셀을배치할수있는반도체장치레이아웃방법 - Google Patents

적당한길이와형태를갖는데이터신호선및제어신호선을구비한기능셀을배치할수있는반도체장치레이아웃방법 Download PDF

Info

Publication number
KR100272887B1
KR100272887B1 KR1019970007125A KR19970007125A KR100272887B1 KR 100272887 B1 KR100272887 B1 KR 100272887B1 KR 1019970007125 A KR1019970007125 A KR 1019970007125A KR 19970007125 A KR19970007125 A KR 19970007125A KR 100272887 B1 KR100272887 B1 KR 100272887B1
Authority
KR
South Korea
Prior art keywords
control signal
data signal
functional cells
group
common
Prior art date
Application number
KR1019970007125A
Other languages
English (en)
Other versions
KR970067850A (ko
Inventor
다께시 나까무라
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR970067850A publication Critical patent/KR970067850A/ko
Application granted granted Critical
Publication of KR100272887B1 publication Critical patent/KR100272887B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/392Floor-planning or layout, e.g. partitioning or placement

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Architecture (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

반도체장치 레이아웃방법은 주어진 다수의 기능셀을 규칙적으로 배치한다. 레이아웃 방법에서, 셀의 배치에 필요한 회로접속 데이터를 포함하는 넷트 리스트가 독출되며, 기능셀이 네트 리스트를 참조하여 공통 데이터 또는 제어신호에 따르는 그룹으로 분할된다. 계속적으로, 공통 데이터신호와 공통 제어신호의 배치순서가 결정되며, 기능셀이 공통 데이터 또는 제어 신호에 따라 그룹마다 재배치된다. 그 후, 재배치된 기능셀의 상대적인 위치를 포함하는 상대위치 리스트가 생성된다. 다음에, 기능셀이 기능셀의 독출된 크기 데이터와 상대위치 리스트에 따라 배치된다.

Description

적당한 길이와 형태를 갖는 데이터신호선 및 제어신호선을 구비한 기능셀을 배치할 수 있는 반도체장치 레이아웃 방법{SEMICONDUCTOR DEVICE LAYOUT METHOD CAPABLE OF ARRANGING FUNCTIONAL CELLS WITH DATA SIGNAL LINES AND CONTROL SIGNAL LINES HAVING A PROPER LENGTH AND CONFIGURATION}
본 발명은 반도체장치 레이아웃 방법에 관한 것이며, 더 상세하게, 규칙적으로 주어진 수의 셀을 배치하는 방법에 관한 것이다. 각 셀은 논리동작을 실행하기 위해 소정의 방식으로 배선되며 접속된 한 개 이상의 트랜지스터 및 한 개 이상의 수동소자를 포함하며, 일반적으로 기능셀이라 칭한다.
일반적인 데이터경로 레이아웃에서, 복수개의 기능셀이 규칙적으로 배치되며 데이터신호선 및 제어신호선의 형태로 배선에 접속된다. 이러한 기능셀의 배치를 결정하기 위해, 이하에 도면을 참조하여 상세하게 기재될 제 1 내지 제 4 레이아웃 방법이 유용하다.
제 1 레이아웃 방법에서, 셀 열의 길이 한계값은 셀 열의 길이를 제한하기 위해 사용되며, 즉, 한 개의 열에 포함된 기능셀의 폭의 합이 된다. 기능셀이 그룹화되어 셀 열의 길이 한계값 내에 배치된다. 각 그룹에서, 셀 열에서 기능셀의 배치순서는 기능셀의 접속관계를 고려하여 결정된다. 특히, 기능셀의 위치변화는 필요성에 따라 행해져서 기능셀 사이의 배선의 수를 최소화한다.
또한, 선행한 제 1 레이아웃 방법에서, 셀 열 한계값이 그룹화에 따라 초과될 경우, 현존하는 셀 열에 배치될 기능셀이 또다른 셀 열에 배치된다. 이것은 기능셀이 셀 길이에 의해서만, 즉 회로구조를 고려하지 않고 배치된다는 사실에 의해 야기된다. 또한, 한 개의 열에서의 기능셀의 배치순서에 의해, 배선에서 굴곡이 생겨 배선이 연장되어 배선영역이 증가할 수 있다.
제 2 레이아웃 방법에서, 각 열에 해당하는 기능셀 각각은 동일한 그룹을 나타내는 그룹명과 그룹에서의 셀의 상대적인 위치를 나타내는 상대위치좌표의 형태로 변수가 지정된다. 우선, 기능셀의 그룹화가 그룹명에 따라 실행되며, 다음에 기능셀이 상대위치 좌표에 따라 그룹마다 배치된다.
제 3 레이아웃 방법에서, 기능셀의 상대적인 위치를 갖는 셀배치표가 작성된다. 다음에, 셀배치표를 기준으로, 기능셀이 부여된 일예명을 사용하여 배치되며 그룹에 대한 셀의 상대적인 위치를 나타내는 이름에 의해 정의된다.
또한, 제 2 및 제 3 레이아웃 방법 중 한 개에서, 기능셀의 배치가 미리 수동적으로 주어지기 때문에, 많은 노동이 요구된다. 또한, 일예명을 사용하여 기능셀을 배치하는 경우, 배치동작이 일예명에 의존하지 않을 수 없다.
제 4 레이아웃 방법에서, 일본 특개평 제 5-152439 호에 기재된 바와 같이, 기능셀이 데이터신호의 전달방향으로 배치되며, 제어신호 및 데이터신호가 제 1 층 금속배선 및 제 2 층 금속배선을 통해 각각 전달되어 고밀도 레이아웃이 얻어진다.
하지만, 제 4 레이아웃 방법에서, 제 1 층 금속배선과 제 2 층 금속배선이 직선적으로 배치되지 않아 배선영역이 증가된다.
그러므로, 본 발명의 목적은 적당한 길이와 형태를 갖는 데이터신호선과 제어신호선으로 기능셀을 배치할 수 있는 개선된 반도체장치 레이아웃 방법을 제공하는 것이다.
도 1 은 일반적인 데이터 경로 레이아웃의 도면.
도 2 는 도 2 에 도시된 레이아웃에서 신호의 흐름을 설명하는 도면.
도 3 은 종래 제 1 레이아웃 방법을 도시하는 흐름도.
도 4 는 종래 제 1 레이아웃 방법에서 사용된 셀 열 길이의 한계값을 도시하는 도면.
도 5 는 종래 제 2 레이아웃 방법을 도시하는 도면.
도 6 은 종래 제 3 레이아웃 방법을 도시하는 도면.
도 7 은 종래 제 4 레이아웃 방법을 도시하는 도면.
도 8 은 종래 제 4 레이아웃 방법에 의해 생기는 문제점을 설명하는 도면.
도 9 는 본 발명의 바람직한 실시예 1 에 따른 반도체장치 레이아웃 방법을 설명하는 흐름도.
도 10 은 바람직한 실시예 1 에 따른 반도체장치의 레이아웃 방법에서 기능셀의 그룹화를 설명하는 도면.
도 11 은 바람직한 실시예 1 에 따른 반도체장치의 레이아웃 방법에 의해 얻어지는 데이터 경로 레이아웃을 설명하는 도면.
도 12a 및 도 12b 는 도 9 를 참조하여 기재된 바와 같이 논리합성이 반도체장치 레이아웃 방법에서 실행되는 경우를 설명하는 도면.
도 13 은 본 발명의 바람직한 실시예 2 에 따른 반도체장치 레이아웃 방법의 상세한 순서를 도시하는 도면.
도 14 는 바람직한 실시예 2 에 따른 반도체장치 레이아웃 방법의 그룹화 순서를 설명하는 흐름도.
* 도면의 주요부분에 대한 부호의 설명 *
1 : 네트 리스트 2 : 상대위치 리스트 메모리
3 : 셀 라이브러리 메모리 4 : 신호 리스트 메모리
7 : 데이터신호선 8 : 제어신호선
9 : 기능셀 10 : 버퍼
본 발명이 적용가능한 반도체장치 레이아웃 방법은 소정수의 기능셀을 규칙적으로 배치하는 것이다. 본 방법은 기능셀의 배치에 필요한 회로접속 데이터를 포함하는 네트 리스트를 독출하는 단계, 네트 리스트를 참조하여 공통 데이터신호와 공통 제어신호중 한 개에 따라 그룹으로 그룹화하는 단계, 공통 데이터신호와 공통 제어신호의 배치순서를 결정하는 단계, 공통 데이터신호와 공통 제어신호 중 한 개에 따라 그룹마다 기능셀을 재배치하는 단계, 재배치된 기능셀의 상대적인 위치를 포함하는 상대 위치리스트 출력하는 단계, 및 기능셀의 독출된 크기 데이터와 상대위치 리스트에 따라 기능셀을 배치하는 단계를 구비한다.
본 발명은 첨부도면과 결합한 이하의 상세한 설명으로부터 더 완전하게 이해될 수 있다.
이후에 기재될 본 발명의 바람직한 실시예를 더 쉽게 이해하기 위해, 우선 종래 반도체장치 레이아웃 방법이 이하에 설명된다.
도 1 에 도시된 바와 같이, 데이터신호를 전달 및 수신하는 일반적인 데이터 경로 레이아웃에서, 각각 1 비트의 데이터를 처리하는 복수개의 기능셀 (9) 이 클록신호선 (13) 을 포함하는 데이터신호선 (7) 과 제어신호선 (8) 에 접속된다. 기능셀 (9) 은 처리될 비트수에 따라 규칙적으로 배치된다. 신호의 흐름이 데이터신호 (7) 가 수평으로 흐르며 제어신호 (8) 가 수직으로 흐르는 도 2 에 도시된다. 데이터신호와 제어신호의 흐름방향이 바뀔수 있다는 것을 알 수 있다.
상술한 바와 같이, 기능셀을 배치하기 위해 유용한 이하의 제 1 내지 제 4 레이아웃 방법이 있다.
도 3 및 도 4 를 참조하여, 종래 제 1 레이아웃 방법이 설명된다. 셀 도 4 로부터 알 수 있는 바와 같이 지정된 인덱스를 사용하여 셀 라이브러리 (3) 에서 기능셀 (A, B, C, D) 이 분류된다. 단계 S11 에서, 셀 열 길이 (한 개의 열에 포함된 기능셀의 폭의 합) 를 제한하는 셀 열 길이 한계값이 생성된다. 다음에, 단계 S12 에서, 기능셀이 그룹화되어 셀 열 길이 한계값 내에서 배치된다. 계속해서, 단계 S13 에서, 각 그룹에서, 셀 열에서의 기능셀의 배치순서가 기능셀의 접속관계를 고려하여 결정된다. 상세하게, 기능셀의 위치변화가 필요성에 따라 실행되어 기능셀 사이의 배선수를 최소화하는 셀 열 보정이 실행된다.
이제, 도 5 를 참조하여 종래 제 2 레이아웃 방법이 설명된다. 동일한 그룹에 속하는 각 기능셀 A[0] 내지 A[6] 이 그룹화에 사용되는 그룹명 (G1) 과 그룹에서의 셀의 상대위치를 나타내는 상대위치 좌표 (X, Y) 의 형태로 두 변수를 미리 지정한다. 여기에서, 그룹은 복수개의 기능셀을 포함하는 한 개의 셀에 해당한다.
우선, 기능셀의 그룹화가 지정된 그룹명에 따라 실행되며, 다음에 기능셀 A[0] 내지 A[6] 이 상대위치 좌표 (X, Y) 에 의해 결정된 배치순서에 좌우하여 그룹마다 배치된다.
이제, 도 6 을 참조하여 종래 제 3 레이아웃 방법이 설명된다. 기능셀 각각에 대한 상대위치 (X, Y) 를 지정하는 셀 배치표가 미리 작성되며, 기능셀의 배치가 그에 따라 실행된다. 이 경우에, 셀 배치표를 참조하여, 기능셀은 그룹에 대한 셀의 상대위치를 나타내는 이름에 의해 지정되며 정의되는 일예명을 사용하여 배치된다.
이제, 도 7 을 참조하여, 종래 제 4 레이아웃 방법이 설명된다. 일본 특개평 제 5-152439 호에 또한 기재되는 이 레이아웃 방법에서, 기능셀이 데이터신호의 전달방향으로 배치되며, 제어신호와 데이터신호가 제 1 층 금속배선과 제 2 층 금속배선을 통해 각각 전달되어, 고밀도 레이아웃이 실행된다. 더 상세하게, 복수개의 기능셀 (9) 이 X 방향으로 배치되어 기능셀 블록 (21) 을 형성하며, 복수개의 기능셀 블록 (21) 이 Y 방향, 즉, 데이터신호의 전달방향에 배치된다. 인접한 기능셀 블록 (21) 사이에서 X 방향으로 연장되며 제 1 층 금속으로 이루어진 복수개의 제어신호선 (8) 이 놓인다. 또한, 기능셀 사이의 데이터 전달 및 수신을 위한 복수개의 데이터 신호선 (7) 이 제 2 층 금속으로 이루어지며 해당 기능셀 (9) 을 통과하는 Y 방향으로 뻗어 있다.
도 8 은 제 4 레이아웃 방법에 따른 레이아웃 결과를 도시한다. 도면은 데이터신호가 기능셀 블록 (21) 사이에서 동일한 순서의 기능셀을 통해 흐르지 않을 경우, 데이터신호선 (7) 에서 굴곡이 생겨 배선의 효율이 저하된다는 것을 도시한다.
이제, 본 발명의 바람직한 실시예 1 에 따른 반도체장치 레이아웃 방법이 도 9 를 참조하여 이하에 기재된다. 본 레이아웃 방법에서, 소정수의 기능셀이 규칙적으로 배치된다.
도 9 에서, 네트 리스트 메모리 (1) 가 기능셀 (9) 의 배치에 필요한 회로접속 데이터의 형태로 네트 리스트를 저장한다. 네트 리스트는 예를 들면, 회로모듈명, 모듈단자명 및 형태, 셀명 및 형태, 접속배선명 및 단저배치와 같은 배선데이터를 포함한다. 상대위치 리스트 메모리 (2) 는 상대위치 리스트로서 재배치된 기능셀의 상대위치를 저장한다. 셀 라이브러리 메모리 (3) 는 기능셀의 크기 데이터를 저장한다. 신호 리스트 메모리 (4) 는 데이터신호명 및 제어신호명의 리스트를 저장한다.
우선 단계 S11 에서, 네트 리스트가 네트 리스트 메모리 (1) 로부터 독출된다. 다음에, 데이터신호명 및 제어신호명이 기능셀 마다 저장되며, 데이터신호명과 제어신호명의 리스트가 생성된다. 데이터신호명과 제어신호명이 신호 리스트 메모리 (4) 로부터 주어져서 배치될 수 있다.
다음에, 단계 S12 에서, 공통 데이터신호 또는 공통 제어신호가 배선신호로 설정되며, 소정수의 기능셀의 그룹화가 배선신호에 따라 네트 리스트를 참조하여 실행된다. 더 상세하게, 도 10 에 도시된 바와 같이, 예를 들면, 공통 데이터신호에 대한 데이터신호선 (7) 중 한 개에 접속된 기능셀 (9) 이 그룹 (6) 중 한 개로 합쳐진다.
계속해서, 단계 S13 에서, 데이터신호와 제어신호의 배치순서가 결정된다. 신호 리스트가 주어질 경우, 신호 리스트에서의 순서가 신호배치순서가 되도록 설정된다. 반면에, 신호 리스트가 주어지지 않을 경우, 데이터신호 명과 제어신호명의 리스트에서의 순서가 신호배치순서가 되도록 설정된다.
다음에, 단계 S14 에서, 기능셀이 공통 데이터신호 또는 공통 제어신호, 즉 배선신호들에 따라 그룹마다 재배치된다. 구체적으로, 각 그룹에서의 기능셀의 배치순서는 예를 들면, 제어신호의 접속관계 및 제어신호의 배치순서에 따라 결정된다.
다음에, 단계 S15 에서, 재배치된 기능셀의 상대위치 리스트가 출력된다. 각 기능셀의 상대위치는 해당 데이터 및 제어신호명과 단계 S13 에서 결정된 데이터와 제어신호의 배치순서에 따라 결정되며, 열순서는 데이터신호 순서로서 결정되며 행순서는 제어신호 순서로서 결정된다. 구체적으로, 상대위치 리스트는 공통 데이터신호와 공통 제어신호사이의 접속 순서에 의해 결정된다. 상대위치 리스트는 상대위치 리스트 메모리 (2) 에 저장된다.
이제, 단계 S16 으로 진행하여, 기능셀의 배치 또는 위치가 셀 라이브러리 메모리 (3) 로부터 독출된 셀의 크기 데이터 및 상대위치 메모리 (2) 로부터 독출된 상대위치 리스트에 따라 실행된다. 이런 방식으로, 데이터 경로 레이아웃이 결정된다. 구체적으로, 셀 라이브러리 메모리 (3) 로부터 독출된 셀의 크기데이터 및 상대위치 리스트 메모리 (2) 로부터 독출된 상대위치 리스트에 따라, 기능셀의 크기 데이터를 포함하는 상대적인 배치 또는 위치가 이루어진다.
결국, 도 11 에 도시된 바와 같이, 동일한 데이터 신호선 (7) 에 접속된 기능셀 (9) 이 동일한 열에 배치되며, 동일한 제어신호선 (8) 에 접속된 기능셀 (9) 이 동일한 행에 배치된다. 이런 배치로, 데이터신호선 (7) 및 제어신호선 (8) 이 직선적으로 배선된다. 따라서, 상기한 레이아웃을 갖는 반도체장치로 고속 데이터전송이 이루어질 수 있다.
상기한 데이터 경로 레이아웃에서, 각각 1 비트 데이터를 처리하는 기능셀 (9) 이 도 1 에 도시된 바와 같이 처리될 비트수에 따라 규칙적으로 배치된다. 또한, 도 2 에 도시된 바와 같이, 데이터신호 (데이터신호선 (7)) 가 좌우로 흐르며, 제어신호 (제어신호선 (8)) 가 수직으로 흐른다. 상기한 바와 같이, 데이터신호와 제어신호의 흐름방향은 바뀔수 있다.
종래기술에서 공지된 바와 같이, 시간제한과 같은 특별한 제약이 논리회로에 인가되어 논리합성을 실시할 경우, 예를 들면, 도 12a 및 도 12b 에 도시된 바와 같은 상태가 발생한다. 도 12a 에서, 데이터신호선 (7) 에 접속된 복수개의 기능셀 (9) 이 그룹명이 "G12" 인 그룹을 형성한다. 반면에, 도 12b 에서, 입력단자 (22) 와 출력단자 (23) 를 각각 갖는 버퍼 (10) 의 제공으로 인해, 데이터신호선 (7) 이 두 개의 데이터신호선 (71, 72) 으로 분리되며, 데이터신호선 (71, 72) 에 접속된 복수개의 기능셀 (9) 은 그룹명이 "G11a, G11b" 인 두 개의 그룹을 각각 형성한다. 도 12b 의 경우에, 도 9 의 단계 S11 및 S12 의 실행하에서, 동일한 데이터신호선 (7) 에 접속된 기능셀이 해당 그룹으로 합쳐지며, 또한 도 13 에 도시된 바와 같이, 데이터신호선 (71, 72) 에 접속된 기능셀 (9) 에 공통 그룹명 "G25" 가 부여되며, 이들 그룹 ("G25") 이 통일되어 그룹명이 "G12" 가 부여되는 새로운 통일된 그룹 (24) 을 형성한다. 이 경우에, 데이터신호선 (7) 을 분리하는 통과 기능셀 (버퍼 (10)) 각각이 한 개의 통과 배선노드로서 인식된다.
도 9 의 단계 S12 의 실행시, 도 9 의 단계 S12 에서 정의된 그룹에 공통인 특정 데이터신호가 통과 배선노드에 접속되는지를 인식한다. 그렇다면, 즉 특정 데이터신호가 통과 배선노드에 접속될 경우, 기능셀의 그룹화에 의해 결정된 해당 그룹의 그룹명은 통과 배선노드의 데이터신호명으로 치환된다. 다음에, 통과 배선노드의 데이터 신호명과 동일한 그룹명을 갖는 이들 그룹은 한 개의 그룹으로 재편성된다.
이제, 도 14 를 참조하여, 본 발명의 바람직한 실시예 2 에 따른 그룹에 관해 설명한다. 우선, 단계 S21 은 도 9 의 단계 S12 에서 정의된 그룹의 데이터 신호선이 버퍼 (10) 의 출력단자 (23) 에 접속되었는지, 즉, 그룹마다의 데이터신호선이 버퍼 (10) 의 출력에 접속되었는지를 판단한다. 접속될 경우, 순서는 버퍼 (10) 가 한 개의 기능셀로서 조절되지 않지만, 한 개의 통과 배선노드로서 조절되며, 그룹명 "G25" 가 버퍼 (10) 의 입력신호명으로서 그룹명 "G12" 로 치환되는 단계 S22 를 진행하며, 그룹명 "G25" 가 버퍼 (10) 의 입력신호명으로서 그룹명 "G12" 로 치환된다. 다음에, 단계 S23 에서, 치환된 데이터신호 (그룹명 "G25") 가 도 9 의 단계 S11 에서 작성된 리스트로부터 제거된다.
계속해서, 단계 S24 에서, 새로운 그룹명 "G12" 이 리스트에 존재하는지가 판단된다. 음일 경우, 새로운 그룹명 "G12" 가 리스트에 추가되는 단계 S25 를 진행한다. 반면에, 단계 S24 에서 양일 경우, 그룹명 "G12" 을 갖는 그룹이 통일되는 단계 S26 을 진행한다. 단계 S21, S25 또는 S26 으로부터, 그룹 재편성이 행해지는 단계 S27 을 진행한다.
다음에, 단계 S28 에서, 버퍼 (10) 에 접속된 소정의 그룹이 존재하는 지가 판단된다. 음일 경우, 그룹화가 종결된다. 반면에, 단계 S28 에서 양일 경우, 단계 S21 로 복귀하여 모든 그룹이 버퍼 (10) 이외의 기능셀에 접속될 때까지 선행 단계의 실행을 반복한다.
이하에 그룹화에 대한 또다른 설명이 주어진다. 도 12b 에서, 그룹명 "G11a" 및 "G11b" 에 해당하는 데이터신호선 (71, 72) 이 버퍼 (10) 의 출력단자 (23) 에 접속된다. 따라서, 그룹명이 "G11a" 및 "G11b" 인 그룹이 합쳐져서 데이터신호선 (7) 의 이름인 그룹명 "G12" 를 갖는 그룹을 형성한다. 다음에, 그룹명 "G25" 가 리스트로부터 제거되며, 그룹명 "G25" 이 리스트에 추가된다. 동일한 그룹명을 갖는 그룹이 존재할 경우, 그러한 그룹들은 한개의 그룹으로 통일된다. 선행한 처리가 반복적으로 실행된다. 그룹화가 종결된 후, 도 9 의 단계 S13 을 진행한다.
본 발명이 바람직한 실시예에 관하여 기재되지만, 본 발명은 그것으로 제한되지 않으며, 첨부된 청구범위로 부터 벗어나지 않고 다양한 방법으로 구현될 수 있다. 명세서, 청구범위, 도면 및 요약서를 포함하는 1996 년 3 월 5 일에 출원된 일본 특허출원평 제 8-47431 호의 전체적인 기재는 전체적으로 참조하여 구체화된다.
선행한 반도체장치 레이아웃 방법에 따라, 신호선이 동일한 길이로 직선적으로 배선될 수 있으므로, 비트 처리 마다의 딜레이 분포의 표준편차가 종래 기술에 비해 1/3 내지 1/2 정도 억제되어 반도체장치에서의 데이터 전송의 속력이 크게 상승된다. 또한, 동일한 데이터 또는 제어신호를 분담하는 기능셀이 한 개의 그룹에 합치기 때문에, 동일한 행 또는 열에 배치될 기능셀이 쉽게 결정될 수 있어 다양한 종류의 반도체장치가 쉽게 제조될 수 있다.
상기한 반도체장치 레이아웃 방법에 있어서, 버퍼셀은 기능셀로서 사용되어 공통 데이터신호를 분할한다. 하지만, 버퍼셀 대신, 입력과 출력신호에 대해 1:1 의 비를 제공하는 기능셀이 사용될 수 있다. 또한, 데이터신호가 그룹화에 사용되지만, 제어신호가 사용될 수 있다.

Claims (4)

  1. 소정 수의 기능셀을 규칙적으로 배치하는 반도체장치 레이아웃 방법에 있어서,
    상기 기능셀의 배치에 필요한 회로접속 데이터를 포함하는 네트 리스트를 독출하는 단계,
    상기 네트 리스트를 참조하여 상기 기능셀을 공통 데이터신호와 공통 제어신호 중 한 개에 따라 그룹으로 그룹화하는 단계,
    상기 공통 데이터신호와 상기 공통 제어신호의 배치순서를 결정하는 단계,
    상기 공통 데이터신호와 상기 공통 제어신호중 한 개에 따라 그룹마다 상기 기능셀을 재배치하는 단계,
    상기 재배치된 기능셀의 상대적인 위치를 포함하는 상대위치 리스트를 출력하는 단계, 및
    상기 기능셀의 독출된 크기 데이터와 상기 상대위치 리스트에 따라 상기 기능셀을 배치하는 단계를 구비하고,
    상기 공통 데이터 신호용 동일 데이터 신호선에 접속된 상기 기능셀이 동일열에 배치되고, 상기 동일 데이터 신호선은 직선적으로 배선되며, 상기 공통 제어신호용 동일 제어 신호선에 접속된 상기 기능셀은 동일 행에 배치되며, 상기 동일 제어 신호선은 직선적으로 배선되는 것을 특징으로 하는 반도체장치 레이아웃 방법.
  2. 제 1 항에 있어서, 상기 그룹화단계는 상기 공통 데이터신호와 상기 공통 제어신호중 한 개를 분할하는 통과 기능셀을 통과 배선노드로서 인식하는 것을 특징으로 하는 반도체장치 레이아웃 방법.
  3. 제 2 항에 있어서, 상기 그룹화단계는
    상기 그룹에 공통인 특정 데이터신호와 특정 제어신호 중 한 개가 통과 배선노드에 접속되었는지의 여부를 인식하는 단계,
    상기 인식단계가 상기 특별한 신호가 통과배선노드에 접속되었는지를 인식할 경우, 상기 기능셀의 그룹화에 따라 결정된 해당 그룹의 그룹명을 상기 통과배선노드의 데이터신호명과 제어신호명 중 한 개로 치환하는 단계, 및
    상기 데이터신호명과 상기 제어신호명 중 상기 한 개와 동일한 그룹명을 갖는 그룹을 한 개의 그룹으로 재편성하는 단계를 또한 구비하는 것을 특징으로 하는 반도체장치 레이아웃 방법.
  4. 제 1 항에 있어서, 상기 상대위치 리스트는 상기 공통 데이터신호와 상기 공통 제어신호 사이의 접속순서에 따라 결정되는 것을 특징으로 하는 반도체장치 레이아웃 방법.
KR1019970007125A 1996-03-05 1997-03-04 적당한길이와형태를갖는데이터신호선및제어신호선을구비한기능셀을배치할수있는반도체장치레이아웃방법 KR100272887B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP96-47431 1996-03-05
JP8047431A JP2773771B2 (ja) 1996-03-05 1996-03-05 半導体装置のレイアウト方法
JP9647431 1996-03-05

Publications (2)

Publication Number Publication Date
KR970067850A KR970067850A (ko) 1997-10-13
KR100272887B1 true KR100272887B1 (ko) 2000-11-15

Family

ID=12774970

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970007125A KR100272887B1 (ko) 1996-03-05 1997-03-04 적당한길이와형태를갖는데이터신호선및제어신호선을구비한기능셀을배치할수있는반도체장치레이아웃방법

Country Status (3)

Country Link
US (1) US5926398A (ko)
JP (1) JP2773771B2 (ko)
KR (1) KR100272887B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12008297B1 (en) 2023-01-25 2024-06-11 MakinaRocks Co., Ltd. Method for performing double clustering to evaluate placement of semiconductor devices

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6594808B1 (en) * 1998-11-06 2003-07-15 Intel Corporation Structural regularity extraction and floorplanning in datapath circuits using vectors
JP3606184B2 (ja) * 1999-09-21 2005-01-05 セイコーエプソン株式会社 マクロセル作成方法、その装置及びライブラリ、並びに記録媒体
US6625789B2 (en) * 2000-04-14 2003-09-23 Hitachi, Ltd. Computer-readable medium for recording interface specifications
US6470484B1 (en) * 2000-05-18 2002-10-22 Lsi Logic Corporation System and method for efficient layout of functionally extraneous cells
JP4400428B2 (ja) 2004-11-22 2010-01-20 エルピーダメモリ株式会社 半導体集積回路の設計方法と設計装置並びにプログラム
JP4777834B2 (ja) * 2006-06-29 2011-09-21 富士通株式会社 論理図面表示方法、プログラム及び装置
US8099702B2 (en) * 2008-07-30 2012-01-17 Synopsys, Inc. Method and apparatus for proximate placement of sequential cells
US8516417B2 (en) * 2009-08-07 2013-08-20 International Business Machines Corporation Method and system for repartitioning a hierarchical circuit design

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06209043A (ja) * 1993-01-08 1994-07-26 Sharp Corp ディジタルlsi設計における自動配置方法およびその装置
JPH06349945A (ja) * 1993-06-04 1994-12-22 Mitsubishi Electric Corp マクロセル自動配置装置
JPH0794589A (ja) * 1993-09-20 1995-04-07 Fujitsu Ltd 半導体設計方法及び半導体設計装置
KR950012263A (ko) * 1993-10-07 1995-05-16 가네꼬 히사시 데이타경로 회로 레이아웃 생성 시스템

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0756656B2 (ja) * 1985-09-26 1995-06-14 株式会社日立製作所 ゲ−ト論理自動更新方法
US5341308A (en) * 1991-05-17 1994-08-23 Altera Corporation Methods for allocating circuit elements between circuit groups
JP2744159B2 (ja) * 1991-11-27 1998-04-28 三洋電機株式会社 半導体集積回路
US5566078A (en) * 1993-05-26 1996-10-15 Lsi Logic Corporation Integrated circuit cell placement using optimization-driven clustering
JPH0887533A (ja) * 1994-09-16 1996-04-02 Nec Corp 半導体装置の機能セル配置方法
US5661663A (en) * 1995-03-24 1997-08-26 Lsi Logic Corporation Physical design automation system and method using hierarchical clusterization and placement improvement based on complete re-placement of cell clusters
US5659717A (en) * 1995-07-31 1997-08-19 Altera Corporation Methods for partitioning circuits in order to allocate elements among multiple circuit groups

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06209043A (ja) * 1993-01-08 1994-07-26 Sharp Corp ディジタルlsi設計における自動配置方法およびその装置
JPH06349945A (ja) * 1993-06-04 1994-12-22 Mitsubishi Electric Corp マクロセル自動配置装置
JPH0794589A (ja) * 1993-09-20 1995-04-07 Fujitsu Ltd 半導体設計方法及び半導体設計装置
KR950012263A (ko) * 1993-10-07 1995-05-16 가네꼬 히사시 데이타경로 회로 레이아웃 생성 시스템

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12008297B1 (en) 2023-01-25 2024-06-11 MakinaRocks Co., Ltd. Method for performing double clustering to evaluate placement of semiconductor devices

Also Published As

Publication number Publication date
KR970067850A (ko) 1997-10-13
US5926398A (en) 1999-07-20
JP2773771B2 (ja) 1998-07-09
JPH09246388A (ja) 1997-09-19

Similar Documents

Publication Publication Date Title
US5838581A (en) Layout system for logic circuit
US5463591A (en) Dual port memory having a plurality of memory cell arrays for a high-speed operation
US20090138840A1 (en) Cell, standard cell, standard cell library, a placement method using standard cell, and a semiconductor integrated circuit
US20090288056A1 (en) Method, system and computer program product for determining routing of data paths in interconnect circuitry
KR100272887B1 (ko) 적당한길이와형태를갖는데이터신호선및제어신호선을구비한기능셀을배치할수있는반도체장치레이아웃방법
US6496035B2 (en) Integrated circuit approach, with a serpentine conductor track for circuit configuration selection
US6510549B1 (en) Method of designing a semiconductor integrated circuit device in a short time
US4851717A (en) Master slice integrated circuit capable of high speed operation
US20020049958A1 (en) Logical synthesizing apparatus for converting a hardware functional description into gate-level circuit information
US6643835B2 (en) Computer-aided design supporting system in which cells can be arranged independently
KR100522628B1 (ko) 클록신호 송신선을 갖는 반도체 집적회로장치 및 클록신호송신선의 배열을 결정하는 배치레이아웃 설계방법
EP0544164A1 (en) Semi custom-made integrated circuit having clock synchronous circuit improved in clock skew
KR100362207B1 (ko) 시리얼액세스메모리장치
JP2701779B2 (ja) クロックスキュー低減方法
JPH05233092A (ja) クロック信号分配方法および分配回路
JP2954194B1 (ja) クロックスキュー低減方法及びシステム
US6760896B2 (en) Process layout of buffer modules in integrated circuits
JP2001230324A (ja) 遅延調整用ライブラリ及びそれを使用した遅延調整方法
US20020047789A1 (en) Method of designing semiconductor integrated circuit
JP3370259B2 (ja) マスクレイアウト設計方法
KR100284011B1 (ko) 비정방형 인터리버/디인터리버 구현을 위한 메모리의 관리방법
JPH0850604A (ja) クロックスキュー防止レイアウト設計方法
JPH0729389A (ja) シフトレジスタ回路
JP3115743B2 (ja) Lsi自動レイアウト方法
JP2872174B2 (ja) マスタースライス方式の半導体集積回路及びそのレイアウト方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040823

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee