JPH0794589A - 半導体設計方法及び半導体設計装置 - Google Patents

Abstract

(57)【要約】 【目的】チップの内部セル領域に動作電圧レベルの異な
る内部回路部の各セルを効率良くレイアウトする。 【構成】ライブラリ７には内部回路部及びコンバータ回
路部のサイズ形状が動作電圧レベル毎に格納され、レイ
アウトデータベース８には外部端子位置情報が格納され
ている。ライブラリ７及びレイアウトデータベース８か
ら各種格納データを読み込み、セル分類部１３にてコン
バータ回路部のセルと内部回路部のセルとが分類され
る。コンバータ領域決定部１４にてコンバータ回路部が
外部端子位置情報に基づき対応する外部端子位置近傍の
内部セル領域内に配置設定される。内部回路領域決定部
１５にて内部回路部が配置されるセル配置領域が電圧レ
ベル毎に内部セル領域内のコンバータ回路部の配置領域
以外の領域に配置設定される。削除ＢＣセル配置部１６
にてセル配置領域の境界位置に空白部が形成され、その
空白部に電源配線から引き込み配線が施される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は１つの半導体装置（ＬＳ
Ｉ等）内において異なる電圧レベルで動作する論理回路
（セル）を混載する半導体装置を設計する半導体設計方
法及び半導体設計装置に関するものである。

【０００２】ＬＳＩ等の半導体装置は単一電源で動作す
るものが主流であり、その装置内の各論理回路（セル）
は全て同じ電圧レベルで動作するようになっている。し
かし、近年、携帯用パソコン等の普及に伴い電池を電源
とするものも多くなり、例えばタイマ回路等のように常
時電力供給を必要とする回路は、消費電力の節約面から
低電圧で動作させることが望ましい。又、演算回路等の
ように高速処理動作が要求される回路は、処理速度の面
から高電圧で動作させることが望ましい。そのため、１
つの半導体装置内に動作電圧レベルの異なる回路を混載
することにより消費電力の節約及び高速処理動作を実現
する半導体装置が要望されている。この要望に応えるた
め、例えばＩ／Ｏポートに配置されるＩ／Ｏセルにコン
バータを組み込むなどして電圧レベルの異なる外部装置
とのインターフェイスを可能とするとともに、当該装置
内の各回路が複数の異なる電圧レベルで動作するように
していた。

【０００３】

【従来の技術】一般に、半導体装置の設計は、各種設計
情報がマクロ化されたパターンデータを格納する各種ラ
イブラリを備えたＣＡＤ装置により行われている。動作
電圧レベルの異なる複数の回路（セル）を混載する半導
体装置の設計においては、ライブラリに内部セル領域を
複数の小領域に細分化する細分化パターンを登録してお
き、その細分化パターンに基づき内部セル領域が電圧レ
ベル毎に複数の小領域に細分化される。そして、設定さ
れた各小領域上に、内部セルの動作電圧レベルと小領域
の電圧レベルとが対応する範囲で内部セルの配置位置を
自由に選択するレイアウト方法がとられている。例え
ば、ＣＡＤ装置の表示画面には、ライブラリに格納され
た細分化パターン機能により図７に示すようなチップパ
ターンが表示される。即ち、チップ４１の周縁部のＩ／
Ｏセル領域４２の内側に設定された内部セル領域４３が
同図に示すように指定した異なる種類（同図では２種
類）の電圧レベル毎に複数の小領域４４，４５に細分化
される。同図では斜線が施された小領域４４が高電圧レ
ベル領域として設定され、斜線が施されていない小領域
４５が低電圧レベル領域として設定されている。そし
て、高電圧レベルの内部セルを小領域４４上の適宜な位
置に自由に配置設定し、低電圧レベルの内部セルを小領
域４５上の適宜な位置に自由に配置設定することにより
内部セルのレイアウトを行っている。

【０００４】

【発明が解決しようとする課題】この方法によると、予
め決まったサイズ形状に細分化された小領域４４，４５
内に内部セルを全て収容し、しかも効率良くレイアウト
する必要があった。しかし、小領域４４，４５はライブ
ラリに登録された細分化パターンにより一義的に決めら
れたものであり、各内部セルのサイズ形状を考慮された
ものではないので、各内部セルを決められた各小領域４
４，４５内に必ずしも効率良くレイアウトできるとは限
らなかった。そして、場合によっては内部セルのレイア
ウト作業の途中段階において、収容すべき内部セルが各
小領域４４，４５内に収まりきらず、マスターやパッケ
ージの変更を余儀なくされる場合があった。このような
マスターやパッケージの途中変更を防止するために余裕
をもたせて若干大きめのマスターを使用する場合には、
内部セルが配置されない無駄なスペースが多く発生し易
いという問題があった。又、内部セルの配置位置が接続
すべきＩ／Ｏセルから離れた位置に配置設定せざるを得
ない場合があった。この場合、内部セルから引き出され
た配線長が長くなり回路特性が保証されない虞れがあっ
た。

【０００５】本発明は前記の問題点に鑑みてなされたも
のであって、その目的は１つのチップ上に異なる電圧レ
ベルで動作する複数の回路を混載する半導体装置を設計
するうえにおいて、内部セルを効率良くレイアウトする
ことができる半導体設計方法及び半導体設計装置を提供
することにある。

【０００６】

【課題を解決するための手段】上記目的を達成するため
請求項１に記載の発明では、チップの内部セル領域に異
なる電圧レベルで動作する複数の内部回路部を混載する
とともに、前記内部セル領域の周縁部に前記各内部回路
部の動作電圧レベルに応じた複数の電源配線が施された
半導体装置を設計する半導体設計方法において、複数の
異なる電圧レベルで動作する内部回路部を予め論理設計
しておき、先ず内部回路部を電圧レベル毎に分類し、さ
らに同じ電圧レベル同士の内部回路部からなるグループ
に組分けし、各グループの各内部回路部毎に当該内部回
路部を構成するセルを収容可能なセル配置領域を内部セ
ル領域内に設定し、次に設定した各セル配置領域の境界
位置と対応する位置にベーシックセルが配置されない空
白部を設定するとともに当該空白部に電源配線から各セ
ル配置領域へ繋がる電源引き込み配線を施し、さらに予
め論理設計した内部回路部を対応するセル配置領域内に
配置設定するようにした。

【０００７】請求項２に記載の発明では、請求項１に記
載の半導体設計方法において、内部回路部と共にコンバ
ータ回路部を予め動作電圧レベル毎に論理設計してお
き、先ず各コンバータ回路部を対応する外部端子近傍の
内部セル領域内に配置設定し、次に各セル配置領域をコ
ンバータ回路部が配置されなかった内部セル領域内に、
当該セル配置領域内に配置するセルとの結線密度の比較
的高いコンバータ回路部の近傍に区画設定するようにし
た。

【０００８】請求項３に記載の発明では、チップの内部
セル領域に異なる電圧レベルで動作する複数の内部回路
部を混載するとともに、内部セル領域の周縁部に各内部
回路部の動作電圧レベルに応じた複数の電源配線が施さ
れた半導体装置を設計する半導体設計装置において、予
め論理設計され、内部セル領域内に配置設定される内部
回路部のサイズ形状及び動作電圧レベルをセルデータと
して格納するライブラリと、ライブラリに格納されたセ
ルデータに基づき内部回路部を構成するセルをグループ
に組分けし、その各グループの各内部回路部毎に当該内
部回路部を構成するセルを収容可能な複数のセル配置領
域を区画設定するセル配置領域決定手段と、セル配置領
域の境界位置と対応する位置に存在するベーシックセル
を削除するベーシックセル削除手段と、ベーシックセル
削除手段によりベーシックセル跡として形成された空白
部を通して、電圧レベルが対応するように電源配線から
各セル配置領域へ電源引き込み配線を施す引き込み配線
設定手段と、引き込み配線設定手段により施された電源
引き込み配線を介して所定電圧が供給可能となったセル
配置領域内に、当該セル配置領域を設定した内部回路部
のセルを配置設定するセル配置手段とを備えた。

【０００９】請求項４に記載の発明では、請求項３に記
載の半導体設計装置において、ライブラリにセルデータ
と共にコンバータ回路部のサイズ形状及び動作電圧レベ
ルをコンバータセルデータとして格納し、各コンバータ
回路部と対応する外部端子の位置情報を外部端子位置情
報として格納するコンバータ配置情報格納部と、外部端
子位置情報に基づきコンバータ回路部を内部セル領域内
に各外部端子と対応する近傍位置に配置設定するコンバ
ータ配置手段とを備え、セル配置領域決定手段に、コン
バータ配置手段により内部セル領域内に配置設定された
コンバータ回路部の設定領域以外の内部セル領域内にセ
ル配置領域を区画設定させるようにした。

【００１０】請求項５に記載の発明では、請求項３に記
載の半導体設計装置において、内部セルと対応する各コ
ンバータ回路の動作電圧レベル毎の配置位置情報を格納
するコンバータ配置位置格納部を備え、セル配置領域決
定手段に、コンバータ配置位置格納部に格納された配置
位置情報に基づきセル配置領域を当該セル配置領域内に
配置するセルとの結線密度の比較的高いコンバータ回路
部の近傍に区画設定させるようにした。

【００１１】

【作用】請求項１及び請求項３に記載の発明によれば、
先ず複数の異なる電圧レベルで動作する内部回路部が予
め論理設計される。動作電圧レベル毎に分類された各内
部回路部について、該内部回路部を構成するセルのサイ
ズ形状及び個数からセル配置領域が内部セル領域内に設
定される。各セル配置領域への電源供給は各セル配置領
域の境界位置と対応する位置に設定された空白部に施さ
れた電源配線からの電源引き込み配線を介して行われ
る。そして、予め論理設計された各内部論理回路部は対
応するセル配置領域内に配置設定される。従って、各セ
ル配置領域を内部セル領域内における自由に選択した領
域に区画設定し、当該各セル配置領域内に対応する各内
部回路部を配置設定することにより、内部回路部の各セ
ルを効率良くレイアウトすることが可能となる。又、セ
ル配置領域はその領域内に配置設定される各内部回路部
のサイズ形状及び個数等を考慮して領域設定されている
ので、設計途中段階においてマスターやパッケージの変
更を余儀なくされることがなくなる。

【００１２】請求項２及び請求項４に記載の発明によれ
ば、内部セル領域に配置すべきコンバータ回路部が内部
回路部と共に予め論理設計される。そして、先ず各コン
バータ回路部が対応する外部端子の近傍位置となる内部
セル領域内に配置設定される。次にセル配置領域がコン
バータ回路部が配置されなかった内部セル領域内に区画
設定される。従って、コンバータ回路部が内部セル領域
内に配置設定されても、内部回路部のセルを効率良くレ
イアウトすることが可能となる。

【００１３】請求項２及び請求項５に記載の発明によれ
ば、各セル配置領域は当該セル配置領域内に配置するセ
ルとの結線密度の比較的高いコンバータ回路部の近傍に
区画設定される。従って、コンバータ回路部と内部回路
部との間に施される配線長を比較的短くすることが可能
となり回路特性がほぼ確実に保証される。

【００１４】

【実施例】以下、本発明を具体化した一実施例を図１〜
図６に基づいて説明する。図２は本発明を適用したＣＡ
Ｄ装置のシステム構成図である。図２に示すように、中
央処理装置（以下、ＣＰＵという）１、メモリ２、キー
ボード（マウス等を含む）３、プリンタ４及びＣＲＴ等
の表示器５はシステムバス６により互いに接続されてい
る。ＣＰＵ１はメモリ２に記憶された所定のプログラム
データに基づいて動作するようになっている。メモリ２
にはＣＰＵ１が実行する前記プログラムデータとその実
行に必要な各種データが予め記憶されるとともに、当該
プログラムデータに基づくＣＰＵ１の処理結果等が一時
格納されるようになっている。キーボード３はメモリ２
に格納された後述するライブラリ等から必要なデータを
選択して入力したり、プリンタ４や表示器５に処理結果
等の出力命令を入力するために用いられる。

【００１５】メモリ２には図１に示すようなライブラリ
７、レイアウトデータベース８、コンバータセル格納部
９、内部セル格納部１０及び領域データ格納部１１が設
定されている。ライブラリ７、レイアウトデータベース
８及び各格納部９〜１１は、例えば光ディスク等の外部
記憶媒体からメモリ２に読み込まれて格納されている。
又、ＣＰＵ１はメモリ２に記憶されたプログラムデータ
に基づき図１に示す処理フローを実行するようになって
いる。即ち、ＣＰＵ１はプログラムデータに基づき各入
力部１２ａ，１２ｂ、セル分類部１３、コンバータ領域
決定部１４、内部回路領域決定部１５、削除ＢＣセル配
置部１６及び電源配線引き込み部１７の各処理行程を順
次に実行するようになっている。

【００１６】本実施例のＣＡＤ装置では、図６の回路図
に示すように２つの異なる電圧レベル（例えば低電圧
３．３Ｖと高電圧５Ｖ）で動作する論理回路（セル）が
１つのチップに混載されるＬＳＩ（大規模集積回路）が
設計される。ＣＡＤ装置による各セルのレイアウト処理
が実行される前に予め論理設計が行われ、動作電圧レベ
ル毎に低電圧用コンバータ回路部Ａ１、高電圧用コンバ
ータ回路部Ａ２、低電圧用内部回路部Ｂ１、高電圧用内
部回路部Ｂ２、低電圧用Ｉ／ＯセルＣ１及び高電圧用Ｉ
／ＯセルＣ２（いずれも図６に示す）が設定されるよう
になっている。

【００１７】ライブラリ７にはコンバータ回路部Ａ１，
Ａ２の各セル、内部回路部Ｂ１，Ｂ２の各セル、Ｉ／Ｏ
セルＣ１，Ｃ２のサイズ形状及びセル種類がそれぞれ動
作電圧レベル毎にセルデータとして格納されている。レ
イアウトデータベース８には論理回路データ及び外部端
子位置情報が格納されている。コンバータセル格納部９
にはセル分類部１３にてライブラリ７に格納されたセル
群の中から分類されたコンバータセルＡ１，Ａ２のみが
格納されるようになっている。内部セル格納部１０には
同様にセル分類部１３にて分類された内部回路部Ｂ１，
Ｂ２を構成する各セルのみが格納されるようになってい
る。領域データ格納部１１にはコンバータ領域決定部１
４及び内部回路領域決定部１５にて決定された各コンバ
ータ回路部Ａ１，Ａ２及び各内部回路部Ｂ１，Ｂ２のそ
れぞれの配置位置が領域設定情報として格納されるよう
になっている。尚、レイアウトデータベース８には図１
に示す処理フローの実行により設計された論理回路のレ
イアウト情報が格納されるようになっている。

【００１８】次に図１に示す処理フローを構成する各処
理行程１２〜１７のうち主な処理行程におけるＣＡＤ装
置の機能を説明する。ＣＡＤ装置が図１の処理フローを
実行するに当たり、表示器５にはセル等をレイアウトす
るベース（下地）となるチップパターン１８（図３，４
等に示す）が表示される。チップパターン１８にはＩ／
Ｏセル領域１９及び内部セル領域２０が設定されてい
る。Ｉ／Ｏセル領域１９はチップパターン１８の周縁部
に沿って設定され、その内側に内部セル領域２０が設定
されている。

【００１９】Ｉ／Ｏセル領域１９にはＩ／ＯセルＣ１，
Ｃ２が配置され、内部セル領域２０にはコンバータ回路
部Ａ１，Ａ２及び内部回路部Ｂ１，Ｂ２が配置されるよ
うになっている。内部セル領域２０内には多数のベーシ
ックセルＢＣ（図５に示す）が列設される複数列のゲー
トアレイ部２１が設定されている。尚、内部セル領域２
０にはその周縁に沿って内部回路部Ｂ１，Ｂ２の動作電
圧と対応する所定電圧を供給する図５に示すような複数
の電源配線２２，２３及び接地配線２４が設定されてい
る。又、Ｉ／Ｏセル領域１９にも図示しない電源配線及
び接地配線が同様に設定されている。

【００２０】コンバータ回路部Ａ１，Ａ２はレイアウト
データベース８に格納された外部端子位置情報に基づき
Ｉ／Ｏセル領域１９に配置設定された対応するＩ／Ｏセ
ルＣ１，Ｃ２の近傍に位置するゲートアレイ部２１に自
動で配置設定されるようになっている。マニュアル操作
によるコンバータ回路部Ａ１，Ａ２の配置設定も可能と
なっている。又、後述するセル配置領域２５，２６（図
４，５に示す）は内部セル領域２０のゲートアレイ部２
１に配置設定されたコンバータ回路部Ａ１，Ａ２との動
作電圧レベル毎の結線密度に基づき、低電圧用コンバー
タ回路部Ａ１と相対的に多数接続された領域近くに低電
圧用セル配置領域２５が配置設定され、高電圧用コンバ
ータ回路部Ａ２と相対的に多数接続された領域近くに高
電圧用セル配置領域２６が配置設定されようになってい
る。マニュアル操作によるセル配置領域２５，２６の配
置設定も可能となっている。又、ライブラリ７には削除
ＢＣセルが設定されており、削除ＢＣセルを設定するこ
とによりセル配置領域２５，２６の境界線と対応する位
置にあるゲートアレイ部２１内のベーシックセルＢＣが
削除されるようになっている。

【００２１】ＣＡＤ装置により設計される回路は図６に
示すような回路図で示され，Ｉ／Ｏセル領域１９にＩ／
ＯセルＣ１，Ｃ２が、内部セル領域２０にコンバータ回
路部Ａ１，Ａ２及び内部回路部Ｂ１，Ｂ２がそれぞれ配
置されるようになっている。そして、低電圧レベルが入
力される外部端子２７ａは低電圧用Ｉ／ＯセルＣ１と接
続され、さらにＩ／ＯセルＣ１は低電圧用コンバータ回
路部Ａ１を介して低電圧用内部回路部Ｂ１または高電圧
用内部回路部Ｂ２と接続されるようになっている。又、
高電圧レベルが入力される外部端子２７ｂは高電圧用Ｉ
／ＯセルＣ２と接続され、さらにＩ／ＯセルＣ２は高電
圧用コンバータ回路部Ａ２を介して低電圧用内部回路部
Ｂ１または高電圧用内部回路部Ｂ２と接続されるように
なっている。内部回路部Ｂ１，Ｂ２は対応する外部端子
２７ａ，２７ｂにおける各入力電圧が異なっても入力側
のコンバータ回路部Ａ１，Ａ２によるレベル変換により
同じ電圧レベルで動作するため互いに信号授受が可能と
なる。そして、各内部回路部Ｂ１，Ｂ２からの出力電圧
は出力側のコンバータ回路部Ａ１，Ａ２によりレベル変
換されてそれぞれＩ／ＯセルＣ１，Ｃ２を介して外部端
子２８ａ，２８ｂから出力されるようになっている。

【００２２】次に前記のように構成された半導体設計装
置の作用を説明する。１チップ上に低電圧（例えば３．
３Ｖ）と高電圧（例えば５Ｖ）との２種類の異なる電圧
レベルで動作する内部回路（セル）を備えた多電源ＣＭ
ＯＳゲートアレイを設計する場合を例にして説明する。

【００２３】まず、論理設計により論理回路が決まると
一義的にピン数が決まり、そのピン数に対応したパッケ
ージが選定され、選定されたパッケージに関する外部端
子情報とチップパターン１８が表示器５の画面上に表示
される。チップパターン１８には図３，４に示すように
Ｉ／Ｏセル領域１９及び内部セル領域２０が設定されて
いる。内部セル領域２０には複数列のゲートアレイ部２
１がベーシックセルＢＣが充填された初期状態で表示さ
れる。又、内部セル領域２０には図５に示すようにその
周縁に沿って２本の電源配線２２，２３及び１本の接地
配線２４がループ状に設定されている。Ｉ／Ｏセル領域
１９上にも同様の電源配線及び接地配線（いずれも図示
せず）が設定されている。電源配線２２，２３の本数
は、ライブラリ７に格納されたセルデータに基づき内部
回路部Ｂ１，Ｂ２等の動作電圧に対応して決定される。
尚、ライブラリ７には各電圧レベルに対応する各Ｉ／Ｏ
セルＣ１，Ｃ２も予め格納されている。

【００２４】まずライブラリ７からＩ／ＯセルＣ１，Ｃ
２を読み出し、図３に示すように各電圧レベルに応じた
各Ｉ／ＯセルＣ１，Ｃ２をＩ／Ｏセル領域１９上の適宜
な位置に配置設定する。次に、内部セル領域２０内にお
けるコンバータ回路部Ａ１，Ａ２及び内部回路部Ｂ１，
Ｂ２のレイアウト処理が行われる。以下、図１に示す処
理フローに従って説明する。

【００２５】まず入力部１２ａ，１２ｂで、ライブラリ
７からセルデータを読み出すとともに、レイアウトデー
タベース８から論理回路データ及び外部端子位置情報を
読み出す。セル分類部１３では、読み出したセルデータ
に基づきライブラリ７に登録されたセル群の中からコン
バータ回路部Ａ１，Ａ２を構成する全セル及び内部回路
部Ｂ１，Ｂ２を構成する全セルを抽出して各コンバータ
回路部Ａ１，Ａ２及び内部回路部Ｂ１，Ｂ２とに分類す
る。

【００２６】コンバータ領域決定部１４では、先ずライ
ブラリ７から読み出したセルデータに基づきコンバータ
回路部Ａ１，Ａ２の各セルを低電圧用コンバータ回路部
Ａ１のセルと高電圧用コンバータ回路部Ａ２のセルとに
分類する。従って、この時点でセルの数及びサイズ等で
各低電圧用コンバータ回路部Ａ１及び各高電圧用コンバ
ータ回路部Ａ２の占める大きさが判ることになる。そし
て、各コンバータ回路部Ａ１，Ａ２はレイアウトデータ
ベース８から読み出した外部端子位置情報に基づき図３
に示すように対応するＩ／ＯセルＣ１，Ｃ２の近傍位置
となる内部セル領域２０内のゲートアレイ部２１に自動
で配置設定される。即ち、低電圧用コンバータ回路部Ａ
１が低電圧用Ｉ／ＯセルＣ１の近傍位置となるゲートア
レイ部２１に配置設定され、高電圧用コンバータ回路部
Ａ２が高電圧用Ｉ／ＯセルＣ２の近傍位置となるゲート
アレイ部２１に配置設定される。そして、配置設定され
た各コンバータ回路部Ａ１，Ａ２にそれぞれ同回路部Ａ
１，Ａ２を構成するセルが配置される。必要に応じてマ
ニュアル操作によりコンバータ回路部Ａ１，Ａ２を配置
設定したり、配置設定されたコンバータ回路部Ａ１，Ａ
２の配置変更が行われる。コンバータ回路部Ａ１，Ａ２
の配置設定が完了すると、コンバータ回路部Ａ１，Ａ２
の動作電圧レベル毎の位置情報を領域データ格納部１１
に格納し、内部回路領域決定部１５に移行する。

【００２７】内部回路領域決定部１５では、先ずライブ
ラリ７から読み出したセルデータに基づき内部回路部Ｂ
１，Ｂ２をその動作電圧レベル毎に分類する。即ち、内
部回路部Ｂ１，Ｂ２を構成する全セルを低電圧用内部回
路部Ｂ１のセルと高電圧用内部回路部Ｂ２のセルとに分
類する。そして、論理回路データ及びセルデータに基づ
き互いに近接位置にレイアウトすべき同じ動作電圧レベ
ルの内部回路部Ｂ１，Ｂ２をグループ抽出し、そのグル
ープに属する内部回路部Ｂ１，Ｂ２の各セルのサイズ形
状及び個数からそのグループに属する内部回路部Ｂ１，
Ｂ２を配置するセル配置領域２５，２６のサイズ形状を
決定する。これを抽出された各グループ毎に行う。こう
して内部セル領域２０内に配置設定する低電圧セル配置
領域２５と高電圧セル配置領域２６のサイズ形状及び個
数が決定され、これら全てのセル配置領域２５，２６が
コンバータ回路部Ａ１，Ａ２が配置された残りの内部セ
ル領域２０内に配置可能かどうかチェックする。チェッ
クの結果、セル配置領域２５，２６を内部セル領域２０
内に全て配置しきれない場合には、全てのセル配置領域
２５，２６が内部セル領域２０内に配置可能となるまで
セル配置領域２５，２６の設定をやり直す。こうして動
作電圧レベル毎にセル配置領域２５，２６が決定される
と、領域データ格納部１１からコンバータ回路部Ａ１，
Ａ２の位置情報を読み出し、その位置情報に基づき電圧
レベル毎にセル配置領域２５，２６内に配置するセルと
コンバータ回路部Ａ１，Ａ２との結線密度が調べられ
る。そして、図４に示すように各セル配置領域２５，２
６が当該セル配置領域２５，２６内に配置するセルとの
結線密度の比較的高いコンバータ回路部Ａ１，Ａ２の近
傍にそれぞれ配置設定される。即ち、図４に示すように
低電圧セル配置領域２５はその近くに比較的多くの低電
圧コンバータ回路部Ａ１が存在するように配置設定さ
れ、高電圧セル配置領域２６はその近くに比較的多くの
高電圧コンバータ回路部Ａ２が存在するように配置設定
される。こうして各セル配置領域２５，２６の配置設定
が完了すると、セル配置領域２５，２６の配置情報を領
域データ格納部１１に格納し、削除ＢＣセル配置部１６
に移行する。

【００２８】削除ＢＣセル配置部１６では、内部回路領
域決定部１５において配置設定された各セル配置領域２
５，２６の境界線と対応する位置にあるゲートアレイ部
２１内のベーシックセルＢＣに削除ＢＣセル２９（図４
に太線で、図５に塗り潰しでそれぞれ示す）が配置設定
される。即ち、各セル配置領域２５，２６の境界線と対
応する位置にあるゲートアレイ部２１内のベーシックセ
ルＢＣがチップパターン１８上から削除される。その結
果、各セル配置領域２５，２６はその領域以外の領域と
電気的に遮断された状態となる。又、ベーシックセルＢ
Ｃの削除により各セル配置領域２５，２６の境界線と対
応する位置にベーシックセルＢＣが形成されない空白部
が設定される。その後、電源配線引き込み部１７に移行
する。

【００２９】電源配線引き込み部１７では、削除ＢＣセ
ル２９の配置により各セル配置領域２５，２６の境界線
と対応する位置に設定された空白部に電源配線２２，２
３から延びる２本の引き込み配線３０，３１が設定され
る。ゲートアレイ部２１の長手方向と直交して設定され
た各引き込み配線３０，３１は、それぞれ低電圧用の電
源配線２２及び高電圧用の電源配線２３と接続される。
こうして各セル配置領域２５，２６の配置設定及び引き
込み配線３０、３１の設定が完了すると、これまでの設
定データがレイアウトデータベース８に格納される。以
上で図１に示す処理フローが終了する。

【００３０】その後、領域データ格納部１１からセル配
置領域２５，２６の配置情報を読み出し、その配置情報
に基づき各セル配置領域２５，２６内にそれぞれの領域
サイズを決定したグループに属する各内部回路部Ｂ１，
Ｂ２を構成する各セルをそれぞれ自動で配置設定する。
各セル配置領域２５，２６の領域サイズはその領域内に
配置設定された各内部回路部Ｂ１，Ｂ２の各セルのサイ
ズ形状及び個数から決定されているので、各内部回路部
Ｂ１，Ｂ２を構成する各セルは確実に対応するセル配置
領域２５，２６内に配置される。又、各セル配置領域２
５，２６はその領域内に配置するセルと接続の強いコン
バータ回路部Ａ１，Ａ２の比較的近い領域に設定されて
いるので、コンバータ回路部Ａ１，Ａ２と内部回路部Ｂ
１，Ｂ２とを接続する配線長が平均的に短くなる。その
結果、配線長が長くなることに起因する電圧レベルの損
失等の種々の不具合が防止され、所望する回路特性がほ
ぼ確実に保証される。

【００３１】そして、各内部回路部Ｂ１，Ｂ２と引き出
し配線３０，３１とを電気的に接続するビアが各セル配
置領域２５，２６内に配置設定される。又、内部回路部
Ｂ１，Ｂ２間やコンバータ回路部Ａ１，Ａ２の各セルと
内部回路部Ｂ１，Ｂ２の各セル間等に各種配線が設定さ
れる。こうしてチップパターン１８上に論理回路が作成
される。

【００３２】以上詳述したように本実施例によれば、内
部セル領域２０に配置設定される内部回路部Ｂ１，Ｂ２
を構成する全セルのサイズ形状及び個数に基づき予めセ
ル配置領域２５，２６の領域サイズを決定し、各セル配
置領域２５，２６を内部セル領域２０内の適宜な位置に
配置設定した。そして、各セル配置領域２５，２６の境
界線と対応する位置にあるゲートアレイ部２１内のベー
シックセルＢＣを削除ＢＣセル２９の配置により削除し
て空白部を設定し、その空白部に各セル配置領域２５，
２６への引き込み配線３０，３１を施すようにした。

【００３３】その結果、従来装置のように細分化パター
ンに制約されることなく、内部回路部Ｂ１，Ｂ２を配置
するセル配置領域２５，２６を内部セル領域２０内の所
望する位置に自由に配置設定することができる。そし
て、各セル配置領域２５，２６内にセル配置領域２５，
２６の領域サイズを決定した各内部回路部Ｂ１，Ｂ２を
配置設定することにより、内部回路部Ｂ１，Ｂ２の各セ
ルを内部セル領域２０内に効率良くレイアウトすること
ができる。又、セル配置領域２５，２６は各内部回路部
Ｂ１，Ｂ２を構成する全セルのサイズ形状及び個数に基
づきそのサイズ形状が決められ、しかも全てが内部セル
領域２０内に配置しきれるように設定されているので、
全ての内部回路部Ｂ１，Ｂ２の全セルを確実に内部セル
領域２０内に配置設定することができる。その結果、設
計途中にマスターやパッケージ等の変更を余儀なくされ
ることが防止される。

【００３４】又、コンバータ回路部Ａ１，Ａ２をＩ／Ｏ
セル領域１９でなく内部セル領域２０内に配置する構成
としたので、Ｉ／Ｏセル領域１９にはＩ／ＯセルＣ１，
Ｃ２のみが配置され、Ｉ／Ｏポートの多ピン化が可能と
なる。さらに、各セル配置領域２５，２６をその電圧レ
ベルと同じ電圧レベルのコンバータ回路部Ａ１，Ａ２が
比較的多く近傍に位置するように配置設定する構成とし
たので、コンバータ回路部Ａ１，Ａ２と内部回路部Ｂ
１，Ｂ２とを接続する配線が比較的短くて済む。その結
果、配線長が長くなることに起因する電圧レベルの不安
定化等の種々の不具合が防止され、所望する回路特性を
ほぼ確実に保証することができる。又、論理設計段階に
おいて、内部回路部Ｂ１，Ｂ２のサイズ形状やレイアウ
トを考慮する必要がなくなる。

【００３５】尚、本発明は上記実施例に限定されるもの
ではなく、発明の趣旨を逸脱しない範囲で例えば次のよ
うに変更することができる。 （１）上記実施例では、２つの異なる電圧レベルで動作
する論理回路（セル）を１チップ上に混載する半導体装
置を設計したが、３つ以上の異なる電圧レベルで動作す
る内部回路を１チップ上に混載する半導体装置を設計し
てもよい。

【００３６】（２）上記実施例ではゲートアレイ集積回
路における論理回路のレイアウトに本発明を適用した
が、例えばエンベッデッドアレイ集積回路等のゲートア
レイ集積回路以外の集積回路の設計に本発明を適用して
もよい。

【００３７】（３）本発明をコンバータ回路部Ａ１，Ａ
２がＩ／Ｏセル領域１９に配置設定された半導体装置に
適用してもよい。

【００３８】

【発明の効果】以上詳述したように本発明によれば、１
つのチップ上に異なる電圧レベルで動作する複数の回路
を混載する半導体装置を設計するうえにおいて、内部回
路部を構成するセルを効率良くレイアウトすることがで
きるという優れた効果を奏する。

【図面の簡単な説明】

【図１】一実施例のＣＡＤ装置による処理フロー図であ
る。

【図２】ＣＡＤ装置のシステム構成を示す模式図であ
る。

【図３】チップを示す平面図である。

【図４】チップを示す平面図である。

【図５】チップを示す平面図である。

【図６】論理回路を示す回路図である。

【図７】従来のチップを示す平面図である。

【符号の説明】

１ セル配置領域決定手段、ベーシックセル削除手段、
引き込み配線設定手段、セル配置手段及びコンバータ配
置手段としての中央処理装置（ＣＰＵ） ７ ライブラリ ８ コンバータ配置情報格納部 １１ コンバータ配置位置格納部 １８ チップとしてのチップパターン ２０ 内部セル領域 ２２，２３ 電源配線 ２５，２６ セル配置領域 ２９ 空白部としての削除ＢＣセル ３０，３１ 電源引き込み配線 Ａ１，Ａ２ コンバータ回路部 Ｂ１，Ｂ２ 内部回路部 ＢＣ ベーシックセル

Claims (5)

【特許請求の範囲】
1. 【請求項１】 チップ（１８）の内部セル領域（２０）
   に異なる電圧レベルで動作する複数の内部回路部（Ｂ
   １，Ｂ２）を混載するとともに、前記内部セル領域（２
   ０）の周縁部に前記各内部回路部（Ｂ１，Ｂ２）の動作
   電圧レベルに応じた複数の電源配線（２２，２３）が施
   された半導体装置を設計する半導体設計方法において、 複数の異なる電圧レベルで動作する内部回路部（Ｂ１，
   Ｂ２）を予め論理設計しておき、先ず前記内部回路部
   （Ｂ１，Ｂ２）を電圧レベル毎に分類し、さらに同じ電
   圧レベル同士の前記内部回路部（Ｂ１，Ｂ２）からなる
   グループに組分けし、各グループの各内部回路部（Ｂ
   １，Ｂ２）毎に当該内部回路部（Ｂ１，Ｂ２）を構成す
   るセルを収容可能なセル配置領域（２５，２６）を前記
   内部セル領域（２０）内に設定し、次に設定した前記各
   セル配置領域（２５，２６）の境界位置と対応する位置
   にベーシックセル（ＢＣ）が配置されない空白部（２
   ９）を設定するとともに当該空白部（２９）に前記電源
   配線（２２，２３）から前記各セル配置領域（２５，２
   ６）へ繋がる電源引き込み配線（３０，３１）を施し、
   さらに予め論理設計した前記内部回路部（Ｂ１，Ｂ２）
   を対応する前記セル配置領域（２５，２６）内に配置設
   定することを特徴とする半導体設計方法。
2. 【請求項２】 請求項１に記載の半導体設計方法におい
   て、 前記内部回路部（Ｂ１，Ｂ２）と共にコンバータ回路部
   （Ａ１，Ａ２）を予め動作電圧レベル毎に論理設計して
   おき、先ず各コンバータ回路部（Ａ１，Ａ２）を対応す
   る外部端子近傍の内部セル領域（２０）内に配置設定
   し、次に前記各セル配置領域（２５，２６）を前記コン
   バータ回路部（Ａ１，Ａ２）が配置されなかった前記内
   部セル領域（２０）内に、当該セル配置領域（２５，２
   ６）内に配置するセルとの結線密度の比較的高い前記コ
   ンバータ回路部（Ａ１，Ａ２）の近傍に区画設定するこ
   とを特徴とする半導体設計方法。
3. 【請求項３】 チップ（１８）の内部セル領域（２０）
   に異なる電圧レベルで動作する複数の内部回路部（Ｂ
   １，Ｂ２）を混載するとともに、前記内部セル領域（２
   ０）の周縁部に前記各内部回路部（Ｂ１，Ｂ２）の動作
   電圧レベルに応じた複数の電源配線（２２，２３）が施
   された半導体装置を設計する半導体設計装置において、 予め論理設計され、前記内部セル領域（２０）内に配置
   設定される内部回路部（Ｂ１，Ｂ２）のサイズ形状及び
   動作電圧レベルをセルデータとして格納するライブラリ
   （７）と、 前記ライブラリ（７）に格納された前記セルデータに基
   づき前記内部回路部（Ｂ１，Ｂ２）を構成するセルをグ
   ループに組分けし、その各グループの各内部回路部（Ｂ
   １，Ｂ２）毎に当該内部回路部（Ｂ１，Ｂ２）を構成す
   るセルを収容可能な複数のセル配置領域（２５，２６）
   を区画設定するセル配置領域決定手段（１）と、 前記セル配置領域（２５，２６）の境界位置と対応する
   位置に存在するベーシックセル（ＢＣ）を削除するベー
   シックセル削除手段（１）と、 前記ベーシックセル削除手段（１）によりベーシックセ
   ル跡として形成された空白部（２９）を通して、電圧レ
   ベルが対応するように前記電源配線（２２，２３）から
   前記各セル配置領域（２５，２６）へ電源引き込み配線
   （３０，３１）を施す引き込み配線設定手段（１）と、 前記引き込み配線設定手段（１）により施された前記電
   源引き込み配線（３０，３１）を介して所定電圧が供給
   可能となった前記セル配置領域（２５，２６）内に、当
   該セル配置領域（２５，２６）を設定した前記内部回路
   部（Ｂ１，Ｂ２）のセルを配置設定するセル配置手段
   （１）とを備えたことを特徴とする半導体設計装置。
4. 【請求項４】 請求項３に記載の半導体設計装置におい
   て、 前記ライブラリ（７）に前記セルデータと共にコンバー
   タ回路部（Ａ１，Ａ２）のサイズ形状及び動作電圧レベ
   ルをコンバータセルデータとして格納し、 前記各コンバータ回路部（Ａ１，Ａ２）と対応する外部
   端子の位置情報を外部端子位置情報として格納するコン
   バータ配置情報格納部（８）と、 前記外部端子位置情報に基づき前記コンバータ回路部
   （Ａ１，Ａ２）を前記内部セル領域（２０）内に前記各
   外部端子と対応する近傍位置に配置設定するコンバータ
   配置手段（１）とを備え、 前記セル配置領域決定手段（１）に、前記コンバータ配
   置手段（１）により前記内部セル領域（２０）内に配置
   設定された前記コンバータ回路部（Ａ１，Ａ２）の設定
   領域以外の前記内部セル領域（２０）内に前記セル配置
   領域（２５，２６）を区画設定させるようにしたことを
   特徴とする半導体設計装置。
5. 【請求項５】 請求項３に記載の半導体設計装置におい
   て、 前記内部セル（Ｂ１，Ｂ２）と対応する各コンバータ回
   路部（Ａ１，Ａ２）の動作電圧レベル毎の配置位置情報
   を格納するコンバータ配置位置格納部（１１）を備え、 前記セル配置領域決定手段（１）に、前記コンバータ配
   置位置格納部（１１）に格納された前記配置位置情報に
   基づき前記セル配置領域（２５，２６）を当該セル配置
   領域（２５，２６）内に配置するセルとの結線密度の比
   較的高い前記コンバータ回路部（Ａ１，Ａ２）の近傍に
   区画設定させるようにしたことを特徴とする半導体設計
   装置。