JP2773130B2 - アクティブマトリクス型液晶表示装置の製造方法 - Google Patents
アクティブマトリクス型液晶表示装置の製造方法Info
- Publication number
- JP2773130B2 JP2773130B2 JP6098888A JP6098888A JP2773130B2 JP 2773130 B2 JP2773130 B2 JP 2773130B2 JP 6098888 A JP6098888 A JP 6098888A JP 6098888 A JP6098888 A JP 6098888A JP 2773130 B2 JP2773130 B2 JP 2773130B2
- Authority
- JP
- Japan
- Prior art keywords
- active matrix
- liquid crystal
- electrode line
- display device
- array substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は大容量で高画質の表示の得られるアクティブ
マトリクス型液晶表示装置の製造方法に関する。
マトリクス型液晶表示装置の製造方法に関する。
従来の技術 第３図に、８行X9列のマトリクスが配設されたアクテ
ィブマトリクスアレイ基板上の電気的配線模式図を示
す。第３図において、a1〜a9が列電極線であり、b1〜b8
が行電極線である。これら列電極線a1〜a9と行電極線b1
〜b8の各々の交点に符号c11で代表的に示される薄膜ト
ランジスタ等のスイッチング素子並びにd11で代表的に
示される絵素電極が設置される。以上のような電気配線
を施されたアクティブマトリクスアレイ基板と、主面上
の一部に透明電極が形成された別の対向基板と呼ばれる
基板とを平行対持させ、その間に液晶を封入することに
より液晶表示装置が製造される。
ィブマトリクスアレイ基板上の電気的配線模式図を示
す。第３図において、a1〜a9が列電極線であり、b1〜b8
が行電極線である。これら列電極線a1〜a9と行電極線b1
〜b8の各々の交点に符号c11で代表的に示される薄膜ト
ランジスタ等のスイッチング素子並びにd11で代表的に
示される絵素電極が設置される。以上のような電気配線
を施されたアクティブマトリクスアレイ基板と、主面上
の一部に透明電極が形成された別の対向基板と呼ばれる
基板とを平行対持させ、その間に液晶を封入することに
より液晶表示装置が製造される。
第４図に液晶表示装置の製造工程フロー図を示す。即
ち、アクティブマトリクスアレイ基板製造工程（１）が
完了後、断線やショート等の不良に関する電気検査工程
（２）が入り、次に対向基板とアクティブマトリクスア
レイ基板とを貼合わせ液晶を挟持させるパネル組立工程
（３）を行う。パネル組立工程（３）完了後、画像検査
工程（４）を行い、次に救済工程（５）、出荷検査
（６）を経て出荷される。とくに断線不良のものについ
ては救済工程（５）において、その断線が補償される。
ち、アクティブマトリクスアレイ基板製造工程（１）が
完了後、断線やショート等の不良に関する電気検査工程
（２）が入り、次に対向基板とアクティブマトリクスア
レイ基板とを貼合わせ液晶を挟持させるパネル組立工程
（３）を行う。パネル組立工程（３）完了後、画像検査
工程（４）を行い、次に救済工程（５）、出荷検査
（６）を経て出荷される。とくに断線不良のものについ
ては救済工程（５）において、その断線が補償される。
ところが、上述したようなアレイ基板製造工程（１）
やパネル組立工程（３）および救済工程（４）等の表示
装置の製造工程においては、静電気が発生する機会が多
く、アレイ基板の取扱時や移載に際して特定の行電極線
または列電極線に、静電気の充・放電が生じる。静電気
の充・放電が生じた特定の行電極線または列電極線に接
続された薄膜トランジスタ等のスイッチング素子は、静
電気の充放電の生じなかった他の行電極線または列電極
線との間の静電気による大きな電位差により本来の性能
が劣化してしまうことが多かった。特に、アクティブマ
トリクスアレイ基板と対向基板とに液晶配向処理を施し
た後に貼合わせて、偏向板を封口するというパネル組立
工程（３）において、アレイ基板が静電気で破壊される
ことが多かった。
やパネル組立工程（３）および救済工程（４）等の表示
装置の製造工程においては、静電気が発生する機会が多
く、アレイ基板の取扱時や移載に際して特定の行電極線
または列電極線に、静電気の充・放電が生じる。静電気
の充・放電が生じた特定の行電極線または列電極線に接
続された薄膜トランジスタ等のスイッチング素子は、静
電気の充放電の生じなかった他の行電極線または列電極
線との間の静電気による大きな電位差により本来の性能
が劣化してしまうことが多かった。特に、アクティブマ
トリクスアレイ基板と対向基板とに液晶配向処理を施し
た後に貼合わせて、偏向板を封口するというパネル組立
工程（３）において、アレイ基板が静電気で破壊される
ことが多かった。
このために、特開昭60−209780号公報や特公昭61−12
268号公報において第５図に示す構成が示されている。
即ち、行電極線a1〜a9と列電極線b1〜b8を導電部材A1,A
2,B1,B2,C,D,E,Fに於てそれぞれ電気的に短絡させるこ
とにより、行電極線と列電極線間に静電的電圧が印加さ
れないようにして、アクティブマトリクスアレイ基板の
静電気による破壊を防いでいた。しかし、このような静
電対策パターンでは行電極線と列電極線に別々の信号を
印加することが出来ないので、トランジスターの特性検
査やショート不良検査及び画像検査等の検査がこのまま
では不可能であり、例えば第４図に示すように静電対策
パターンを最高３回の形成−除去を繰り返す必要があっ
た。
268号公報において第５図に示す構成が示されている。
即ち、行電極線a1〜a9と列電極線b1〜b8を導電部材A1,A
2,B1,B2,C,D,E,Fに於てそれぞれ電気的に短絡させるこ
とにより、行電極線と列電極線間に静電的電圧が印加さ
れないようにして、アクティブマトリクスアレイ基板の
静電気による破壊を防いでいた。しかし、このような静
電対策パターンでは行電極線と列電極線に別々の信号を
印加することが出来ないので、トランジスターの特性検
査やショート不良検査及び画像検査等の検査がこのまま
では不可能であり、例えば第４図に示すように静電対策
パターンを最高３回の形成−除去を繰り返す必要があっ
た。
このため、更に第６図に示したように行電極線a1〜a9
と列電極線b1〜b8を、行または列を各々独立に導電部材
A1、A2、B1、B2により短絡させることによっても同様な
効果が得られることを本出願人は既に提案している。上
記提案は行電極線、列電極線各々の１本当りの固有の容
量をそれぞれCa、Cbとしたとき、行電極線群の導電部材
A1、A2で短絡されたものの容量は８×Caであり、列電極
線群の導電部材B1,B2で短絡されたものの容量は９×Cb
とし、１本のときに比べて各々の電極線の本数倍大きな
容量とすることにより、静電気でアレイ基板が破壊され
ることを低減するものである。この構成の場合、アレイ
検査工程の段階において、行電極線及び列電極線が導電
部材A1またはA2、導電部材B1またはB2によって電気的に
短絡されているので、導電部材A1またはA2、導電部材B1
またはB2の１箇所に信号を印加することにより、アレイ
基板上の行電極線・列電極線間の短絡不良の検査が出来
る。また、パネル組立後の画像検査工程においても、導
電部材A1またはA2、B1またはB2各々に液晶表示装置を動
作させるのに近い信号印加することによって、模擬的に
画像検査が行える。上記のように静電気対策パターンを
有したままでほとんどの検査が行えるものである。
と列電極線b1〜b8を、行または列を各々独立に導電部材
A1、A2、B1、B2により短絡させることによっても同様な
効果が得られることを本出願人は既に提案している。上
記提案は行電極線、列電極線各々の１本当りの固有の容
量をそれぞれCa、Cbとしたとき、行電極線群の導電部材
A1、A2で短絡されたものの容量は８×Caであり、列電極
線群の導電部材B1,B2で短絡されたものの容量は９×Cb
とし、１本のときに比べて各々の電極線の本数倍大きな
容量とすることにより、静電気でアレイ基板が破壊され
ることを低減するものである。この構成の場合、アレイ
検査工程の段階において、行電極線及び列電極線が導電
部材A1またはA2、導電部材B1またはB2によって電気的に
短絡されているので、導電部材A1またはA2、導電部材B1
またはB2の１箇所に信号を印加することにより、アレイ
基板上の行電極線・列電極線間の短絡不良の検査が出来
る。また、パネル組立後の画像検査工程においても、導
電部材A1またはA2、B1またはB2各々に液晶表示装置を動
作させるのに近い信号印加することによって、模擬的に
画像検査が行える。上記のように静電気対策パターンを
有したままでほとんどの検査が行えるものである。
発明が解決しようとする課題 然るに、第６図にて示したごときアクティブマトリク
ス型液晶表示装置の製造工程において、静電気対策効果
を大きくするためには、導電部材A1、A2、B1、B2の電気
抵抗を大きく下げることが必要であり、導電部材A1、A
2、B1、B2の幅を広げることとなる。この結果、各種検
査終了後前記静電対策パターンを除去するには、静電対
策パターンの形成工程の位置が課題となる。静電対策パ
ターンをアレイ基板の製造後形成する場合は問題ない
が、静電対策パターン用材料の蒸着、フォトリソグラフ
の工程等の工程増が発生する。一方アレイ基板の製造
中、例えば薄膜トランジスターのゲート材料により静電
対策パターン形成する場合の工程増はない。静電対策パ
ターンを除去するため絶縁膜の窓開けは行電極線あるい
列電極線沿いに静電対策パターンの幅だけ開けられる。
例えば第７図に示すように行電極線a1〜a8と静電対策パ
ターンである導電部材A1をゲート材料、例えばCrで同時
に形成し窓開けw1〜w7を行う。同図において符号a1〜a
8、A1は第６図と同一である。例えば画像検査最終後に
おいて窓開けw1〜w7のCrのエッチングを行い、行電極線
の電気的短絡を分離する。しかし、Cr等の材料は高湿雰
囲気中にて通電する電界腐食と呼ばれる現象があり、前
記のような窓開け構造に置いてはエッチングによりCrを
除去するのでCrが窓開け部の長い範囲にわたって大気に
触れるため通電によりCr電極線の断線が発生するという
問題点を有していた。
ス型液晶表示装置の製造工程において、静電気対策効果
を大きくするためには、導電部材A1、A2、B1、B2の電気
抵抗を大きく下げることが必要であり、導電部材A1、A
2、B1、B2の幅を広げることとなる。この結果、各種検
査終了後前記静電対策パターンを除去するには、静電対
策パターンの形成工程の位置が課題となる。静電対策パ
ターンをアレイ基板の製造後形成する場合は問題ない
が、静電対策パターン用材料の蒸着、フォトリソグラフ
の工程等の工程増が発生する。一方アレイ基板の製造
中、例えば薄膜トランジスターのゲート材料により静電
対策パターン形成する場合の工程増はない。静電対策パ
ターンを除去するため絶縁膜の窓開けは行電極線あるい
列電極線沿いに静電対策パターンの幅だけ開けられる。
例えば第７図に示すように行電極線a1〜a8と静電対策パ
ターンである導電部材A1をゲート材料、例えばCrで同時
に形成し窓開けw1〜w7を行う。同図において符号a1〜a
8、A1は第６図と同一である。例えば画像検査最終後に
おいて窓開けw1〜w7のCrのエッチングを行い、行電極線
の電気的短絡を分離する。しかし、Cr等の材料は高湿雰
囲気中にて通電する電界腐食と呼ばれる現象があり、前
記のような窓開け構造に置いてはエッチングによりCrを
除去するのでCrが窓開け部の長い範囲にわたって大気に
触れるため通電によりCr電極線の断線が発生するという
問題点を有していた。
本発明は以上のような欠点を除去したものであり、電
界腐食による電極線の断線がなく、しかも工程の増加の
ない静電対策を施したアクティブマトリクス型液晶表示
装置の製造方法を提供するものである。
界腐食による電極線の断線がなく、しかも工程の増加の
ない静電対策を施したアクティブマトリクス型液晶表示
装置の製造方法を提供するものである。
課題を解決するための手段 上記目的を達成するために本発明のアクティブマトリ
クス型液晶表示装置の製造方法は、行電極線と列電極線
との交点にスイッチング素子及び絵素電極とを有するア
クティブマトリクスアレイ基板と、少なくとも一部に透
明電極を有する対向基板と、これらの基板間に挟持され
た液晶とからなるアクティブマトリクス型液晶表示装置
において、前記アクティブマトリクスアレイ基板の製造
工程で、短絡電極線を接続電極線を介して前記行電極線
または前記列電極線のどちらか一方または両方を整数本
毎の列は列どうし、行は行どうし、互いに電気的に並列
に接続し、その後にアクティブマトリクスアレイ基板と
前記対向基板とを貼合わせ、液晶を挟持させた後に、前
記接続電極線の一部を食刻により除去し、前記行電極線
あるいは列電極線間の電気的短絡を切り放すものであ
る。
クス型液晶表示装置の製造方法は、行電極線と列電極線
との交点にスイッチング素子及び絵素電極とを有するア
クティブマトリクスアレイ基板と、少なくとも一部に透
明電極を有する対向基板と、これらの基板間に挟持され
た液晶とからなるアクティブマトリクス型液晶表示装置
において、前記アクティブマトリクスアレイ基板の製造
工程で、短絡電極線を接続電極線を介して前記行電極線
または前記列電極線のどちらか一方または両方を整数本
毎の列は列どうし、行は行どうし、互いに電気的に並列
に接続し、その後にアクティブマトリクスアレイ基板と
前記対向基板とを貼合わせ、液晶を挟持させた後に、前
記接続電極線の一部を食刻により除去し、前記行電極線
あるいは列電極線間の電気的短絡を切り放すものであ
る。
作用 以上のような本発明のアクテブマトリクス型液晶表示
装置の製造方法によれば、短絡電極線と行電極線、列電
極線を完全に構造上分離し、両者を接続電極線により電
気的に接続しており、電気的短絡の分離を接続電極線の
一部をエッチングにより除去することにより実現する。
従って、表示装置の駆動時、行電極線、列電極線に通電
されるけれども、接続電極線は電流経路とならず等電位
となるため電界腐食がなく、行電極線、列電極線の断線
を防ぐことが出来る。
装置の製造方法によれば、短絡電極線と行電極線、列電
極線を完全に構造上分離し、両者を接続電極線により電
気的に接続しており、電気的短絡の分離を接続電極線の
一部をエッチングにより除去することにより実現する。
従って、表示装置の駆動時、行電極線、列電極線に通電
されるけれども、接続電極線は電流経路とならず等電位
となるため電界腐食がなく、行電極線、列電極線の断線
を防ぐことが出来る。
実施例 以下、添付図面を参照して本発明によるアクテブマト
リクス型液晶表示装置の製造方法の実施例を説明する。
第１図は本発明によるアクテブマトリクスアレイ基板の
１実施例を示す電気的模式図である。８行９列のマトリ
クスの場合を示し、a1〜a9が列電極線であり、b1〜b8が
行電極線である。また、各々の交点c11で代表的に示さ
れる薄膜トランジタ等のスイッチング素子並びにd11で
代表的に示される絵素電極が設置される。
リクス型液晶表示装置の製造方法の実施例を説明する。
第１図は本発明によるアクテブマトリクスアレイ基板の
１実施例を示す電気的模式図である。８行９列のマトリ
クスの場合を示し、a1〜a9が列電極線であり、b1〜b8が
行電極線である。また、各々の交点c11で代表的に示さ
れる薄膜トランジタ等のスイッチング素子並びにd11で
代表的に示される絵素電極が設置される。
そして、アクティブマトリクスアレイ基板の製作中
に、低電気抵抗を有する例えばA1からなる短絡電極線X
1、X2、Y1、Y2に例えばCrからなる接続電極線p11〜p8
1、p12〜p82、q11〜q91、q12〜q92を介して行電極線a1
〜a8、列電極線b1〜b9をそれぞれ電気的に並列に短絡さ
せ、その後に対向基板と貼合わせ、液晶を挟持させた後
に、接続電極線p11〜p81、p12〜p82、q11〜q91、q12〜q
92の一部を食刻により除去し、行電極線a1〜a8および列
電極線b1〜b9間の電気的短絡を切り放すものである。
に、低電気抵抗を有する例えばA1からなる短絡電極線X
1、X2、Y1、Y2に例えばCrからなる接続電極線p11〜p8
1、p12〜p82、q11〜q91、q12〜q92を介して行電極線a1
〜a8、列電極線b1〜b9をそれぞれ電気的に並列に短絡さ
せ、その後に対向基板と貼合わせ、液晶を挟持させた後
に、接続電極線p11〜p81、p12〜p82、q11〜q91、q12〜q
92の一部を食刻により除去し、行電極線a1〜a8および列
電極線b1〜b9間の電気的短絡を切り放すものである。
第２図は第１図の要部の電気的模式図を拡大して示す
もので、前記構成を具体的に示している。アクティブマ
トリクスアレイ基板の周辺部の行電極線a1、a2、接続電
極線p11、p12を例えばCrを用いてゲートパターン形成時
に同時に形成し、絶縁膜、半導体層を積層し、半導体層
の島化を行い、窓開け工程時に接続電極線p11、p12上に
窓w11、w12、w21、w22を形成する。次に例えばA1を用い
てソースパターンと同時に短絡電極線X1を形成しアレイ
基板製造工程が終ると同時に静電対策パターンが形成す
る。なお窓w11〜w22のうちのw12,w22は短絡電極線X1と
接続電極線p11、p21を電気的に結合させるためのコンタ
クト窓であり、w11,w21は接続電極線p11,p21をエッチン
グにより断線させるための窓である。
もので、前記構成を具体的に示している。アクティブマ
トリクスアレイ基板の周辺部の行電極線a1、a2、接続電
極線p11、p12を例えばCrを用いてゲートパターン形成時
に同時に形成し、絶縁膜、半導体層を積層し、半導体層
の島化を行い、窓開け工程時に接続電極線p11、p12上に
窓w11、w12、w21、w22を形成する。次に例えばA1を用い
てソースパターンと同時に短絡電極線X1を形成しアレイ
基板製造工程が終ると同時に静電対策パターンが形成す
る。なお窓w11〜w22のうちのw12,w22は短絡電極線X1と
接続電極線p11、p21を電気的に結合させるためのコンタ
クト窓であり、w11,w21は接続電極線p11,p21をエッチン
グにより断線させるための窓である。
次に電気検査工程において、短絡電極線X1あるいはX2
と、Y1あるいはY2間にそれぞれ電圧を印加し行電極線と
列電極線間のショート検査を行う。更に画像検査工程に
おいて、短絡電極線X1またはX2、Y1またはY2各々に液晶
表示装置を動作させる映像信号に擬似する信号を印加す
ることによって、模擬的に画像検査が行える。上記のよ
うに静電気対策パターンを有したままでほとんどの検査
が行えるものである。そして、救済工程の後、行電極線
と列電極線の短絡部分の分離を接続電極線p11、p21の窓
w1、w21部のCrのエッチングによる除去により行い液晶
パネルが出来上がる。
と、Y1あるいはY2間にそれぞれ電圧を印加し行電極線と
列電極線間のショート検査を行う。更に画像検査工程に
おいて、短絡電極線X1またはX2、Y1またはY2各々に液晶
表示装置を動作させる映像信号に擬似する信号を印加す
ることによって、模擬的に画像検査が行える。上記のよ
うに静電気対策パターンを有したままでほとんどの検査
が行えるものである。そして、救済工程の後、行電極線
と列電極線の短絡部分の分離を接続電極線p11、p21の窓
w1、w21部のCrのエッチングによる除去により行い液晶
パネルが出来上がる。
液晶パネル完成後は、第２図から解るように液晶パネ
ルの動作時に行電極線a1は電流経路となっているけれど
も、行電極線a1に接続している接続電極線は電流経路と
ならないため電界腐食が発生せず、したがって行電極線
a1が電界腐食により断線不良の発生が生じない。
ルの動作時に行電極線a1は電流経路となっているけれど
も、行電極線a1に接続している接続電極線は電流経路と
ならないため電界腐食が発生せず、したがって行電極線
a1が電界腐食により断線不良の発生が生じない。
発明の効果 本発明のアクティブマトリクス型液晶表示装置の製造
方法によれば、静電対策パターンを行電極線あるいは列
電極線と短絡電極線とを静電電極線を用いてアレイ製造
工程中に行と列とを別々に並列に短絡するように形成し
ているために、パネル組立や画像検査等のハンドリング
時における静電気に対してアレイ基板を保護すると共
に、その状態でアレイ基板および表示パネル特性の測定
が可能であり、検査後のエッチングにより接続電極線に
よる短絡を分離することにより表示パネルが完成され
る。その際電界腐食による断線の発生のない信頼性高い
ものである。従って、本発明によれば、工程の増加なく
低価格で且つ信頼性が高いアクティブマトリクス型液晶
表示装置を提供出来るという効果を有している。
方法によれば、静電対策パターンを行電極線あるいは列
電極線と短絡電極線とを静電電極線を用いてアレイ製造
工程中に行と列とを別々に並列に短絡するように形成し
ているために、パネル組立や画像検査等のハンドリング
時における静電気に対してアレイ基板を保護すると共
に、その状態でアレイ基板および表示パネル特性の測定
が可能であり、検査後のエッチングにより接続電極線に
よる短絡を分離することにより表示パネルが完成され
る。その際電界腐食による断線の発生のない信頼性高い
ものである。従って、本発明によれば、工程の増加なく
低価格で且つ信頼性が高いアクティブマトリクス型液晶
表示装置を提供出来るという効果を有している。
第１図及び第２図は本発明により形成されたアクティブ
マトリクスアレイ基板の１実施例を示す模式図と同要部
拡大平面図、第３図は従来のアクティブマトリクスアレ
イ基板の模式図、第４図は液晶表示装置の製造工程フロ
ー図、第５図および第６図は第２、３の従来例のアクテ
ィブマトリクスアレイ基板の模式図、第７図は第３の従
来例のアクティブマトリクスアレイ基板の要部拡大平面
図である。 a1〜a8……行電極線、b1〜b9……列電極線、X1、X2、Y
1、Y2……短絡電極線、p11〜p81、p12〜p82、q11〜q9
1、q12〜q92……接続電極線、c11……薄膜トランジスタ
ー、d11……絵素電極、w11、w21、w12、w22……窓。
マトリクスアレイ基板の１実施例を示す模式図と同要部
拡大平面図、第３図は従来のアクティブマトリクスアレ
イ基板の模式図、第４図は液晶表示装置の製造工程フロ
ー図、第５図および第６図は第２、３の従来例のアクテ
ィブマトリクスアレイ基板の模式図、第７図は第３の従
来例のアクティブマトリクスアレイ基板の要部拡大平面
図である。 a1〜a8……行電極線、b1〜b9……列電極線、X1、X2、Y
1、Y2……短絡電極線、p11〜p81、p12〜p82、q11〜q9
1、q12〜q92……接続電極線、c11……薄膜トランジスタ
ー、d11……絵素電極、w11、w21、w12、w22……窓。
Claims (1)
- 【請求項１】行電極線と列電極線との交点に配設された
スイッチング素子及び絵素電極を有するアクティブマト
リクスアレイ基板と、少なくとも一部に透明電極を有す
る対向基板と、これらの基板間に挟持された液晶とから
なるアクテブマトリクス型液晶表示装置において、前記
アクティブマトリクスアレイ基板の製造工程で、短絡電
極線を接続電極線を介して前記行電極線または前記列電
極のどちらか一方または両方を整数本毎の列は列どう
し、行は行どうし、互いに電気的に並列に接続し、その
後にアクティブマトリクスアレイ基板と、前記対向基板
とを貼合わせ、液晶を挟持させた後に、前記接続電極線
の一部を食刻により除去し、前記行電極線あるいは列電
極線間の電気的短絡を切り放すことを特徴とするアクテ
ィブマトリクス型液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6098888A JP2773130B2 (ja) | 1988-03-15 | 1988-03-15 | アクティブマトリクス型液晶表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6098888A JP2773130B2 (ja) | 1988-03-15 | 1988-03-15 | アクティブマトリクス型液晶表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01233425A JPH01233425A (ja) | 1989-09-19 |
| JP2773130B2 true JP2773130B2 (ja) | 1998-07-09 |
Family
ID=13158324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6098888A Expired - Lifetime JP2773130B2 (ja) | 1988-03-15 | 1988-03-15 | アクティブマトリクス型液晶表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2773130B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE41873E1 (en) | 1997-05-12 | 2010-10-26 | Samsung Electronics Co., Ltd. | Multiple testing bars for testing liquid crystal display and method thereof |
| US6734925B1 (en) | 1998-12-07 | 2004-05-11 | Samsung Electronics Co., Ltd. | Multiple testing bars for testing liquid crystal display and method thereof |
| US8310262B2 (en) | 1997-12-05 | 2012-11-13 | Samsung Electronics Co., Ltd. | Multiple testing bars for testing liquid crystal display and method thereof |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0782165B2 (ja) * | 1984-08-16 | 1995-09-06 | セイコーエプソン株式会社 | 液晶表示装置の製造方法 |
| JP2796623B2 (ja) * | 1986-02-27 | 1998-09-10 | セイコーインスツルメンツ株式会社 | 液晶表示装置 |
-
1988
- 1988-03-15 JP JP6098888A patent/JP2773130B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01233425A (ja) | 1989-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11288007A (ja) | 液晶表示装置及びその製造方法 | |
| JPH09101530A (ja) | アクティブマトリクス型液晶表示パネル及びアクティブマトリクス型液晶表示装置 | |
| JP2655638B2 (ja) | 薄膜能動素子基板 | |
| JP3270361B2 (ja) | 薄膜トランジスタアレイ及びその製造方法 | |
| JPH09160073A (ja) | 液晶表示装置 | |
| EP0605176B1 (en) | An active matrix type liquid crystal display panel and a method for producing the same | |
| JP2773130B2 (ja) | アクティブマトリクス型液晶表示装置の製造方法 | |
| JP3847419B2 (ja) | 液晶表示装置 | |
| JPS63106788A (ja) | アクテイブマトリツクス駆動型装置の製造方法 | |
| JP2650780B2 (ja) | アクティブマトリクス基板 | |
| JP2583891B2 (ja) | アクテイブマトリクス表示装置の製造方法 | |
| JP3231410B2 (ja) | 薄膜トランジスタアレイ及びその製造方法 | |
| JPH03171034A (ja) | 液晶表示装置及びその製造方法 | |
| JPH05273595A (ja) | 電気光学装置 | |
| JPS62133478A (ja) | アクテイブマトリツクス形表示装置 | |
| JPS63316084A (ja) | 薄膜能動素子アレイの製造方法 | |
| JP2723517B2 (ja) | 検査用アクティブマトリクスアレー基板及びアクティブマトリクス表示装置の製造方法 | |
| JP2000098426A (ja) | アクティブマトリクス基板およびこの基板を用いた液晶表示装置 | |
| JPH11174970A (ja) | 薄膜デバイス | |
| JP2687967B2 (ja) | 液晶表示装置 | |
| JP3272137B2 (ja) | 液晶表示装置 | |
| JPH09113562A (ja) | 液晶マトリックス表示パネルの検査方法 | |
| JP3202804B2 (ja) | 液晶表示装置の製法 | |
| JPS61121080A (ja) | 薄膜トランジスタアレイの製造方法 | |
| JPH03296727A (ja) | 液晶表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |