JP2723517B2 - 検査用アクティブマトリクスアレー基板及びアクティブマトリクス表示装置の製造方法 - Google Patents
検査用アクティブマトリクスアレー基板及びアクティブマトリクス表示装置の製造方法Info
- Publication number
- JP2723517B2 JP2723517B2 JP62124519A JP12451987A JP2723517B2 JP 2723517 B2 JP2723517 B2 JP 2723517B2 JP 62124519 A JP62124519 A JP 62124519A JP 12451987 A JP12451987 A JP 12451987A JP 2723517 B2 JP2723517 B2 JP 2723517B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode lines
- active matrix
- array substrate
- inspection
- short
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
Landscapes
- Physics & Mathematics (AREA)
- Liquid Crystal (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、検査用アクティブマトリクスアレー基板、
及び大容量で高画質な表示が得られる、アクティブマト
リクス型の表示装置の製造方法に関する。 従来の技術 第３図は、アクティブマトリクスアレー基板上の電気
的配線摸式図の一例を示し、９行８列のマトリクスの場
合を示す。第３図において、a1〜a9は行電極線であり、
b1〜b8は列電極線である。また、それぞれの交点にc11
で代表的に示される薄膜トランジスタなどのスイッチン
グ素子ならびにd11で代表的に示される絵素電極が設置
される。このような電気配線を施されたアクティブマト
リクスアレー基板と、主面上の少なくとも一部に透明電
極が形成された別の対向基板とを平行対峙させ、その間
に液晶を封入することにより液晶表示装置が製造され
る。 第４図は液晶表示装置の一般的な製造工程のフロー図
を示す。第４図において、アレー基板製造工程１が完了
後、断線やショートなどの不良に関する断線・ショート
検査工程２が入り、次に対向基板とアレー基板をはり合
せて液晶を挟持させるパネル組立工程３を行なう。パネ
ル組立工程３完了後、画像の検査工程４が入り、不良の
ものは救済工程５後、出荷検査工程６を行なって出荷さ
れる。 発明が解決しようとする問題点 しかるに、上述したごとき液晶表示装置の製造工程に
おいては、アレー基板製造工程１、パネル組立工程３お
よび不良パネル救済工程５などにおいて静電気が発生る
ことが多く、アレー基板のハンドリングや移載に際して
特定の行電極線または列電極腺に静電気の充放電が生じ
る。静電気の充放電の生じた特定の行電極線または列電
極線に接続された薄膜トランジスタなどのスイッング素
子は、静電気の充放電が生じなかった他の行電極線また
は列電極線との間の静電気による大きな電位差に晒さ
れ、本来の性能が劣化してしまうことが多かった、特
に、アクティブマトリクスアレー基板と対向基板とに液
晶配向処理をした後に、貼合せて液晶を注入し、偏向板
を貼付するというパネル組立工程３において、アレー基
板が静電気で破壊されることが多かった。 そこで第５図に示すように、行電極線a1〜a9と列電極
線b1〜b8を導電部材A1，A2，B1，B2,C,D,E,Fによりすべ
て電気的に短絡させることにより、行と列の間に静電的
電圧が印加されないようにして、アレー基板の静電気に
よる破壊を防いでいた。 しかし、このような静電対策パターンでは、行と列に
別々の信号を載せることができないので、このままでは
トランジスタの特性検査や断線・ショート検査および画
像検査などの検査が不可能であり、第４図に示すように
静電対策パターンは製造工程、組立工程、救済工程にお
いて必要に応じて最高３回の形成−除去を繰り返えす必
要があった。 本発明は上記問題点を解決するもので、静電対策パタ
ーンの形成−除去の回数を減らすことのできる検査用ア
クティブマトリクスアレー基板及びアクティブマトリク
ス表示装置の製造方法を提供することを目的とするもの
である。 問題点を解決するための手段 上記問題点を解決するために本発明は、複数本の行電
極線と、この行電極線と交差する複数本の列電極線とを
基板上に形成し、前記行電極線と前記列電極線との交点
にスイッチング素子および絵素電極を具備し、前記行電
極線と前記列電極線の少なくとも一方の一端または両端
を、行は行どうし、列は列どうしを互いに電気的に並列
に直接または所定の抵抗体を介して短絡し、かつ前記行
どうしの短絡と前記列どうしの短絡とを開放した検査用
アクティブマトリクスアレー基板、 及び 複数本の行電極線、この行電極線と交差する複数本の
列電極線、および前記行電極線と列電極線との交点にス
イッチング素子および絵素電極を有するアクティブマト
リクスアレー基板と、少なくとも一部に透明電極を有す
る対向基板と、それらの基板間に挟持された液晶とから
なるアクティブマトリクス表示装置の製造方法であっ
て、前記アクティブマトリクスアレー基板の作製中また
は作製が終了した後に、前記行電極線と列電極線の少な
くとも一方の一端または両端を行は行どうし、列は列ど
うしを互いに電気的に並列に直接または所定の抵抗体を
介して短絡し、かつ前記行どうしの短絡と前記列どうし
の短絡とは開放して検査用アクティブマトリクスアレー
基板を得、その後に前記対向基板と前記検査用アクティ
ブマトリクスアレー基板とを貼り合わせて液晶を挟持さ
せ、所定検査後に前記電気的短絡を切り離すアクティブ
マトリクス表示装置の製造方法である。 作用 上記構成により、アレー基板の各電極線の形成と同時
にまたはアレー基板完成後に行電極線および列電極線の
それぞれが電気的に並列に短絡されているため、パネル
組立や画像検査その他のハンドリング時に静電気による
破壊を防ぐことが可能であり、かつ、その状態でもアレ
ー基板および表示パネルの特性の測定が可能であり、静
電対策パターンの形成−除去の回数を従来のものより低
減でき、コストの低減が可能となる。 実施例 以下本発明の一実施例を図面に基づいて説明する。 第１図は本発明製造の一実施例におけるアクティブマ
トリクス表示装置の検査用アクティブマトリクスアレー
基板の概略平面図である。第１図において、アクティブ
マトリクスアレー基板製造中または製造を完了した後
に、複数の行電極線a1〜a9と、複数の列電極線b1〜b8の
両方をそれぞれ行は行どうし、列は列どうしを導電部材
A1，A2およびB1，B2を用いて電気的に並列に短絡し、そ
の後に第２図のフロー図に示すようにパネルの組立工程
３を行ない、不良パネル救済工程５のあとで最終的に導
電部材A1，A2およびB1，B2を除去することにより、a1〜
a9およびb1〜b7の複数本の行および列電極線を切り離
す。なお、第１図では、行電極線a1〜a9と導電部材A1，
A2とを、また列電極線b1〜b2と導電部材B1，B2とを直接
接続する短絡方法を示したが、本発明で言う短絡はこの
ような直接短絡する方法に限定されるものではなく、例
えば行電極線a1〜a2と導電部材A1及び列電極線b1〜b2と
導電部材B1のみ所定の抵抗値を有する抵抗体を介して接
続することも可能で、要するに電気的に並列に短絡すれ
ば本発明の作用及び効果は達成でき、短絡の手段は問わ
ない。 このように行電極線a1〜a9および列電極線b1〜b8をそ
れぞれ並列に短絡することによって、行電極線、列電極
線の各々の電極線の固有の容量をCa,Cbとし行電極線を
数をｍおよび列電極線の数をｎとした場合、行電極線群
の容量mCaおよび列電極線群の容量nCbと大きな容量にす
ることができ、静電気の影響を低減して静電気でアレー
基板が破壊されることを低減するものである。 つまり、静電気の充放電を行または列電極のそれぞれ
切り離された状態で特定の電極線において生じた場合
は、静電気の電荷量をＱとすると、行および列電極線に
生じる電位はそれぞれ Va＝Q/Ca ……（１） Vb＝Q/Cb ……（２） となる。一方、それぞれの電極線が並列に短絡された場
合は、行および列電極に生じる電位は、静電気の電荷が
全体に分散され、それぞれ Va′＝Q/mCa ……（３） Vb′＝Q/nCb ……（４） となり、静電気に対するアレー基板への影響が行・列電
極線において、行・列電極線の数の逆数だけ低減された
ものとなる。 一方、パネル組立工程３のうちの画像検査工程４にお
いても、導電部材A1またはA2，B1またはB2のそれぞれに
液晶表示装置を動作させるのに近い信号を印加すること
によって、摸擬的に画像検査が行なえるため、パネルの
選別を行なった後より表示装置として組立てるまでのハ
ンドリング時に発生する静電気による破壊を防止するこ
とができる。 さらに、アレー電気検査の段階において、行電極線お
よび列電極線が、導電部材A1またはA2，B1またはB2によ
って電気的に短絡されているので導電部材A1またはA2，
B1またはB2の一箇所に信号を印加することにより、検査
用アクティブマトリクスアレー基板上の行・列間の短絡
不良やその他の検査が行えるため、アレー検査自身も簡
略化できる。 このように、第２図に示すパネル製造工程において、
静電対策パターンを有したままほとんどの検査が行える
ため、静電対策パターンの形成−除去を１回または２回
で済ませることができ、従来のものの３回に比べて製造
工程を非常に簡略化できる。たとえば、第２図におい
て、（イ）または（ロ）の工程を用いることが可能とな
り、静電対策パターンの形成・除去の回数を低減させる
ことができる格別の効果を得ることができる。 なお、第１図においては、行電極線および列電極線の
両方をその両端で並列に電気的に短絡する場合を説明し
たが、これは効果を最大限に発揮するためには最良の例
である。しかし、第１図の例に限定されるものではな
く、他の例として第１図におけるA1のみ、またはB1の
み、あるいはA1とB1など静電気による破壊に対し影響を
受けやすい電極線のみまたは電極線の一端または両端に
電気的に並列に直接または所定の抵抗体を介して短絡を
施すことによっても効果を期待できる。 発明の効果 以上のように、本発明のアクティブマトリクス表示装
置の製造方法によれば、アレー基板の各電極線の形成と
同時にまたはアレー基板完成後に行電極線および列電極
線のそれぞれが電気的に並列に直接または所定の抵抗体
を介して短絡されるため、パネル組立や画像検査その他
のハンドリング時に静電気による破壊を防ぐことが可能
であり、かつ、その状態でもアレー基板および表示パネ
ルの特性の測定が可能である。したがって、静電対策パ
ターンの形成−除去の回数を減らすことができ、コスト
の低減が可能となる。
及び大容量で高画質な表示が得られる、アクティブマト
リクス型の表示装置の製造方法に関する。 従来の技術 第３図は、アクティブマトリクスアレー基板上の電気
的配線摸式図の一例を示し、９行８列のマトリクスの場
合を示す。第３図において、a1〜a9は行電極線であり、
b1〜b8は列電極線である。また、それぞれの交点にc11
で代表的に示される薄膜トランジスタなどのスイッチン
グ素子ならびにd11で代表的に示される絵素電極が設置
される。このような電気配線を施されたアクティブマト
リクスアレー基板と、主面上の少なくとも一部に透明電
極が形成された別の対向基板とを平行対峙させ、その間
に液晶を封入することにより液晶表示装置が製造され
る。 第４図は液晶表示装置の一般的な製造工程のフロー図
を示す。第４図において、アレー基板製造工程１が完了
後、断線やショートなどの不良に関する断線・ショート
検査工程２が入り、次に対向基板とアレー基板をはり合
せて液晶を挟持させるパネル組立工程３を行なう。パネ
ル組立工程３完了後、画像の検査工程４が入り、不良の
ものは救済工程５後、出荷検査工程６を行なって出荷さ
れる。 発明が解決しようとする問題点 しかるに、上述したごとき液晶表示装置の製造工程に
おいては、アレー基板製造工程１、パネル組立工程３お
よび不良パネル救済工程５などにおいて静電気が発生る
ことが多く、アレー基板のハンドリングや移載に際して
特定の行電極線または列電極腺に静電気の充放電が生じ
る。静電気の充放電の生じた特定の行電極線または列電
極線に接続された薄膜トランジスタなどのスイッング素
子は、静電気の充放電が生じなかった他の行電極線また
は列電極線との間の静電気による大きな電位差に晒さ
れ、本来の性能が劣化してしまうことが多かった、特
に、アクティブマトリクスアレー基板と対向基板とに液
晶配向処理をした後に、貼合せて液晶を注入し、偏向板
を貼付するというパネル組立工程３において、アレー基
板が静電気で破壊されることが多かった。 そこで第５図に示すように、行電極線a1〜a9と列電極
線b1〜b8を導電部材A1，A2，B1，B2,C,D,E,Fによりすべ
て電気的に短絡させることにより、行と列の間に静電的
電圧が印加されないようにして、アレー基板の静電気に
よる破壊を防いでいた。 しかし、このような静電対策パターンでは、行と列に
別々の信号を載せることができないので、このままでは
トランジスタの特性検査や断線・ショート検査および画
像検査などの検査が不可能であり、第４図に示すように
静電対策パターンは製造工程、組立工程、救済工程にお
いて必要に応じて最高３回の形成−除去を繰り返えす必
要があった。 本発明は上記問題点を解決するもので、静電対策パタ
ーンの形成−除去の回数を減らすことのできる検査用ア
クティブマトリクスアレー基板及びアクティブマトリク
ス表示装置の製造方法を提供することを目的とするもの
である。 問題点を解決するための手段 上記問題点を解決するために本発明は、複数本の行電
極線と、この行電極線と交差する複数本の列電極線とを
基板上に形成し、前記行電極線と前記列電極線との交点
にスイッチング素子および絵素電極を具備し、前記行電
極線と前記列電極線の少なくとも一方の一端または両端
を、行は行どうし、列は列どうしを互いに電気的に並列
に直接または所定の抵抗体を介して短絡し、かつ前記行
どうしの短絡と前記列どうしの短絡とを開放した検査用
アクティブマトリクスアレー基板、 及び 複数本の行電極線、この行電極線と交差する複数本の
列電極線、および前記行電極線と列電極線との交点にス
イッチング素子および絵素電極を有するアクティブマト
リクスアレー基板と、少なくとも一部に透明電極を有す
る対向基板と、それらの基板間に挟持された液晶とから
なるアクティブマトリクス表示装置の製造方法であっ
て、前記アクティブマトリクスアレー基板の作製中また
は作製が終了した後に、前記行電極線と列電極線の少な
くとも一方の一端または両端を行は行どうし、列は列ど
うしを互いに電気的に並列に直接または所定の抵抗体を
介して短絡し、かつ前記行どうしの短絡と前記列どうし
の短絡とは開放して検査用アクティブマトリクスアレー
基板を得、その後に前記対向基板と前記検査用アクティ
ブマトリクスアレー基板とを貼り合わせて液晶を挟持さ
せ、所定検査後に前記電気的短絡を切り離すアクティブ
マトリクス表示装置の製造方法である。 作用 上記構成により、アレー基板の各電極線の形成と同時
にまたはアレー基板完成後に行電極線および列電極線の
それぞれが電気的に並列に短絡されているため、パネル
組立や画像検査その他のハンドリング時に静電気による
破壊を防ぐことが可能であり、かつ、その状態でもアレ
ー基板および表示パネルの特性の測定が可能であり、静
電対策パターンの形成−除去の回数を従来のものより低
減でき、コストの低減が可能となる。 実施例 以下本発明の一実施例を図面に基づいて説明する。 第１図は本発明製造の一実施例におけるアクティブマ
トリクス表示装置の検査用アクティブマトリクスアレー
基板の概略平面図である。第１図において、アクティブ
マトリクスアレー基板製造中または製造を完了した後
に、複数の行電極線a1〜a9と、複数の列電極線b1〜b8の
両方をそれぞれ行は行どうし、列は列どうしを導電部材
A1，A2およびB1，B2を用いて電気的に並列に短絡し、そ
の後に第２図のフロー図に示すようにパネルの組立工程
３を行ない、不良パネル救済工程５のあとで最終的に導
電部材A1，A2およびB1，B2を除去することにより、a1〜
a9およびb1〜b7の複数本の行および列電極線を切り離
す。なお、第１図では、行電極線a1〜a9と導電部材A1，
A2とを、また列電極線b1〜b2と導電部材B1，B2とを直接
接続する短絡方法を示したが、本発明で言う短絡はこの
ような直接短絡する方法に限定されるものではなく、例
えば行電極線a1〜a2と導電部材A1及び列電極線b1〜b2と
導電部材B1のみ所定の抵抗値を有する抵抗体を介して接
続することも可能で、要するに電気的に並列に短絡すれ
ば本発明の作用及び効果は達成でき、短絡の手段は問わ
ない。 このように行電極線a1〜a9および列電極線b1〜b8をそ
れぞれ並列に短絡することによって、行電極線、列電極
線の各々の電極線の固有の容量をCa,Cbとし行電極線を
数をｍおよび列電極線の数をｎとした場合、行電極線群
の容量mCaおよび列電極線群の容量nCbと大きな容量にす
ることができ、静電気の影響を低減して静電気でアレー
基板が破壊されることを低減するものである。 つまり、静電気の充放電を行または列電極のそれぞれ
切り離された状態で特定の電極線において生じた場合
は、静電気の電荷量をＱとすると、行および列電極線に
生じる電位はそれぞれ Va＝Q/Ca ……（１） Vb＝Q/Cb ……（２） となる。一方、それぞれの電極線が並列に短絡された場
合は、行および列電極に生じる電位は、静電気の電荷が
全体に分散され、それぞれ Va′＝Q/mCa ……（３） Vb′＝Q/nCb ……（４） となり、静電気に対するアレー基板への影響が行・列電
極線において、行・列電極線の数の逆数だけ低減された
ものとなる。 一方、パネル組立工程３のうちの画像検査工程４にお
いても、導電部材A1またはA2，B1またはB2のそれぞれに
液晶表示装置を動作させるのに近い信号を印加すること
によって、摸擬的に画像検査が行なえるため、パネルの
選別を行なった後より表示装置として組立てるまでのハ
ンドリング時に発生する静電気による破壊を防止するこ
とができる。 さらに、アレー電気検査の段階において、行電極線お
よび列電極線が、導電部材A1またはA2，B1またはB2によ
って電気的に短絡されているので導電部材A1またはA2，
B1またはB2の一箇所に信号を印加することにより、検査
用アクティブマトリクスアレー基板上の行・列間の短絡
不良やその他の検査が行えるため、アレー検査自身も簡
略化できる。 このように、第２図に示すパネル製造工程において、
静電対策パターンを有したままほとんどの検査が行える
ため、静電対策パターンの形成−除去を１回または２回
で済ませることができ、従来のものの３回に比べて製造
工程を非常に簡略化できる。たとえば、第２図におい
て、（イ）または（ロ）の工程を用いることが可能とな
り、静電対策パターンの形成・除去の回数を低減させる
ことができる格別の効果を得ることができる。 なお、第１図においては、行電極線および列電極線の
両方をその両端で並列に電気的に短絡する場合を説明し
たが、これは効果を最大限に発揮するためには最良の例
である。しかし、第１図の例に限定されるものではな
く、他の例として第１図におけるA1のみ、またはB1の
み、あるいはA1とB1など静電気による破壊に対し影響を
受けやすい電極線のみまたは電極線の一端または両端に
電気的に並列に直接または所定の抵抗体を介して短絡を
施すことによっても効果を期待できる。 発明の効果 以上のように、本発明のアクティブマトリクス表示装
置の製造方法によれば、アレー基板の各電極線の形成と
同時にまたはアレー基板完成後に行電極線および列電極
線のそれぞれが電気的に並列に直接または所定の抵抗体
を介して短絡されるため、パネル組立や画像検査その他
のハンドリング時に静電気による破壊を防ぐことが可能
であり、かつ、その状態でもアレー基板および表示パネ
ルの特性の測定が可能である。したがって、静電対策パ
ターンの形成−除去の回数を減らすことができ、コスト
の低減が可能となる。
【図面の簡単な説明】
第１図は本発明の製造方法の一実施例におけるアクティ
ブマトリクス表示装置の検査用アクティブマトリクスア
レー基板の概略平面図、第２図は同マトリクスアレー基
板の製造工程を示すフロー図、第３図はマトリクスアレ
ー基板の構成を示す概略平面図、第４図は従来のマトリ
クスアレー基板の製造工程を示すフロー図、第５図は従
来の製造方法における検査用アクティブマトリクスアレ
ー基板の概略平面図である。 a1〜a3…行電極線、b1〜b8…列電極線、c11…スイッチ
ング素子、d11…絵素電極、A1，A2，B1，B2…導電部
材。
ブマトリクス表示装置の検査用アクティブマトリクスア
レー基板の概略平面図、第２図は同マトリクスアレー基
板の製造工程を示すフロー図、第３図はマトリクスアレ
ー基板の構成を示す概略平面図、第４図は従来のマトリ
クスアレー基板の製造工程を示すフロー図、第５図は従
来の製造方法における検査用アクティブマトリクスアレ
ー基板の概略平面図である。 a1〜a3…行電極線、b1〜b8…列電極線、c11…スイッチ
ング素子、d11…絵素電極、A1，A2，B1，B2…導電部
材。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 川端 宏和
門真市大字門真1006番地 松下電器産業
株式会社内
(56)参考文献 特開 昭58−95383（ＪＰ，Ａ)
特開 昭61−48978（ＪＰ，Ａ)
特開 昭62−198826（ＪＰ，Ａ)
Claims (1)
- (57)【特許請求の範囲】 １．複数本の行電極線と、この行電極線と交差する複数
本の列電極線とを基板上に形成し、前記行電極線と前記
列電極線との交点にスイッチング素子および絵素電極を
具備し、前記行電極線と前記列電極線の少なくとも一方
の一端または両端を、行は行どうし、列は列どうしを互
いに電気的に並列に直接または所定の抵抗体を介して短
絡し、かつ前記行どうしの短絡と前記列どうしの短絡と
を開放したことを特徴とする検査用アクティブマトリク
スアレー基板。 ２．複数本の行電極線、この行電極線と交差する複数本
の列電極線、および前記行電極線と列電極線との交点に
スイッチング素子および絵素電極を有するアクティブマ
トリクスアレー基板と、少なくとも一部に透明電極を有
する対向基板と、それらの基板間に挟持された液晶とか
らなるアクティブマトリクス表示装置の製造方法であっ
て、前記アクティブマトリクスアレー基板の作製中また
は作製が終了した後に、前記行電極線と列電極線の少な
くとも一方の一端または両端を行は行どうし、列は列ど
うしを互いに電気的に並列に直接または所定の抵抗体を
介して短絡し、かつ前記行どうしの短絡と前記列どうし
の短絡とは開放して検査用アクティブマトリクスアレー
基板を得、その後に前記対向基板と前記検査用アクティ
ブマトリクスアレー基板とを貼り合わせて液晶を挟持さ
せ、所定検査後に前記電気的短絡を切り離すアクティブ
マトリクス表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62124519A JP2723517B2 (ja) | 1987-05-20 | 1987-05-20 | 検査用アクティブマトリクスアレー基板及びアクティブマトリクス表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62124519A JP2723517B2 (ja) | 1987-05-20 | 1987-05-20 | 検査用アクティブマトリクスアレー基板及びアクティブマトリクス表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63287826A JPS63287826A (ja) | 1988-11-24 |
| JP2723517B2 true JP2723517B2 (ja) | 1998-03-09 |
Family
ID=14887489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62124519A Expired - Lifetime JP2723517B2 (ja) | 1987-05-20 | 1987-05-20 | 検査用アクティブマトリクスアレー基板及びアクティブマトリクス表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2723517B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5895383A (ja) * | 1981-11-30 | 1983-06-06 | 株式会社東芝 | マトリクス形表示装置 |
| JPH0782165B2 (ja) * | 1984-08-16 | 1995-09-06 | セイコーエプソン株式会社 | 液晶表示装置の製造方法 |
-
1987
- 1987-05-20 JP JP62124519A patent/JP2723517B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63287826A (ja) | 1988-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2610328B2 (ja) | 液晶表示素子の製造方法 | |
| JP2780543B2 (ja) | 液晶表示基板及び液晶表示装置 | |
| US6211534B1 (en) | Thin film transistor array and method for fabricating the same | |
| JPH02137828A (ja) | 電気光学装置の入力保護装置 | |
| JP3241981B2 (ja) | 液晶表示装置 | |
| EP0605176B1 (en) | An active matrix type liquid crystal display panel and a method for producing the same | |
| JP2583891B2 (ja) | アクテイブマトリクス表示装置の製造方法 | |
| JPH09304465A (ja) | 液晶表示パネル | |
| JP2723517B2 (ja) | 検査用アクティブマトリクスアレー基板及びアクティブマトリクス表示装置の製造方法 | |
| EP0504792B1 (en) | Liquid crystal display device | |
| JP3031300B2 (ja) | 液晶表示装置の製造方法 | |
| JPH05341246A (ja) | マトリクス型表示素子の製造方法 | |
| JP2796623B2 (ja) | 液晶表示装置 | |
| JP2773130B2 (ja) | アクティブマトリクス型液晶表示装置の製造方法 | |
| JPH01303416A (ja) | マトリクス型表示装置 | |
| JPH04225317A (ja) | アクティブマトリックス液晶表示素子 | |
| JPH05333370A (ja) | アクティブマトリクス型液晶表示素子 | |
| JPH05273595A (ja) | 電気光学装置 | |
| JP3162526B2 (ja) | アクティブマトリクス型液晶表示素子の製造方法 | |
| JPH11109887A (ja) | 液晶表示パネル及びその製造方法 | |
| JPH05142578A (ja) | 液晶表示装置 | |
| JP3162347B2 (ja) | マトリクス型表示装置用マトリクス基板 | |
| JP2687967B2 (ja) | 液晶表示装置 | |
| JPH0711641B2 (ja) | アクティブマトリックス基板 | |
| JP2917656B2 (ja) | マトリクス型表示装置用マトリクス基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071128 Year of fee payment: 10 |