JP2917656B2 - マトリクス型表示装置用マトリクス基板 - Google Patents
マトリクス型表示装置用マトリクス基板Info
- Publication number
- JP2917656B2 JP2917656B2 JP7372092A JP7372092A JP2917656B2 JP 2917656 B2 JP2917656 B2 JP 2917656B2 JP 7372092 A JP7372092 A JP 7372092A JP 7372092 A JP7372092 A JP 7372092A JP 2917656 B2 JP2917656 B2 JP 2917656B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode lines
- matrix
- row electrode
- outer conductor
- electrode line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、液晶テレビ等に使用
されるマトリクス型表示装置用マトリクス基板に関する
ものである。
されるマトリクス型表示装置用マトリクス基板に関する
ものである。
【０００２】
【従来の技術】マトリクス型表示装置は、通常２枚の対
向する基板によって液晶などの表示材料が挟持され、基
板の少なくとも一方にはマトリクス状に配列した透明性
導電膜から成る画素電極が設けられており、これらの画
素電極に選択的に電圧が印加されるように画素電極毎に
トランジスタなどのスイッチング素子が設けられてい
る。このようなマトリクス型表示装置は、大別すると、
一方の基板に画素電極やスイッチング素子などを設ける
ためのマトリクス基板製造工程と、このマトリクス基板
と他方の対向基板とによって液晶などの表示材料を挟持
してマトリクス表示パネルを製造するパネル製造工程
と、このマトリクス表示パネルを駆動するための外部回
路を接続する周辺実装工程とを経て製造される。
向する基板によって液晶などの表示材料が挟持され、基
板の少なくとも一方にはマトリクス状に配列した透明性
導電膜から成る画素電極が設けられており、これらの画
素電極に選択的に電圧が印加されるように画素電極毎に
トランジスタなどのスイッチング素子が設けられてい
る。このようなマトリクス型表示装置は、大別すると、
一方の基板に画素電極やスイッチング素子などを設ける
ためのマトリクス基板製造工程と、このマトリクス基板
と他方の対向基板とによって液晶などの表示材料を挟持
してマトリクス表示パネルを製造するパネル製造工程
と、このマトリクス表示パネルを駆動するための外部回
路を接続する周辺実装工程とを経て製造される。
【０００３】図５は、例えば特開昭５８−１１６５７３
号公報に示された、マトリクス基板製造工程で製造され
るマトリクス基板の構成図であり、図において、１はマ
トリクス基板全体を示し、２は絶縁性基板、３は絶縁性
基板上に、行方向の配列をなすように形成された複数の
行電極線、４は行電極線３と絶縁膜を介して交差するよ
うに形成された複数の列電極線、５はこれら交差部に形
成され、行電極線３と列電極線４に接続された複数のス
イッチング素子、６は外部から駆動信号を供給する接続
端子で、行電極線３および列電極線４の端部の一方に設
けられている。７は行電極線３および列電極線４の外周
に設けられた外周導体で、すべての電極線３，４の両端
が接続されている。
号公報に示された、マトリクス基板製造工程で製造され
るマトリクス基板の構成図であり、図において、１はマ
トリクス基板全体を示し、２は絶縁性基板、３は絶縁性
基板上に、行方向の配列をなすように形成された複数の
行電極線、４は行電極線３と絶縁膜を介して交差するよ
うに形成された複数の列電極線、５はこれら交差部に形
成され、行電極線３と列電極線４に接続された複数のス
イッチング素子、６は外部から駆動信号を供給する接続
端子で、行電極線３および列電極線４の端部の一方に設
けられている。７は行電極線３および列電極線４の外周
に設けられた外周導体で、すべての電極線３，４の両端
が接続されている。
【０００４】上記のように構成され、製造されたマトリ
クス基板１は、別途製造された対向基板とともにパネル
製造工程に供給される。パネル製造工程において、まず
マトリクス基板１の表面のラビングを行ない、この面を
配向処理する。この時、ラビングによって静電気が発生
し、この静電気によりスイッチング素子５の破壊あるい
は特性劣化の問題が生じるが、このマトリクス基板１は
上記問題を防止する手段を講じたもので、絶縁性基板２
の外周に設けた外周導体７に行電極線３および列電極線
４のすべてを接続して短絡状態となし、静電気に曝され
た時にマトリクス基板１内は常に同電位に保たれるよう
にしてスイッチング素子５の破壊あるいは特性劣化が防
止される。
クス基板１は、別途製造された対向基板とともにパネル
製造工程に供給される。パネル製造工程において、まず
マトリクス基板１の表面のラビングを行ない、この面を
配向処理する。この時、ラビングによって静電気が発生
し、この静電気によりスイッチング素子５の破壊あるい
は特性劣化の問題が生じるが、このマトリクス基板１は
上記問題を防止する手段を講じたもので、絶縁性基板２
の外周に設けた外周導体７に行電極線３および列電極線
４のすべてを接続して短絡状態となし、静電気に曝され
た時にマトリクス基板１内は常に同電位に保たれるよう
にしてスイッチング素子５の破壊あるいは特性劣化が防
止される。
【０００５】このようにラビングされたマトリクス基板
１は、別途ラビングされた対向基板と平行に対立させ、
両者の間に液晶を封入して組み立てられ、マトリクス表
示パネルが出来上る。その後、マトリクス表示パネルは
その構成要素であるマトリクス基板１の外周導体７を切
途して行電極線３および列電極線４の全ての端部を開路
となし、接続端子６と他端の間の導通を測って断線ある
いは短絡を検査する。この検出結果にもとづいて、良品
は周辺実装工程に供給され、このマトリクス表示パネル
を駆動するための外部回路が接続端子６に接続されてマ
トリクス型表示装置が完成される。
１は、別途ラビングされた対向基板と平行に対立させ、
両者の間に液晶を封入して組み立てられ、マトリクス表
示パネルが出来上る。その後、マトリクス表示パネルは
その構成要素であるマトリクス基板１の外周導体７を切
途して行電極線３および列電極線４の全ての端部を開路
となし、接続端子６と他端の間の導通を測って断線ある
いは短絡を検査する。この検出結果にもとづいて、良品
は周辺実装工程に供給され、このマトリクス表示パネル
を駆動するための外部回路が接続端子６に接続されてマ
トリクス型表示装置が完成される。
【０００６】
【発明が解決しようとする課題】上記のような従来のマ
トリクス型表示装置におけるマトリクス基板では、すべ
ての行電極線３および列電極線４は両端が外周導体７を
介して導通しているので、行電極線３または列電極線４
が途中で断線していても電気的導通によって断線を検出
することができず、パネル製造工程において、外周導体
７を切除するまで断線を発見することができなかった。
このため断線のあるマトリクス基板までパネル製造工程
に供給することになり、このことが製造コストの低減を
困難にしていた。この問題を解決するため、マトリクス
基板１の構成を例えば図６に示すように、行電極線３お
よび列電極線４の一端のみを外周導体７に接続し他端を
開路とすることが考えられるが、この場合、パネル製造
工程中の静電気放電によって開路となった他端付近のス
イッチング素子５が破壊または特性劣化する。この破壊
または特性劣化の問題を等価回路を用いて説明する。
トリクス型表示装置におけるマトリクス基板では、すべ
ての行電極線３および列電極線４は両端が外周導体７を
介して導通しているので、行電極線３または列電極線４
が途中で断線していても電気的導通によって断線を検出
することができず、パネル製造工程において、外周導体
７を切除するまで断線を発見することができなかった。
このため断線のあるマトリクス基板までパネル製造工程
に供給することになり、このことが製造コストの低減を
困難にしていた。この問題を解決するため、マトリクス
基板１の構成を例えば図６に示すように、行電極線３お
よび列電極線４の一端のみを外周導体７に接続し他端を
開路とすることが考えられるが、この場合、パネル製造
工程中の静電気放電によって開路となった他端付近のス
イッチング素子５が破壊または特性劣化する。この破壊
または特性劣化の問題を等価回路を用いて説明する。
【０００７】図７は、図６に示した行電極線３のうちの
１本に注目した等価回路である。図において、31は行電
極線３の１画素当りの抵抗で３Ω程度、41は列電極線４
の１画素の抵抗で４Ω程度、51は外周導体７の１画素当
りの抵抗で0.1 Ω程度、８は行電極線３と列電極線４の
交差点で形成される容量とスイッチング素子５の電極間
に存在する寄生容量を合成した容量で0.1 pF程度、6aは
行電極線３の開路端の端子、5aは開路端の端子6aに最も
近い距離にあるスイッチング素子である。
１本に注目した等価回路である。図において、31は行電
極線３の１画素当りの抵抗で３Ω程度、41は列電極線４
の１画素の抵抗で４Ω程度、51は外周導体７の１画素当
りの抵抗で0.1 Ω程度、８は行電極線３と列電極線４の
交差点で形成される容量とスイッチング素子５の電極間
に存在する寄生容量を合成した容量で0.1 pF程度、6aは
行電極線３の開路端の端子、5aは開路端の端子6aに最も
近い距離にあるスイッチング素子である。
【０００８】次に上記等価回路において、行電極線３に
１本当り２０００個の画素を有する場合、すなわち表示
サイズが１０インチのマトリクス型表示装置に相当する
場合に、開路端の端子６ａに静電気放電が発生してスイ
ッチング素子５ａの電極間に印加される電圧を計算した
結果を図８に示す。図は静電気放電試験規格（ＭＩＬ−
ＳＴＤ−８８３Ｃ）に定められた方法に従って１００ｐ
Ｆの容量に充電電圧１ＫＶで蓄えた電荷を１５００Ωの
抵抗を介して開路端の端子６ａに放電した場合について
計算し、その結果、スイッチング素子５ａが電極間に印
加される電圧はピーク値で４００Ｖにもなり、スイッチ
ング素子５ａが特性劣化するしきい値５０Ｖを越えるこ
とが判明した。この結果が示すように行電極線３および
列電極線４のすべの一端を外周導体７に接続しただけで
は静電気放電によるスイッチング素子５の破壊あるいは
特性劣化の問題を解決することはできない。また、他の
解決策として、断線検査後に外周導体７を形成してすべ
ての行電極線３および列電極線４の両端を短絡し、この
状態でラビングする方法が提案されているが、すべての
電極線を短絡することは容易でなく、外周導体７に接続
されずに残った行電極線３または列電極線４上のスイッ
チング素子５に、静電気放電による破壊あるいは特性劣
化が発生する可能性がある。
１本当り２０００個の画素を有する場合、すなわち表示
サイズが１０インチのマトリクス型表示装置に相当する
場合に、開路端の端子６ａに静電気放電が発生してスイ
ッチング素子５ａの電極間に印加される電圧を計算した
結果を図８に示す。図は静電気放電試験規格（ＭＩＬ−
ＳＴＤ−８８３Ｃ）に定められた方法に従って１００ｐ
Ｆの容量に充電電圧１ＫＶで蓄えた電荷を１５００Ωの
抵抗を介して開路端の端子６ａに放電した場合について
計算し、その結果、スイッチング素子５ａが電極間に印
加される電圧はピーク値で４００Ｖにもなり、スイッチ
ング素子５ａが特性劣化するしきい値５０Ｖを越えるこ
とが判明した。この結果が示すように行電極線３および
列電極線４のすべの一端を外周導体７に接続しただけで
は静電気放電によるスイッチング素子５の破壊あるいは
特性劣化の問題を解決することはできない。また、他の
解決策として、断線検査後に外周導体７を形成してすべ
ての行電極線３および列電極線４の両端を短絡し、この
状態でラビングする方法が提案されているが、すべての
電極線を短絡することは容易でなく、外周導体７に接続
されずに残った行電極線３または列電極線４上のスイッ
チング素子５に、静電気放電による破壊あるいは特性劣
化が発生する可能性がある。
【０００９】この発明は、上記のような問題点を解決す
るためになされたものであり、絶縁性基板に形成した電
極線の断線検査をパネル製造工程に移行する前に実施可
能で、且つパネル製造工程中に静電気放電によるスイッ
チング素子の破壊あるいは特性劣化が生じることのない
マトリクス基板をパネル製造工程に供給して、歩留り低
下の防止が可能なマトリクス型表示装置を提供すること
を目的としている。
るためになされたものであり、絶縁性基板に形成した電
極線の断線検査をパネル製造工程に移行する前に実施可
能で、且つパネル製造工程中に静電気放電によるスイッ
チング素子の破壊あるいは特性劣化が生じることのない
マトリクス基板をパネル製造工程に供給して、歩留り低
下の防止が可能なマトリクス型表示装置を提供すること
を目的としている。
【００１０】
【課題を解決するための手段】本発明に係るマトリクス
型表示装置用マトリクス基板は、絶縁性基板と、この絶
縁性基板上に配設された複数本の行電極線と、この行電
極線に絶縁層を介して交差して配設された複数本の列電
極線と、上記行電極線と該列電極線の交差部に設けられ
た複数のスイッチング素子と、上記行電極線と上記列電
極線の外周に設けられ、上記行電極線の一端および上記
列電極線の一端に接続されるとともに、これらの電極線
の他端と間隙を介してこの他端を囲むように設けられた
外周導体を備えたことを特徴とするものである。また、
本発明に係る別のマトリクス型表示装置用マトリクス基
板は、絶縁性基板、この絶縁性基板上に配設された複数
の行電極線、この行電極線に絶縁層を介して交差して配
設された複数の列電極線、上記行電極線と該列電極線の
交差部に設けられた複数のスイッチング素子、上記行電
極線および上記列電極線の外周に設けられ、上記行電極
線の一端および上記列電極線の一端に接続されるととも
に、これらの電極線の他端を絶縁層を介して載置するよ
うに設けられた外周導体を備えたことを特徴とするもの
である。
型表示装置用マトリクス基板は、絶縁性基板と、この絶
縁性基板上に配設された複数本の行電極線と、この行電
極線に絶縁層を介して交差して配設された複数本の列電
極線と、上記行電極線と該列電極線の交差部に設けられ
た複数のスイッチング素子と、上記行電極線と上記列電
極線の外周に設けられ、上記行電極線の一端および上記
列電極線の一端に接続されるとともに、これらの電極線
の他端と間隙を介してこの他端を囲むように設けられた
外周導体を備えたことを特徴とするものである。また、
本発明に係る別のマトリクス型表示装置用マトリクス基
板は、絶縁性基板、この絶縁性基板上に配設された複数
の行電極線、この行電極線に絶縁層を介して交差して配
設された複数の列電極線、上記行電極線と該列電極線の
交差部に設けられた複数のスイッチング素子、上記行電
極線および上記列電極線の外周に設けられ、上記行電極
線の一端および上記列電極線の一端に接続されるととも
に、これらの電極線の他端を絶縁層を介して載置するよ
うに設けられた外周導体を備えたことを特徴とするもの
である。
【００１１】
【作用】上記のように構成されたマトリクス型表示装置
のマトリクス基板は、マトリクス基板製造工程の後、外
周導体に間隙を介して、外周導体に近接する端子あるい
は外周導体に絶縁層を介して載置して外周導体に近接す
る端子と、この端子に接続した電極線の他端との間の導
通を調べて断線を検査し、この検査結果にもとづいて良
好なものはパネル製造工程に供給する。パネル製造工程
に供給されたマトリクス基板は静電気に曝された時、上
記のように、外周導体に近接して設けられた端子のみな
らずこの端子と近接する外周導体にも放電が発生し、こ
の端子付近に設けられたスイッチング素子の電極間に印
加される電圧が緩和され、スイッチング素子の破壊ある
いは特性劣化が防止される。
のマトリクス基板は、マトリクス基板製造工程の後、外
周導体に間隙を介して、外周導体に近接する端子あるい
は外周導体に絶縁層を介して載置して外周導体に近接す
る端子と、この端子に接続した電極線の他端との間の導
通を調べて断線を検査し、この検査結果にもとづいて良
好なものはパネル製造工程に供給する。パネル製造工程
に供給されたマトリクス基板は静電気に曝された時、上
記のように、外周導体に近接して設けられた端子のみな
らずこの端子と近接する外周導体にも放電が発生し、こ
の端子付近に設けられたスイッチング素子の電極間に印
加される電圧が緩和され、スイッチング素子の破壊ある
いは特性劣化が防止される。
【００１２】
【実施例】実施例１． 図１はこの発明の一実施例によるマトリクス基板を示す
構成図である。図において、１はマトリクス基板全体を
示し、２は絶縁性基板、３はこの絶縁性基板２に行方向
に配置された複数の行電極線、４は行電極線３と絶縁膜
を介して交差して配置された列電極線、５はそれぞれの
電極線３，４の交差部に設けられ、行電極線３および列
電極線４に接続された複数のスイッチング素子、６は外
部から電気信号を供給するための接続端子、７はすべて
の電極線３，４の外周に配置された外周導体であって、
すべての行電極線３および列電極線４の一端がこの外周
導体７に接続されている。９は行電極線３および列電極
線４の他端に形成された端子で、外周導体７と間隙を介
し上記外周導体７に囲まれ、外周導体に近接して設けら
れている。
構成図である。図において、１はマトリクス基板全体を
示し、２は絶縁性基板、３はこの絶縁性基板２に行方向
に配置された複数の行電極線、４は行電極線３と絶縁膜
を介して交差して配置された列電極線、５はそれぞれの
電極線３，４の交差部に設けられ、行電極線３および列
電極線４に接続された複数のスイッチング素子、６は外
部から電気信号を供給するための接続端子、７はすべて
の電極線３，４の外周に配置された外周導体であって、
すべての行電極線３および列電極線４の一端がこの外周
導体７に接続されている。９は行電極線３および列電極
線４の他端に形成された端子で、外周導体７と間隙を介
し上記外周導体７に囲まれ、外周導体に近接して設けら
れている。
【００１３】前記のように構成されたマトリクス基板に
おいて、静電気放電が端子９で発生した時、電荷は端子
９のみならず上記のように端子９と近接した外周導体７
にも注入されるのでスイッチング素子５の電極間に高電
圧が印加されることはない。スイッチング素子５の電極
間に印加される電圧を求めると、100 pFの容量に１KV充
電して1500Ωの抵抗を介して端子９に放電した時に図４
に示すようになり、ピーク値は50Ｖ以下となってスイッ
チング素子５が破壊あるいは特性劣化することはない。
また、端子９と外周導体７との間の電気的導通を測って
行電極線３および列電極線４の断線が検査される。な
お、本実施例では外周導体７に切り込みを形成し、この
切り込みの中へ端子９を上記外周導体７と間隙を介して
設置することにより、外周導体７に端子９を近接させて
構成したが、図２に示すように端子９を単に外周導体７
に並行に間隙を介して対向するように設けるように近接
させて構成しても同様の効果を奏する。
おいて、静電気放電が端子９で発生した時、電荷は端子
９のみならず上記のように端子９と近接した外周導体７
にも注入されるのでスイッチング素子５の電極間に高電
圧が印加されることはない。スイッチング素子５の電極
間に印加される電圧を求めると、100 pFの容量に１KV充
電して1500Ωの抵抗を介して端子９に放電した時に図４
に示すようになり、ピーク値は50Ｖ以下となってスイッ
チング素子５が破壊あるいは特性劣化することはない。
また、端子９と外周導体７との間の電気的導通を測って
行電極線３および列電極線４の断線が検査される。な
お、本実施例では外周導体７に切り込みを形成し、この
切り込みの中へ端子９を上記外周導体７と間隙を介して
設置することにより、外周導体７に端子９を近接させて
構成したが、図２に示すように端子９を単に外周導体７
に並行に間隙を介して対向するように設けるように近接
させて構成しても同様の効果を奏する。
【００１４】実施例２．本実施例 では図３に示すように端子９を絶縁層10を介し
て外周導体７上に載置し、端子９を外周導体７に近接配
置するように構成した。この場合、絶縁層10によって絶
縁された端子９と外周導体７の間の電気的導通を測って
行電極線３および列電極線４の断線を検査し、また端子
９で静電気放電が発生した時、端子９と外周導体７の間
の絶縁層10によって形成された容量によってスイッチン
グ素子５の電極間に印加される電圧を十分緩和させるこ
とができる。
て外周導体７上に載置し、端子９を外周導体７に近接配
置するように構成した。この場合、絶縁層10によって絶
縁された端子９と外周導体７の間の電気的導通を測って
行電極線３および列電極線４の断線を検査し、また端子
９で静電気放電が発生した時、端子９と外周導体７の間
の絶縁層10によって形成された容量によってスイッチン
グ素子５の電極間に印加される電圧を十分緩和させるこ
とができる。
【００１５】
【発明の効果】この発明は、以上説明したように構成さ
れているので、外周導体と接していない端子に検査信号
を供給して電極線の断線を検査することができ、また外
周導体と接していない端子で静電放電が発生してもスイ
ッチング素子の電極間に印加される電圧は十分緩和され
てスイッチング素子の破壊または特性劣化を防止するこ
とができる。
れているので、外周導体と接していない端子に検査信号
を供給して電極線の断線を検査することができ、また外
周導体と接していない端子で静電放電が発生してもスイ
ッチング素子の電極間に印加される電圧は十分緩和され
てスイッチング素子の破壊または特性劣化を防止するこ
とができる。
【図１】この発明の一実施例によるマトリクス基板を示
す構成図である。
す構成図である。
【図２】この発明の一実施例の他の実施態様を示す部分
図である。
図である。
【図３】この発明の第２の実施例によるマトリクス基板
を示す構成図である。
を示す構成図である。
【図４】この発明の一実施例によるマトリクス基板に設
けられた解放側端子付近のスイッチング素子に印加され
る電圧特性図である。
けられた解放側端子付近のスイッチング素子に印加され
る電圧特性図である。
【図５】従来のマトリクス基板を示す構成図である。
【図６】従来の他のマトリクス基板を示す構成図であ
る。
る。
【図７】図６に示すマトリクス基板の等価回路図であ
る。
る。
【図８】図６における解放側端子付近のスイッチング素
子に印加される電圧特性図である。
子に印加される電圧特性図である。
１ マトリクス基板 ２ 絶縁性基板 ３ 行電極線 ４ 列電極線 ５ スイッチング素子 ６ 接続端子 ７ 外周導体 ９ 端子 10 絶縁層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中山 達也 尼崎市塚口本町８丁目１番１号 三菱電 機株式会社 材料デバイス研究所内 (56)参考文献 特開 平２−198425（ＪＰ，Ａ) 特開 平１−252935（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G02F 1/136 500 G02F 1/1345
Claims (2)
- 【請求項１】 絶縁性基板、この絶縁性基板上に配設さ
れた複数の行電極線、この行電極線に絶縁層を介して交
差して配設された複数の列電極線、上記行電極線と該列
電極線の交差部に設けられた複数のスイッチング素子、
上記行電極線および上記列電極線の外周に設けられ、上
記行電極線の一端および上記列電極線の一端に接続され
るとともに、これらの電極線の他端と間隙を介してこの
他端を囲むように設けられた外周導体を備えたことを特
徴とするマトリクス型表示装置用マトリクス基板。 - 【請求項２】 絶縁性基板、この絶縁性基板上に配設さ
れた複数の行電極線、この行電極線に絶縁層を介して交
差して配設された複数の列電極線、上記行電極線と該列
電極線の交差部に設けられた複数のスイッチング素子、
上記行電極線および上記列電極線の外周に設けられ、上
記行電極線の一端および上記列電極線の一端に接続され
るとともに、これらの電極線の他端を絶縁層を介して載
置するように設けられた外周導体を備えたことを特徴と
するマトリクス型表示装置用マトリクス基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7372092A JP2917656B2 (ja) | 1992-03-30 | 1992-03-30 | マトリクス型表示装置用マトリクス基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7372092A JP2917656B2 (ja) | 1992-03-30 | 1992-03-30 | マトリクス型表示装置用マトリクス基板 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3804699A Division JP3162347B2 (ja) | 1992-03-30 | 1999-02-17 | マトリクス型表示装置用マトリクス基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05273587A JPH05273587A (ja) | 1993-10-22 |
| JP2917656B2 true JP2917656B2 (ja) | 1999-07-12 |
Family
ID=13526346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7372092A Expired - Fee Related JP2917656B2 (ja) | 1992-03-30 | 1992-03-30 | マトリクス型表示装置用マトリクス基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2917656B2 (ja) |
-
1992
- 1992-03-30 JP JP7372092A patent/JP2917656B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05273587A (ja) | 1993-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100355966B1 (ko) | 표시 패널 | |
| US5760855A (en) | Active matrix type liquid crystal display panel having a guard ring electrically connected to the common electrode | |
| JP3258768B2 (ja) | マトリックス型表示装置 | |
| JP3241981B2 (ja) | 液晶表示装置 | |
| JP3326327B2 (ja) | 液晶表示パネル | |
| KR19990037226A (ko) | 액티브 매트릭스 액정 표시 장치 | |
| US5731854A (en) | Method of effectively dispersing static electricity in LCD production by placing a short line in the end region of one substrate which extends beyond the other substrate | |
| JP4168488B2 (ja) | 液晶表示装置 | |
| JP2917656B2 (ja) | マトリクス型表示装置用マトリクス基板 | |
| JP3162347B2 (ja) | マトリクス型表示装置用マトリクス基板 | |
| JPH10325963A (ja) | アクティブマトリクス型表示装置の製造方法 | |
| JPH1026750A (ja) | 液晶表示パネル | |
| JP3231410B2 (ja) | 薄膜トランジスタアレイ及びその製造方法 | |
| JP3162526B2 (ja) | アクティブマトリクス型液晶表示素子の製造方法 | |
| JP2687967B2 (ja) | 液晶表示装置 | |
| US5777348A (en) | Active matrix substrate and inspecting method thereof | |
| JPH11174970A (ja) | 薄膜デバイス | |
| JP4089886B2 (ja) | 表示パネル | |
| JP3464467B2 (ja) | アクティブマトリクス型液晶表示パネル | |
| JP2780539B2 (ja) | 液晶表示装置 | |
| JPH0711641B2 (ja) | アクティブマトリックス基板 | |
| CN114594637B (zh) | 显示基板、阵列基板及显示装置 | |
| JPH08148770A (ja) | 配線基板 | |
| JP3279969B2 (ja) | Ｔｆｔアレイ基板およびその製造方法並びに液晶表示装置 | |
| JP3327739B2 (ja) | アクティブマトリクス基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080423 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |