CN114594637B - 显示基板、阵列基板及显示装置 - Google Patents
显示基板、阵列基板及显示装置 Download PDFInfo
- Publication number
- CN114594637B CN114594637B CN202210149901.1A CN202210149901A CN114594637B CN 114594637 B CN114594637 B CN 114594637B CN 202210149901 A CN202210149901 A CN 202210149901A CN 114594637 B CN114594637 B CN 114594637B
- Authority
- CN
- China
- Prior art keywords
- sub
- substrate
- array substrate
- connection portion
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 205
- 230000002093 peripheral effect Effects 0.000 claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 4
- 230000003068 static effect Effects 0.000 description 33
- 230000005611 electricity Effects 0.000 description 29
- 238000000034 method Methods 0.000 description 21
- 230000009286 beneficial effect Effects 0.000 description 19
- 239000010408 film Substances 0.000 description 19
- 230000008569 process Effects 0.000 description 19
- 230000005540 biological transmission Effects 0.000 description 17
- 238000005530 etching Methods 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000005520 cutting process Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000003993 interaction Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 208000033999 Device damage Diseases 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical group [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
Abstract
本发明公开了一种显示基板、阵列基板及显示装置,涉及显示技术领域,包括显示区和围绕显示区的外围区,外围区包括位于显示区同一侧的绑定区和边缘区,其中绑定区位于边缘区和显示区之间;还包括衬底和设置于衬底一侧的多个短路棒和多个连接结构,短路棒和连接结构均位于边缘区,短路棒沿第一方向延伸并沿第二方向排列;第一方向为绑定区和边缘区的排列方向,第二方向与第一方向相交;连接结构包括第一连接部,沿垂直于衬底的方向,第一连接部位于短路棒背离衬底的一侧,第一连接部包括绝缘的第一子部和第二子部,其中,第一子部与短路棒电连接,第二子部与绑定区中的至少部分焊盘电连接。如此,有利于提升抗静电能力。
Description
技术领域
本发明涉及显示技术领域,更具体地,涉及一种显示基板、阵列基板及显示装置。
背景技术
液晶显示基板通常包括阵列基板、彩膜基板以及设置在阵列基板和彩膜基板之间的液晶层。其中,阵列基板上设置有多条扫描线、多条数据线、多个像素电极以及多个阵列分布的薄膜晶体管等各类电子元器件。为了提升阵列基板的抗ESD(Electro-StaticDischarge,静电放电)能力,业界通常在制作阵列基板的过程中,在阵列基板上设置短路棒,利用短路棒将焊盘短接,从而保护焊盘及与焊盘连接的电子器件不被ESD击伤。
但在制程接近结束时,会将延伸出阵列基板的短路棒切除,短路棒的切割端面将裸露,在后续制程工序中,阵列基板与设备基台摩擦产生静电荷会通过裸露的短路棒传输到显示区,形成方格不良等显示问题或器件击伤的现象,在很大程度上降低了产品的抗静电性能。
发明内容
有鉴于此,本发明提供了一种显示基板、阵列基板及显示装置,旨在提升产品的抗静电性能。
第一方面,本申请提供一种阵列基板,包括显示区和围绕所述显示区的外围区,所述外围区包括位于所述显示区同一侧的绑定区和边缘区,其中所述绑定区位于所述边缘区和所述显示区之间;
所述阵列基板包括衬底和设置于所述衬底一侧的多个短路棒和多个连接结构,所述短路棒和所述连接结构均位于所述边缘区,所述短路棒沿第一方向延伸并沿第二方向排列;所述第一方向为所述绑定区和所述边缘区的排列方向,所述第二方向与所述第一方向相交;
所述连接结构包括第一连接部,沿垂直于所述衬底的方向,所述第一连接部位于所述短路棒背离所述衬底的一侧,所述第一连接部包括绝缘的第一子部和第二子部,其中,所述第一子部与所述短路棒电连接,第二子部与所述绑定区中的至少部分焊盘电连接。
第二方面,本申请提供一种显示基板,包括本申请第一方面所提供的阵列基板以及导电部,所述导电部位于所述第一子部和所述第二子部之间且分别与所述第一子部和所述第二子部电连接。
第三方面,本申请提供一种显示装置,包括本申请第一方面所提供的阵列基板。
与现有技术相比,本发明提供的显示基板、阵列基板及显示装置,至少实现了如下的有益效果:
本发明所提供的阵列基板、显示基板及显示装置中,在绑定区远离显示区的一侧设置有边缘区,其中,绑定区用于绑定控制芯片或者柔性电路板。在边缘区中设置有连接结构和短路棒,短路棒沿第一方向延伸并沿第二方向排列。其中,连接结构至少包括第一连接部,该第一连接部与短路棒异层设置,且第一连接部位于短路棒背离衬底的一侧。该第一连接部包括绝缘设置的第一子部和第二子部,第一子部与短路棒电连接,第二子部与绑定区中的至少部分焊盘电连接。绑定区中的焊盘用于与显示面板上的信号线电连接,在绑定区绑定控制芯片或者柔性电路板后,控制芯片或者柔性电路板可通过焊盘与显示面板上的信号线实现信号交互。本发明将第一连接部中的第一子部和第二子部绝缘设置,相当于切断了静电从短路棒传输到绑定区的焊盘的通路。如此在利用本发明中的阵列基板或显示面板形成显示装置时,外界的静电均不会通过短路棒进入显示装置中,因而大大提升了产品的抗静电性能。
当然,实施本发明的任一产品必不特定需要同时达到以上所述的所有技术效果。
通过以下参照附图对本发明的示例性实施例的详细描述,本发明的其它特征及其优点将会变得清楚。
附图说明
被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例,并且连同其说明一起用于解释本发明的原理。
图1为相关技术中显示基板的一种俯视图;
图2为对图1中的显示基板进行切割后形成阵列基板的一种俯视图;
图3所示为本发明实施例所提供的阵列基板的一种俯视图;
图4所示为图3中阵列基板的一种AA截面图;
图5所示为图3中阵列基板的另一种AA截面图;
图6所示为未将图5中第一连接部中的第一子部和第二子部断开时的一种静电释放路径示意图;
图7所示为图3中阵列基板的另一种AA截面图;
图8所示为未将图7中第一连接部中的第一子部和第二子部断开时的一种静电释放路径示意图;
图9所示为图3中阵列基板的另一种AA截面图;
图10所示为未将图9中第一连接部中的第一子部和第二子部断开时的一种静电释放路径示意图;
图11所示为图3中阵列基板的另一种AA截面图;
图12所示为未将图11中第一连接部中的第一子部和第二子部断开时的一种静电释放路径示意图;
图13所示为图3中阵列基板的另一种AA截面图;
图14所示为未将图13中第一连接部中的第一子部和第二子部断开时的一种结构示意图;
图15所示为图3中阵列基板的另一种AA截面图;
图16所示为未将图15中第一连接部中的第一子部和第二子部断开时的一种结构示意图;
图17所示为本发明实施例所提供的阵列基板上所包含的公共电极和第一信号线的一种连接示意图;
图18所述为本发明实施例所提供的阵列基板中显示区的一种膜层示意图;
图19所示为本发明实施例所提供的显示装置的一种俯视图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到:除非另外具体说明,否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的,决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论,但在适当情况下,所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中,任何具体值应被解释为仅仅是示例性的,而不是作为限制。因此,示例性实施例的其它例子可以具有不同的值。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步讨论。
图1为相关技术中显示基板200’的一种俯视图,图2为对图1中的显示基板进行切割后形成阵列基板100’的一种俯视图,相关现有技术中,在显示基板中的阵列基板上设置短路棒10’,短路棒10’与阵列基板内的焊盘P’电连接,可利用短路棒10’将焊盘P’短路。在制程接近结束时,沿着图1中的切割线X’对至少部分短路棒10’进行切除,形成图2所示的结构,此时,保留在阵列基板上的短路棒10’裸露在外,极易引入静电,较小的静电都有可能残留在阵列基板中,形成方格不良或者器件击伤的现象,在很大程度上降低了产品的抗静电性能。
为此,本发明提供一种显示基板、阵列基板及显示装置,旨在提升产品的抗静电性能。
图3所示为本发明实施例所提供的阵列基板的一种俯视图,图4所示为图3中阵列基板的一种AA截面图,请参考图3和图4,本发明实施例提供一种阵列基板100,包括显示区Q1和围绕显示区Q1的外围区Q2,外围区Q2包括位于显示区Q1同一侧的绑定区BD和边缘区BY,其中绑定区BD位于边缘区BY和显示区Q1之间;
阵列基板包括衬底00和设置于衬底00一侧的多个短路棒10和多个连接结构20,短路棒10和连接结构20均位于边缘区BY,短路棒10沿第一方向D1延伸并沿第二方向D2排列;第一方向D1为绑定区BD和边缘区BY的排列方向,第二方向D2与第一方向D1相交;
连接结构20包括第一连接部21,沿垂直于衬底00的方向,第一连接部21位于短路棒10背离衬底00的一侧,第一连接部21包括绝缘的第一子部211和第二子部212,其中,第一子部211与短路棒10电连接,第二子部212与绑定区BD中的至少部分焊盘P电连接。
需要说明的是,图3仅对阵列基板的一种俯视结构进行了示意,其示出了短路棒10、连接结构20、绑定区BD的焊盘P以及部分信号线的一种连接关系以及相对位置关系,并不对阵列基板上实际所包含的这些部件的数量、形状和尺寸进行限定。除了图3中示出的位于显示区Q1的信号线外,阵列基板在其非显示区Q1也可包含多条信号线(图中未示出),可选地,位于非显示区Q1的信号线也延伸至绑定区BD与绑定区BD中的焊盘P电连接。
具体而言,请结合图3和图4,本发明实施例所提供的阵列基板100中,在绑定区BD远离显示区Q1的一侧设置有边缘区BY,其中,绑定区BD用于绑定控制芯片或者柔性电路板。在边缘区BY中设置有连接结构20和短路棒10,短路棒10沿第一方向D1延伸并沿第二方向D2排列。其中,连接结构20至少包括第一连接部21,该第一连接部21与短路棒10异层设置,且第一连接部21位于短路棒10背离衬底00的一侧。该第一连接部21包括绝缘设置的第一子部211和第二子部212,第一子部211与短路棒10电连接,第二子部212与绑定区BD中的至少部分焊盘P电连接。绑定区BD中的焊盘P用于与阵列基板上的信号线电连接,在绑定区BD绑定控制芯片或者柔性电路板后,控制芯片或者柔性电路板可通过焊盘P与阵列基板上的信号线实现信号交互。
特别是,本发明将第一连接部21中的第一子部211和第二子部212绝缘设置,相当于切断了静电从短路棒10传输到绑定区BD的焊盘P的通路,也就切断了静电从短路棒10传输至显示区Q1内的通路。即使通过切割使短路棒10的端面裸露,静电也无法通过短路棒10进一步向面内传输,因而避免了静电从短路棒10传输至面内时可能会造成的显示异常(例如方格不良)的现象,如此在利用本发明中的阵列基板形成显示装置时,外界的静电均不会通过短路棒10进入显示装置中,因而大大提升了产品的抗静电性能。
可以理解的是,本发明实施例中所提及的第二子部212与绑定区BD中的至少部分焊盘P电连接,可能是第二子部212与绑定区BD中的焊盘P直接电连接,也可能是第二子部212通过中间导电体与绑定区BD中的焊盘P直接电连接,本发明对此不进行具体限定。
图5所示为图3中阵列基板的另一种AA截面图,该实施例对连接结构20进行了进一步细化。
请参考图5,在本发明的一种可选实施例中,连接结构20还包括第二连接部22,沿垂直于衬底00的方向,第二连接部22位于第一连接部21与短路棒10之间;第一子部211通过第二连接部22与短路棒10电连接。
具体而言,本实施例在第一连接部21与短路棒10之间引入了第二连接部22,第一连接部21中的第一子部211通过该第二连接部22与短路棒10电连接。当在短路棒10与第一连接部21之间引入第二连接部22时,静电传导过程中将会经过增加的第二连接部22,相当于增大了静电传输通路。可以理解的是,图5示出的是在将延伸出阵列基板外的短路棒10进行切除并将第一连接部21中的第一子部211和第二子部212断开后的阵列基板的结构。实际上,在制程工序中,当未将第一连接部21中的第一子部211和第二子部212断开时,例如请参考图6,短路棒10将能够通过第一连接部21将焊盘P短路,避免静电对显示区Q1中的电子器件击伤,图6所示为未将图5中第一连接部21中的第一子部211和第二子部212断开时的一种静电释放路径示意图。本发明实施例在第一连接部21与短路棒10之间引入第二连接部22时,相当于增大了静电传输的通路的路径长度,有利于避免静电在短时间内产生高电流,因而有利于提升在制程工序中的抗静电能力。
当然,在将第一连接部21中第一子部211和第二子部212断开后形成如图5所示的阵列基板时,保留在第一连接部21与短路棒10之间的第二连接部22同样能够增大静电传输通路的路径长度,避免在阵列基板中形成瞬间大电流,因而同样有利于提升阵列基板的抗静电性能。
图7所示为图3中阵列基板的另一种AA截面图,图8所示为未将图7中第一连接部21中的第一子部211和第二子部212断开时的一种静电释放路径示意图,与图5和图6所示实施例的区别在于第一子部211与第二连接部22之间的过孔以及第二连接部22与短路棒10之间的过孔的相对位置关系不同。
请参考图7和图8,在本发明的一种可选实施例中,第一子部211通过第一过孔K1与第二连接部22电连接,第二连接部22通过第二过孔K2与短路棒10电连接,沿垂直于衬底00的方向,第一过孔K1和第二过孔K2不交叠。
图5和图6所示实施例示出了第一过孔K1和第二过孔K2在衬底00上的正投影交叠的方案,图7和图8所示实施例示出了第一过孔K1和第二过孔K2在衬底00上的正投影不交叠的方案,此时,请参考图8,静电在传输过程中必然会经过位于第一过孔K1和第二过孔K2之间的第二连接部22,相当于增大了静电传输通路的路径的长度,有利于避免产生瞬间大电流而击伤电子器件,从而更加有利于提升制程中产品的抗静电性能。
请参考图7,当将第一子部211和第二子部212断开后,在阵列基板的边缘区BY静电传输线路至少会包括第二连接部22中的一部分,同样有利于增大静电传输线路的路径长度。静电传输线路的路径增大后,同样能够避免在阵列基板中产生瞬间大电流,此外,由于第一子部211和第二子部212绝缘,进一步阻止了静电向阵列基板的内部传输,因此更加有利于提升阵列基板的抗静电能力。
继续参考图7和图8,在本发明的一种可选实施例中,短路棒10包括沿第一方向D1相对设置的第一端部101和第二端部102,第一端部101位于第二端部102和绑定区BD之间;第一过孔K1在衬底00的正投影与第二端部交叠,第二过孔K2在衬底00的正投影与第一端部101交叠。
具体地,连接第一子部211和第二连接部22的第一过孔K1相比于第二过孔K2的位置更加靠近阵列基板的边缘,即第一过孔K1在衬底00的正投影位于第二过孔K2在衬底00的正投影远离绑定区BD的一侧。如此,第一连接部21、第二连接部22和短路棒10将能够形成如图8所示的“己”字形的静电释放路径,相当于进一步增大了静电释放路径的长度,更加有利于避免产生瞬间大电流的现象,因而更加有利于制程中产品的抗静电能力以及所形成的阵列基板的抗静电能力。
图9所示为图3中阵列基板的另一种AA截面图,图10所示为未将图9中第一连接部21中的第一子部211和第二子部212断开时的一种静电释放路径示意图。本实施例对第二连接部22的另一种可行方案进行了示意。
请参考图9和图10,在本发明的一种可选实施例中,连接结构20还包括第二连接部22,沿垂直于衬底00的方向,第二连接部22位于第一连接部21与短路棒10之间;第二连接部22包括绝缘的第三子部223和第四子部224,第一子部211通过第三子部223与短路棒10电连接,第二子部212通过第四子部224与焊盘P电连接。
具体而言,本实施例示出了第二连接部22包括绝缘的两个子部的方案,分别为第三子部223和第四子部224,其中,第三子部223用于连接短路棒10和第一子部211,第四子部224用于连接第二子部212和焊盘P。请参考图10,当未将第一连接部21中的第一子部211和第二子部212断开时,焊盘P、第四子部224、第二子部212、第一子部211、第三子部223以及短路棒10共同形成了一个类似于“N”字型的静电释放路径,从而同样有利于增大静电释放路径的长度,避免在制程中出现瞬间大电流的现象,有利于提升制程中产品的静电释放能力。
当将第一连接部21中的第一子部211和第二子部212断开形成如图9所示的阵列基板后,在阵列基板的边缘区BY,第一子部211、第三子部223和短路棒10三者同样能够形成较长的静电传输通路,即使有静电从短路棒10进入,由于边缘区BY的静电传输通路较长,因而也能够避免在阵列基板的边缘区BY产生瞬间大电流。此外,由于第一子部211和第二子部212绝缘,进一步阻止了静电向阵列基板的内部传输,因而有利于提升阵列基板的抗静电能力。
图11所示为图3中阵列基板的另一种AA截面图,图12所示为未将图11中第一连接部21中的第一子部211和第二子部212断开时的一种静电释放路径示意图。本实施例示出了在连接结构20中进一步引入第三连接部23的方案。
请参考图11和图12,在本发明的一种可选实施例中,连接结构20还包括第三连接部23,沿垂直于衬底00的方向,第三连接部23位于第二连接部22和衬底00之间,第四子部224通过第三连接部23与焊盘P电连接。
具体而言,请参考图12,当未将第一连接部21中的第一子部211和第二子部212断开时,焊盘P、第三连接部23、第四子部224、第二子部212、第一子部211、第三子部223和短路棒10共同形成了双跨桥结构的静电释放路径,通过引入第三连接部23进一步增大了静电释放路径的长度。从而避免了在制程中出现瞬间大电流的现象,因此更加有利于提升制程中产品的抗静电能力。
在将第一子部211和第二子部212断开形成如图11所示的阵列基板后,在阵列基板的边缘区BY,第一子部211、第三子部223和短路棒10三者同样能够形成较长的静电传输通路,即使有静电从短路棒10进入,由于边缘区BY的静电传输通路较长,因而也能够避免在阵列基板的边缘区BY产生瞬间大电流。此外,由于第一子部211和第二子部212绝缘,进一步阻止了静电向阵列基板的内部传输,因而有利于提升阵列基板的抗静电能力。
继续参考图11和图12,在本发明的一种可选实施例中,第三连接部23与短路棒10同层设置,沿第一方向D1,第三连接部23位于短路棒10与绑定区BD之间。
具体而言,当将第三连接部23与短路棒10同层设置时,无需在为第三连接部23引入单独的膜层,复用现有的膜层结构即可,因而有利于简化最终形成的阵列基板的膜层结构复杂度。此外,将第三连接部23与短路棒10同层设置的方案,在制作短路棒10的过程中即可一并形成第三连接部23,无需为第三连接部23引入单独的制作工序,因此还有利于简化制程,提高生产效率。
继续参考图11,沿第一方向D1,本发明将第三连接部23设置于短路棒10与绑定区BD之间,一方面有利于方便第三连接部23与第四子部224以及焊盘P的电连接,另一方面,还有利于增大制程中静电传输路径的长度,提升制程中产品的抗静电能力。
图13所示为图3中阵列基板的另一种AA截面图,图14所示为未将图13中第一连接部21中的第一子部211和第二子部212断开时的一种结构示意图。
请参考图13和图14,在本发明的一种可选实施例中,第一连接部21还包括至少一个中间部210,沿第一方向D1,中间部210位于第一子部211和第二子部212之间,中间部210与第一子部211和第二子部212均绝缘。
具体而言,本发明实施例所提供的阵列基板中,第一子部211和第二子部212是绝缘的,在实际制程中,可通过刻蚀的方式将原本电连接的第一子部211和第二子部212断开。本发明实施例在第一子部211和第二子部212之间设置至少一个中间部210,相当于在图14所示的结构中引入了多个刻蚀区KS,目的是将第一子部211和第二子部212断开,当将刻蚀区KS断开后将形成如图13所示的至少一个中间部210。本发明实施例中,当通过对多个刻蚀区KS进行刻蚀形成阵列基板时,只要有一个刻蚀区KS中无刻蚀残留,即可保证第一子部211和第二子部212可靠断开。因此,多个刻蚀区KS的设计可以有效降低刻蚀残留导致第一子部211和第二子部212未断开的风险,保证了第一子部211和第二子部212可靠断开,从而从真正意义上断开静电从第一连接部21传输至绑定区BD或显示区Q1中的通路,更加有利于提升阵列基板的抗静电能力。
需要说明的是,图13和图14仅示出了在图7和图8所示结构的基础上引入至少以这个中间部的方案,对于本申请的其他实施例中也可在第一子部和第二子部之间引入至少一个中间部,以确保第一子部和第二子部之间的绝缘性能,不发明不再进行逐一罗列。
图15所示为图3中阵列基板的另一种AA截面图,图16所示为未将图15中第一连接部21中的第一子部211和第二子部212断开时的一种结构示意图。
请参考图15和图16,在本发明的一种可选实施例中,阵列基板还包括位于第一连接部21背离衬底00一侧的第四连接部24,沿垂直于衬底00的方向,第四连接部24与第一连接部21由绝缘层30隔离,第四连接部24包括第一断开区41,绝缘层30包括第二断开区42,沿垂直于衬底00的方向,第一断开区41和第二断开区42交叠且均位于第一子部211和第二子部212之间。
具体而言,图15所示的阵列基板可看作是在图16所示结构的基础上将第四连接部24、绝缘层30和第一连接部21断开后得到的结构,第四连接部24断开时形成第一断开区41、绝缘层30断开时形成第二断开区42,该第一断开区41和第二断开区42在衬底00的正投影位于第一子部211和第二子部212之间,即与第一连接部21的断开区交叠。在实际制作中,可首先在未断开的第一连接部21上形成绝缘层30,然后在绝缘层30上形成第二断开区42,再在绝缘层30背离衬底00的一侧形成第四连接部24,此时,第四连接部24中的至少部分填充于绝缘层30的第二断开区42中。在需要将第一连接部21断开形成绝缘的第一子部211和第二子部212时,可将第四连接部24中位于第一断开区41的部分刻蚀掉,并将第一连接部21与上述第一断开区41对应的区域刻蚀掉,从而形成绝缘的第一子部211和第二子部212,即形成如图15所示的阵列基板,绝缘的第一子部211和第二子部212断开了静电向绑定区BD和显示区Q1的传输通路,因而有利于提升阵列基板的抗静电能力。
继续参考图15和图16,在本发明的一种可选实施例中,第四连接部24和第一连接部21采用相同的材料制作。
具体而言,在图16所示结构的基础上通过刻蚀的方式形成图15所示的阵列基板时,由于本发明将第四连接部24和第一连接部21采用相同的材料制作,因此二者可采用同一道刻蚀工艺进行刻蚀。在图16所示实施例中,第四连接部24和第一连接部21通过绝缘层上的第二断开区连接,在该第二断开区对应的位置,在对第四连接部24进行刻蚀的同时即可完成对第一连接部21的刻蚀,使第一连接部21形成如图15所示的第一子部211和第二子部212。如此,在制作过程中第四连接部24和第一连接部21的刻蚀仅需要一道刻蚀工艺,因而简化了阵列基板的制作工序,有利于提高制作效率。
图17所示为本发明实施例所提供的阵列基板上所包含的公共电极和第一信号线的一种连接示意图。在本发明的一种可选实施例中,与第二子部212电连接的焊盘P还与显示区中的第一信号线91电连接;显示区包括公共电极90,第一信号线91与公共电极90电连接。
请参结合图3至图17,可选地,本发明实施例所提供的阵列基板包括公共电极90,公共电极90可复用作触控电极,与公共电极90连接的第一信号线91可复用作触控信号线,在显示阶段,公共电极90用于传输公共电压信号;在触控阶段,公共电极90用于传输触控信号。例如,请参考图17,当触控电极为自电容结构时,公共电极90包括多个块状的公共电极单元;当触控电极为互电容结构时,公共电极可复用为触控驱动电极或触控检测电极,复用为触控驱动电极或者触控检测电极的公共电极包括多个条状的公共电极块(图中未示出)。此外,阵列基板还包括像素电极(图中未示出)。通常地,像素电极和公共电极的材料为氧化铟锡,即ITO。像素电极与公共电极之间能够形成电场,当阵列基板用于液晶显示装置时,像素电极和公共电极之间形成的电场能够控制液晶发生偏转,从而达到显示的目的。可以理解的是,在生产过程中,当阵列基板与设备基台摩擦产生静电荷,静电通过短路棒传输到焊盘,再经由第一信号线传输到公共电极上时,静电在公共电极上聚集,形成电场,会对像素电极与公共电极形成的电场产生干扰,由此影响液晶的偏转,造成显示面板通电后出现画面明暗闪烁的现象,即出现显示方格不良的问题。
为解决上述问题,本发明实施例中设定与第一连接部21中的第二子部212连接的焊盘P,还与上述第一信号线91电连接,从而通过断开的第一子部211和子部来切断静电传输至第一信号线91上的路径,有效避免了静电从短路棒10传输至焊盘P进而传输到公共电极90上而出现画面明暗闪烁的问题,因此在提升抗静电能力的同时,还有利于提升显示画面的稳定性与可靠性,提高显示效果。
请结合图4-图18,图18所述为本发明实施例所提供的阵列基板中显示区Q1的一种膜层示意图,在本发明的一种可选实施例中,阵列基板包括设置于衬底00上的半导体层A1、第一金属层M1、第二金属层M2和第一电极层E1,半导体层A1位于第一金属层M1与衬底00之间,第二金属层M2位于第一金属层M1背离衬底00的一侧,第一电极层E1位于第二金属层M2背离衬底00的一侧;短路棒10位于半导体层A1,第一连接部21位于第一电极层E1。
可选地,阵列基板上包括晶体管T,晶体管T中的栅极所在的膜层即为上述第一金属层M1,源漏极所在的膜层即为上述第二金属层M2,有源层所在的膜层即为上述半导体层A1。上述第一电极层E1例如可以为公共电极90所在的膜层。本发明实施例将短路棒10设置在上述半导体层A1,并将第一连接部21设置在第一电极层E1,相当于是复用了阵列基板上已有的膜层结构,因而无需再为短路棒10和第一连接部21单独引入新的膜层结构,有利于简化阵列基板的整体膜层复杂度。
可选地,阵列基板还包括第二电极层E2,第二电极层E2位于第一电极层E1背离衬底00的一侧。可选地,第二电极层E2为像素电极层。可选地,本发明实施例中的第四连接部24位于上述第二电极层E2,本发明实施例中的第二连接部22位于第一金属层M1,第三连接部23位于半导体层A1。也就是说,本发明中的短路棒10和连接结构20中的各个膜层,均复用阵列基板中现有的膜层结构即可,无需引入新的膜层结构,在提升产品抗静电能力的同时还有利于减小膜层复杂度。
基于同一发明构思,本发明还提供一种显示基板,显示基板的结构可参考本申请的附图6、图8、图10和图12等所示的结构,该显示基板包括本发明上述任一实施例所提供的阵列基板100和导电部B,导电部B位于第一子部211和第二子部212之间且分别与第一子部211和第二子部212电连接。
本发明实施例所提供的显示基板用于形成本发明所提供的阵列基板,具体为,通过将显示基板中位于第一子部211和第二子部212之间的导电部B去除(例如通过刻蚀的方式去除),使得第一子部211和第二子部212绝缘,从而切断静电从短路棒10进一步向阵列基板中传输的通路,以提升产品的抗静电性能。
对于本发明实施例所提供的显示基板,其通过短路棒10和连接结构20形成了静电传输通路,用于将基板内部的静电导出,避免静电聚集而产生瞬间大电流现象导致击伤电子器件的情况发生,因而同样具备较佳的抗静电能力。
需要说明的是,对于显示基板中其余膜层的实施例可参考上述阵列基板的实施例,本发明在此不再进行赘述。
基于同一发明构思,本发明还提供一种显示装置,图19所示为本发明实施例所提供的显示装置的一种俯视图,该显示装置200包括本发明上述任一实施例所提供的阵列基板100。
由于本发明实施例所提供的阵列基板中,通过第一连接部中绝缘的第一子部和第二子部切断了静电从短路棒进一步向阵列基板内部传输的通路,因而大大提升的阵列基板的抗静电性能,当显示装置包括本发明实施例所提供的阵列基板时,同样也具备较佳的抗静电性能,有利于避免静电传输至显示面板内部而出现显示异常的现象发生。
需要说明的是,本发明实施例所提供的显示装置可体现为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有现实功能的产品或部件。
综上,本发明提供的显示基板、阵列基板及显示装置,至少实现了如下的有益效果:
本发明所提供的阵列基板、显示基板及显示装置中,在绑定区远离显示区的一侧设置有边缘区,其中,绑定区用于绑定控制芯片或者柔性电路板。在边缘区中设置有连接结构和短路棒,短路棒沿第一方向延伸并沿第二方向排列。其中,连接结构至少包括第一连接部,该第一连接部与短路棒异层设置,且第一连接部位于短路棒背离衬底的一侧。该第一连接部包括绝缘设置的第一子部和第二子部,第一子部与短路棒电连接,第二子部与绑定区中的至少部分焊盘电连接。绑定区中的焊盘用于与显示面板上的信号线电连接,在绑定区绑定控制芯片或者柔性电路板后,控制芯片或者柔性电路板可通过焊盘与显示面板上的信号线实现信号交互。本发明将第一连接部中的第一子部和第二子部绝缘设置,相当于切断了静电从短路棒传输到绑定区的焊盘的通路。如此在利用本发明中的阵列基板或显示面板形成显示装置时,外界的静电均不会通过短路棒进入显示装置中,因而大大提升了产品的抗静电性能。
虽然已经通过例子对本发明的一些特定实施例进行了详细说明,但是本领域的技术人员应该理解,以上例子仅是为了进行说明,而不是为了限制本发明的范围。本领域的技术人员应该理解,可在不脱离本发明的范围和精神的情况下,对以上实施例进行修改。本发明的范围由所附权利要求来限定。
Claims (12)
1.一种阵列基板,其特征在于,包括显示区和围绕所述显示区的外围区,所述外围区包括位于所述显示区同一侧的绑定区和边缘区,其中所述绑定区位于所述边缘区和所述显示区之间;
所述阵列基板包括衬底和设置于所述衬底一侧的多个短路棒和多个连接结构,所述短路棒和所述连接结构均位于所述边缘区,所述短路棒沿第一方向延伸并沿第二方向排列;所述第一方向为所述绑定区和所述边缘区的排列方向,所述第二方向与所述第一方向相交;
所述连接结构包括第一连接部,沿垂直于所述衬底的方向,所述第一连接部位于所述短路棒背离所述衬底的一侧,所述第一连接部包括绝缘的第一子部和第二子部,其中,所述第一子部与所述短路棒电连接,第二子部与所述绑定区中的至少部分焊盘电连接;
所述连接结构还包括第二连接部,沿垂直于所述衬底的方向,所述第二连接部位于所述第一连接部与所述短路棒之间;所述第一子部通过所述第二连接部与所述短路棒电连接;
所述第一子部通过第一过孔与所述第二连接部电连接,所述第二连接部通过第二过孔与所述短路棒电连接,沿垂直于所述衬底的方向,所述第一过孔和所述第二过孔不交叠。
2.根据权利要求1所述的阵列基板,其特征在于,所述短路棒包括沿所述第一方向相对设置的第一端部和第二端部,所述第一端部位于所述第二端部和所述绑定区之间;所述第一过孔在所述衬底的正投影与所述第二端部交叠,所述第二过孔在所述衬底的正投影与所述第一端部交叠。
3.根据权利要求1所述的阵列基板,其特征在于,所述连接结构还包括第二连接部,沿垂直于所述衬底的方向,所述第二连接部位于所述第一连接部与所述短路棒之间;
所述第二连接部包括绝缘的第三子部和第四子部,所述第一子部通过所述第三子部与所述短路棒电连接,所述第二子部通过所述第四子部与所述焊盘电连接。
4.根据权利要求3所述的阵列基板,其特征在于,所述连接结构还包括第三连接部,沿垂直于所述衬底的方向,所述第三连接部位于所述第二连接部和所述衬底之间,所述第四子部通过所述第三连接部与所述焊盘电连接。
5.根据权利要求4所述的阵列基板,其特征在于,所述第三连接部与所述短路棒同层设置,沿所述第一方向,所述第三连接部位于所述短路棒与所述绑定区之间。
6.根据权利要求1所述的阵列基板,其特征在于,所述第一连接部还包括至少一个中间部,沿所述第一方向,所述中间部位于所述第一子部和所述第二子部之间,所述中间部与所述第一子部和所述第二子部均绝缘。
7.根据权利要求1所述的阵列基板,其特征在于,所述阵列基板还包括位于所述第一连接部背离所述衬底一侧的第四连接部,沿垂直于所述衬底的方向,所述第四连接部与所述第一连接部由绝缘层隔离,所述第四连接部包括第一断开区,所述绝缘层包括第二断开区,沿垂直于所述衬底的方向,所述第一断开区和所述第二断开区交叠且均位于所述第一子部和所述第二子部之间。
8.根据权利要求7所述的阵列基板,其特征在于,所述第四连接部和所述第一连接部采用相同的材料制作。
9.根据权利要求1所述的阵列基板,其特征在于,与所述第二子部电连接的所述焊盘还与所述显示区中的第一信号线电连接;所述显示区包括公共电极,所述第一信号线与所述公共电极电连接。
10.根据权利要求1所述的阵列基板,其特征在于,所述阵列基板包括设置于所述衬底上的半导体层、第一金属层、第二金属层和第一电极层,所述半导体层位于所述第一金属层与所述衬底之间,所述第二金属层位于所述第一金属层背离所述衬底的一侧,所述第一电极层位于所述第二金属层背离所述衬底的一侧;
所述短路棒位于所述半导体层,所述第一连接部位于所述第一电极层。
11.一种显示基板,其特征在于,包括权利要求1至10中任一所述的阵列基板和导电部,所述导电部位于所述第一子部和所述第二子部之间且分别与所述第一子部和所述第二子部电连接。
12.一种显示装置,其特征在于,包括权利要求1至10中任一所述的阵列基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210149901.1A CN114594637B (zh) | 2022-02-18 | 2022-02-18 | 显示基板、阵列基板及显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210149901.1A CN114594637B (zh) | 2022-02-18 | 2022-02-18 | 显示基板、阵列基板及显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114594637A CN114594637A (zh) | 2022-06-07 |
CN114594637B true CN114594637B (zh) | 2023-11-21 |
Family
ID=81806078
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210149901.1A Active CN114594637B (zh) | 2022-02-18 | 2022-02-18 | 显示基板、阵列基板及显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114594637B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020006748A (ko) * | 2000-07-13 | 2002-01-26 | 구본준, 론 위라하디락사 | 액정표장치용 어레이기판과 그 제조방법 |
CN112086036A (zh) * | 2020-09-24 | 2020-12-15 | Tcl华星光电技术有限公司 | 显示面板及其制作方法、显示装置 |
CN112987351A (zh) * | 2021-02-10 | 2021-06-18 | 深圳市华星光电半导体显示技术有限公司 | 短路棒、显示面板以及显示装置 |
CN114047652A (zh) * | 2021-11-15 | 2022-02-15 | 厦门天马微电子有限公司 | 显示基板、显示面板及制作方法、显示装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI275867B (en) * | 2006-01-27 | 2007-03-11 | Au Optronics Corp | Display panel |
-
2022
- 2022-02-18 CN CN202210149901.1A patent/CN114594637B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020006748A (ko) * | 2000-07-13 | 2002-01-26 | 구본준, 론 위라하디락사 | 액정표장치용 어레이기판과 그 제조방법 |
CN112086036A (zh) * | 2020-09-24 | 2020-12-15 | Tcl华星光电技术有限公司 | 显示面板及其制作方法、显示装置 |
CN112987351A (zh) * | 2021-02-10 | 2021-06-18 | 深圳市华星光电半导体显示技术有限公司 | 短路棒、显示面板以及显示装置 |
CN114047652A (zh) * | 2021-11-15 | 2022-02-15 | 厦门天马微电子有限公司 | 显示基板、显示面板及制作方法、显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN114594637A (zh) | 2022-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107479283B (zh) | 一种阵列基板、显示面板及显示装置 | |
CN109377874B (zh) | 显示面板和显示装置 | |
CN102012593B (zh) | 液晶显示装置的阵列基板 | |
CN111883039B (zh) | 一种驱动芯片及显示装置 | |
CN102566167B (zh) | 一种阵列基板 | |
KR100257983B1 (ko) | 액티브-매트릭스형 액정 표시 패널 및 그것을 이용한 액정 표시 장치 | |
CN116610231A (zh) | 触控显示面板及触控显示装置 | |
EP3278360B1 (en) | Array substrates, methods for fabricating the same, and display device containing the same | |
CN110416270B (zh) | Oled显示面板及其检测方法、显示装置 | |
US8179494B2 (en) | Liquid crystal display and substrate thereof | |
CN108732830B (zh) | 显示面板和显示装置 | |
CN107577099A (zh) | 阵列基板、液晶显示面板及液晶显示装置 | |
CN107678596B (zh) | 触控基板母板、触控显示屏和触控显示面板的制作方法 | |
CN113380144A (zh) | 一种显示面板及显示装置 | |
US5953086A (en) | Liquid crystal display device with protection circuit for electrostatic break down | |
CN215494959U (zh) | 显示装置及显示设备 | |
CN107367862A (zh) | 一种具有超窄下边框的液晶显示面板及其制造方法 | |
WO2021232901A1 (zh) | 显示面板和显示装置 | |
CN109698192B (zh) | 静电保护电路、阵列基板及显示装置 | |
CN114594637B (zh) | 显示基板、阵列基板及显示装置 | |
CN114185190B (zh) | 阵列基板、显示面板及显示装置 | |
CN114047652B (zh) | 显示基板、显示面板及制作方法、显示装置 | |
CN114842778A (zh) | 测试电路、显示面板及显示装置 | |
CN110187579B (zh) | 一种显示面板和显示装置 | |
KR20130077189A (ko) | 정전기 방지 구조를 구비한 표시장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |