KR20020006748A - 액정표장치용 어레이기판과 그 제조방법 - Google Patents

액정표장치용 어레이기판과 그 제조방법 Download PDF

Info

Publication number
KR20020006748A
KR20020006748A KR1020000040117A KR20000040117A KR20020006748A KR 20020006748 A KR20020006748 A KR 20020006748A KR 1020000040117 A KR1020000040117 A KR 1020000040117A KR 20000040117 A KR20000040117 A KR 20000040117A KR 20020006748 A KR20020006748 A KR 20020006748A
Authority
KR
South Korea
Prior art keywords
data
shorting bar
electrode
gate
layer
Prior art date
Application number
KR1020000040117A
Other languages
English (en)
Other versions
KR100679518B1 (ko
Inventor
류순성
곽동영
김후성
정유호
김용완
박덕진
이우채
Original Assignee
구본준, 론 위라하디락사
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 론 위라하디락사, 엘지.필립스 엘시디 주식회사 filed Critical 구본준, 론 위라하디락사
Priority to KR1020000040117A priority Critical patent/KR100679518B1/ko
Priority to US09/892,785 priority patent/US6642972B2/en
Publication of KR20020006748A publication Critical patent/KR20020006748A/ko
Priority to US10/652,311 priority patent/US6760092B2/en
Application granted granted Critical
Publication of KR100679518B1 publication Critical patent/KR100679518B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정표시장치용 어레이기판에 관한 것으로, 특히 4 마스크 공정으로 제작된 어레이기판의 구성 중 게이트전극과 동일층에 형성되고 정전기방지를 위해 데이터배선에 연결된 짝수(even), 홀수단락배선 중 표시영역에 근접한 방향으로 구성된 단락배선 상부의 게이트절연막 상에 아일랜드 형태로 액티브층과 보호층의 적층패턴을 남겨, 상기 게이트절연막 표면에 발생한 디펙트를 통해 상기 단락배선과 상기 단락배선을 교차하는 투명전극이 접촉하는 불량을 방지할 수 있다.
따라서, 어레이기판 공정 중 정전기에 의한 기판불량을 방지 할 수 있고, 제작이 완료된 후, 테스트 시 정확한 시험을 거치게 되므로 액정표시장치의 제작 수율(yield)을 향상시킬 수 있다.

Description

액정표장치용 어레이기판과 그 제조방법{Array substrate for Liquid crystal display and method for fabricating thereof}
본 발명은 액정표시장치에 관한 것으로 특히, 4 마스크공정 시 게이트전극 물질로 구성되고, 정전기 방지를 위해 투명전극 단자를 매개로 다수의 홀수번째 데이터배선과 연결되는 제 1 단락배선과, 다수의 짝수번째 데이터배선과 연결되는 제 2 단락배선을 포함하는 어레이기판에 있어서, 상기 투명 단자전극과 상기 단락배선과의 단락불량을 방지하기 위한 구조로 제작된 액정표시장치용 어레이기판의 제조방법 및 그 제조방법에 따른 어레이기판에 관한 것이다.
액정 표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 갖고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 상기 액정의 분자 배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
현재에는 전술한 바 있는 박막 트랜지스터와 상기 박막 트랜지스터에 연결된 화소전극이 행렬방식으로 배열된 능동행렬 액정 표시장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
일반적으로 액정 표시장치를 구성하는 기본적인 부품인 액정 패널의 구조를 살펴보면 다음과 같다.
도 1은 일반적인 액정표시장치를 개략적으로 도시한 분해사시도이다
도시한 바와 같이, 일반적인 액정표시장치는 블랙매트릭스(6)와 서브컬러필터(적, 녹, 청)(8)를 포함한 컬러필터(7)와 컬러필터 상에 투명한 공통전극(18)이 형성된 상부기판(5)과, 화소영역(P)과 화소영역 상에 형성된 화소전극(17)과 스위칭소자(T)를 포함한 어레이배선이 형성된 하부기판(22)으로 구성되며, 상기 상부기판(5)과 하부기판(22)사이에는 액정(14)이 충진되어 있다.
상기 하부기판(22)은 어레이기판이라고도 하며, 스위칭 소자인 박막트랜지스터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터를 교차하여 지나가는 게이트배선(13)과 데이터배선(15)이 형성된다.
상기 화소영역(P)은 상기 게이트배선(13)과 데이터배선(15)이 교차하여 정의되는 영역이다. 상기 화소영역(P)상에 형성되는 화소전극(17)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명도전성 금속을 사용한다.
전술한 바와 같이 구성되는 액정표시장치는 상기 화소전극(17)상에 위치한 액정층(14)이 상기 박막트랜지스터(T)로부터 인가된 신호에 의해 배향되고, 상기 액정층의 배향정도에 따라 상기 액정층(14)을 투과하는 빛의 양을 조절하는 방식으로 화상을 표현할 수 있다.
상기 게이트배선(13)은 상기 박막트랜지스터(T)의 제 1 전극인 게이트전극을 구동하는 펄스전압을 전달하며, 상기 데이터배선(15)은 상기 박막트랜지스터(T)의 제 2 전극인 소스전극을 구동하는 신호전압을 전달하는 수단이다.
도 2는 종래의 4마스크공정으로 제작된 액정표시장치용 어레이기판의 일부 화소를 도시한 확대 평면도이다.
도시한 바와 같이, 어레이기판(22)은 다수의 화소(P)로 구성되며, 화소는 스위칭소자인 박막트랜지스터(thin film transistor)(T)와 화소전극(pixel electrode)(17)과 보조용량인 스토리지 캐패시터(storage capacitor)(C)로 구성된다.
상기 박막트랜지스터(T)는 게이트전극(26)과 소스전극(28)과 드레인전극(30)과 액티브층(active layer)(33)으로 구성되고, 상기 소스전극(28)은 데이터배선(15)과 연결되며 상기 게이트전극(26)은 상기 데이터배선(15)과 교차하여 화소영역(P)을 정의하는 게이트배선(13)과 연결되도록 구성된다.
이때, 상기 게이트배선(13)과 데이터배선(15)은 홀수번째와 짝수번째로 나뉘어져 각각 단락배선(shorting bar : 이하 "쇼팅바"라 칭함) 연결되도록 구성한다.
일반적으로, 액정패널의 기판(22)은 일반적으로 투명한 글라스기판을 사용하기 때문에 공정 중 발생하는 정전기가 기판 및 기판 상부의 어레이패턴에 유입되어 국소적으로 존재하게 된다.
이러한 정전기는 전하량은 매우 작지만 국소적으로 존재하기 때문에 그 전압은 매우 높아 박막트랜지스터 등의 세밀한 소자들에게 데미지(damage)를 입힌다.
이를 방지하기 위한 방법으로 상기 다수의 게이트배선(13)가 데이터배선(15)을 쇼팅바로 연결하여 주는 것이다.
종래의 4 마스크 공정에서는 도시하지는 않았지만, 상기 게이트배선(13)의 쇼팅바는 상기 액정피널의 양측에 구성되어 각각 홀수번째와 짝수번째의 배선을 하나로 연결하도록 형성하고, 상기 데이터배선(15)의 쇼팅바는 상기 게이트배선 물질과 동일한 물질고 상기 게이트배선과 동일층에 구성한다.
이때, 상기 데이터배선(15)의 쇼팅바는 홀수번째 데이터배선을 모두 연결하는 제 1 쇼팅바(29)와 짝수번째 데이터배선을 모두 연결하는 제 2 쇼팅바(32)가 액정패널의 일측에 모두 구성된다.
이러한 구조에서, 상기 데이터패드(19)와 데이터 제1, 제 2 쇼팅바(29,32)는 투명 도전성금속인 데이터패드 단자전극(43)에 의해 서로 연결된다.
이때, 상기 데이터패드 단자전극(43)과 상기 제 1, 제 2 쇼팅바(29, 32) 중 화소영역(P)에 근접한 제 1 쇼팅바(29)를 지나 제 2 쇼팅바(32)에 팬턴될 경우, 상기 제 1 쇼팅바(29)와 상기 데이터패드 단자전극(43)이 접촉하는 단락불량이 발생될 수 있다.
왜냐하면, 4 마스크 공정에서 상기 제 1 쇼팅바(29)상부와 제 2 쇼팅바(32) 상부는 게이트절연막(미도시)으로 커버된 구성인데, 공정 중 상기 게이트절연막의 표면에 디펙트가 발생했다면, 상기 제 1 쇼팅바(29)의 상부를 교차하는 상기 데이터패드 단자전극(43)과 게이트절연막 하부의 상기 제 1 쇼팅바(29)와의 단락불량이 발생하게 된다.
이하 도 3a 내지 도 3d를 참조하여 종래에 따른 액정표시장치용 어레이기판의 제조방법을 설명한다.
도 3a 내지 도 3d는 도 2의 Ⅲ-Ⅲ와 Ⅳ-Ⅳ를 따라 절단하여 공정순서에 따라 도시한 공정단면도이다.
일반적으로 액정표시장치에 사용되는 박막 트랜지스터의 구조는 역 스태거드(Inverted Staggered)형 구조가 많이 사용된다. 이는 구조가 간단하면서도 성능이 우수하기 때문이다.
또한, 상기 역 스태거드형 박막 트랜지스터는 채널 형성 방법에 따라 백 채널 에치형(back channel etch : EB)과 에치 스타퍼형(etch stopper : ES)으로 나뉘며, 구조가 간단한 백 채널 에치형 구조가 적용되는 액정 표시소자 제조공정에 관해 설명한다.
먼저, 기판(22)에 이물질이나 유기성 물질을 제거하고, 증착될 게이트물질의 금속박막과 유리기판의 접촉성(adhesion)을 좋게 하기 위하여 세정을 실시한 후, 스퍼터링(sputtering)에 의하여 금속막을 증착한다.
도 3a는 게이트배선과 게이트 전극(26)과 단락배선(쇼팅바)을 형성하는 단계이다.
이때, 도시하지는 않았지만 상기 게이트배선은 홀수번째와 짝수번째 게이트배선을 각각 하나로 연결하는 제 1 게이트 쇼팅바(미도시)와 제 2 게이트 쇼팅바(미도시)가 액정패널의 양측에 구성된다.
또한, 상기 게이트 쇼팅바와 평행하지 않은 일측에 서로 평행하게 일 방향으로 구성된 제 1 데이터 쇼팅바(29)와 제 2 데이터 쇼팅바(32)를 형성한다.
능동 행렬 액정 표시장치의 동작에 중요한 게이트전극(26) 물질은 RC 딜레이(delay)를 작게 하기 위하여 저항이 작은 알루미늄이 주류를 이루고 있으나, 순수 알루미늄은 화학적으로 내식성이 약하고, 후속의 고온 공정에서 힐락(hillock) 형성에 의한 배선 결함문제를 야기하므로, 알루미늄 배선의 경우는 합금의 형태로 쓰이거나 적층구조가 적용되기도 한다.
다음으로, 상기 게이트 전극(26)과 제1, 제 2 데이터 쇼팅바(29, 32)등이 구성된 기판(22)의 전면에 절연물질을 증착하여 게이트 절연막(31)을 형성한다. 또한, 상기 게이트 절연막(31)상에 연속으로 반도체 물질인 비정질 실리콘(a-Si:H : 33')과 불순물이 함유된 비정질 실리콘(n+a-Si:H : 35')과 도전성금속을 증착하여 제 1 금속층(28')을 적층한다.
상기 불순물이 함유된 비정질 실리콘(35')은 상기 금속층(28')과 액티브층(33')과의 접촉저항을 줄이기 위한 목적이다.
이후, 도 3b에 도시된 바와 같이, 상기 제 1 금속층(28')을 패턴하여 액티브채널을 노출하여 소스전극(28)및 드레인 전극(30)이 형성된다.
이때, 상기 데이터 제 1 쇼팅바와 데이터 제 2 쇼팅바 상부의 콘택홀 형성부분의 제 1 금속층이 부분적으로 식각된다.
이와 같이 패턴된 제 1 금속층은 마스킹 레이어(masking layer)로 이용되고,이를 마스크로 하여 기판(22)상에 노출된 비정질실리콘이 식각된다.
다음으로, 상기 소스전극(28)과 드레인전극(30)등이 구성된 기판 상에 절연물질로 보호층(passivation layer)(37)을 형성한다.
다음으로, 도 3c는 상기 보호층(37)과 그 하부의 액티브층(33')을 동시에 식각하는 단계로, 상기 데이터배선(15)양측과 상기 화소영역상(도 2의 P)의 보호층(37)과 제 2 금속층(미도시)과 액티브층(33')을 동시에 식각하고, 상기 제 1 데이터 쇼팅바(29)와 제 2 데이터 쇼팅바(32)상부의 보호층(37)과 액티브(33')층과 절연층(31)을 식각한다.
식각공정은 건식식각(dry etching)방식을 이용한 일괄식각을 하게 되며, 보호 층(37)을 패턴하는 공정에서 비로소 소스전극(28)과 드레인전극(30)과 데이터배선(15)과 데이터패드(19)가 의도된 설계대로 패턴된다.
또한, 상기 드레인전극(28)의 측면 또한 상기 데이터배선(15)처럼 수직하게 깍이게 되어 측면으로 상기 드레인전극이 노출되는 구조가 된다.
이러한 과정과 동시에, 상기 데이터패드(19)상부에 제 1 콘택홀인 데이터패드 콘택홀(39)이 형성되고, 상기 제 1 쇼팅바(29)와 제 2 쇼팅바(32)상부에 제 2 콘택홀(미도시)과 제 3 콘텍홀(41)이 형성된다.
이때, 도시하지는 않았지만 상기 게이트패드 상부의 게이트절연막/액티브층/보호층이 동시에 식각되어 게이트콘택홀(미도시)을 형성한다.
이때, 상기 보호층(37)과 액티브층(33')을 식각하는 공정에서, 상기 게이트절연막(31)만이 남는 쇼팅바 상부의 게이트절연막(31)은 증착불량 또는 식각시에표면에 핀홀(pin hole)과 같은 디펙트(defect)가 발생하기 쉽다.
다음으로, 도 3d에 도시한 바와 같이 제 1, 제 2, 제 3 콘택홀(39, 미도시, 41)이 형성된 기판(22)상에 도시한 바와 같이, 투명도전성 금속을 증착하고 패턴하여 상기 노출된 드레인전극(30)의 측면과 접촉하고, 상기 화소영역 상으로 연장 형성된 화소전극(17)을 형성한다.
동시에, 도시하지는 않았지만 상기 게이트패드 콘택홀을 통해 상기 게이트패드와 접촉하는 아일랜드형태의 게이트패드 단자전극을 형성한다.
또한, 상기 데이터패드(19)중 홀수번째 데이터패드 콘택홀과 상기 화소영역에 근접하여 형성된 제 1 쇼팅바(29)상부에 구성된 제 1 콘텍홀에 동시에 접촉하는 아일랜드 형태의 제 1 데이터패드 단자전극(미도시)를 형성한다.
또한, 짝수번째 데이터패드 콘택홀(39)과 상기 제 1 쇼팅바(29) 상부를 지나 상기 제 2 쇼팅바(32)상부에 구성된 제 2 콘택홀(41)과 동시에 접촉하는 아일랜드 형태의 제 2 데이터패드 단자전극(43)를 형성한다.
이와 같은 구성에서, 상기 게이트절연막(32)상부에 디펙트가 발생하였다면, 특히 상기 쇼팅바를 지나는 투명전극과 그 하부의 쇼팅바는 점 A부분에서 서로 접촉하여 단락불량을 유발한다.
이와 같은 단락불량은 상기 쇼팅바를 이용한 각 배선의 단선과 단락 테스트시 정확한 테스트결과를 얻을 수 없도록 하기 때문에 제품의 수율을 떨어뜨리는 문제를 유발한다.
상기와 같은 문제점을 해결하기 위한 본 발명에 따른 액정표시장치용 어레이기판은 전술한 바와 같이 쇼팅바와 투명전극의 단락불량이 없도록 한 어레이기판 구조를 제안하여 액정표시장치의 수율을 개선하는데 목적이 있다.
도 1은 일반적인 액정 표시장치를 도시한 분해 사시도이고,
도 2는 종래의 액정표시장치용 어레이기판의 일부 화소를 도시한 확대 평면도이고,
도 3a 내지 도 3d는 도 2의 Ⅲ-Ⅲ와 Ⅳ-Ⅳ를 따라 절단하여 공정순서에 따라 도시한 공정단면도이고,
도 4는 본 발명에 따른 액정표시장치용 어레이기판의 일부 화소를 도시한 확대 평면도이고,
도 5a 내지 5d는 도 4의 Ⅴ-Ⅴ와 Ⅵ-Ⅵ을 따라 절단하여 공정순서에 따라 도시한 공정단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
113 : 데이터배선 115 : 게이트배선
117 : 화소전극 119 : 데이터패드
122 : 기판 126 : 게이트전극
128 : 소스전극 129 : 데이터 제 1 쇼팅바
130 : 드레인전극 132 : 데이터 제 2 쇼팅바
전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치용 어레이기판은 기판과; 상기 제 1 영역에 형성되고 게이트전극, 소스전극, 드레인전극을 가진 박막 트랜지스터와; 상기 박막 트랜지스터의 드레인전극과 연결되고 투명금속으로 된 화소전극과; 상기 박막 트랜지스터의 게이트전극과 연결되고, 끝단에서 소정면적을 가진 게이트패드가 연장 형성된 게이트배선과; 상기 박막 트랜지스터의 드레인전극과 연결되고, 끝단에서 소정면적을 가진 데이터패드가 연장 형성된 데이터배선과; 상기 게이트배선과 평행한 기판의 일측에 소정간격 이격되어 형성되고, 홀수번째 데이터배선을 모두 연결하는 데이터 제 1 쇼팅바와 짝수번째 데이터배선을 모두 연결하는 데이터 제 2 쇼팅바와; 상기 데이터 제 1 , 제 2 쇼팅바와 상기 데이터배선을 각각 연결하는 아일랜드 형태의 전극단자와; 상기 짝수번째 데이터패드와 상기 제 2 쇼팅바를 연결하는 전극단자가 교차하는 상기 제 1 쇼팅바 상부에는 아일랜드 형태의 보호층과 액티브층의 적층 패턴을 포함한다.
상기 데이터배선의 양측과 드레인전극의 측면은 게이트절연막과 액티브층과 금속층과 보호층이 수직하게 식각된 것을 특징으로 한다.
상기 화소전극은 ITO, IZO등이 포함된 투명 도전성 금속그룹 중 선택된 하나인 것을 특징으로 한다.
상기 화소전극은 상기 데이터패드를 통해 형성되고 데이터패드의 일부와 액티브층과 보호층을 식각하여 형성한 식각홈을 통해 상기 데이터패드와 측면 접촉하는 것을 특징으로 한다.
본 발명의 특징에 따른 액정표시장치용 어레이기판 제조방법은 기판을 구비하는 단계와; 상기 기판 상에 제 1 금속층을 패턴하여, 끝단에 소정면적의 게이트패드가 연장 형성된 게이트배선과, 상기 게이트배선에서 돌출 형성된 게이트전극과, 상기 게이트배선과 평행하고 기판의 일측에 소정간격 이격하여 형성한 데이터 제 1 쇼팅바와 데이터 제 2 쇼팅바를 형성하는 단계와; 상기 게이트배선과 쇼팅바가 형성된 기판의 전면에 게이트절연막과 비정질실리콘층과 불순물이 함유된 비정질실리콘층과 제 2 도전성 금속층을 적층하는 단계와; 상기 제 2 도전성 금속층을 패턴하여, 소정형상의 액티브채널을 형성하는 단계와; 상기 패턴된 제 2 금속층으로 노출된 불순물이 함유된 비정질실리콘층을 형성하는 단계와; 상기 소스 및 드레인전극 등이 형성된 기판 상에 보호층을 형성하고 패턴하여, 상기 데이터패드에 구성된 데이터패드 콘택홀과, 상기 데이터 제 1, 제 2 쇼팅바 상부에 제 1 접촉콘택홀과 제 2 접촉콘택홀을 형성하고, 상기 화소영역 상부의 비정질실리콘층과 보호층을 식각하고, 상기 짝수번째 데이터배선에 근접한 상기 데이터 제 1 쇼팅바의 상부에 아일랜드 형태로 적층된 보호층과 비정질실리콘층의 적층패턴을 형성하는 단계와; 상기 소스 및 드레인전극 등이 형성된 기판 상에 투명 도전성금속을 증착하고패턴하여, 상기 드레인전극과 접촉하고 상기 화소영역 상에 구성되는 화소전극과, 상기 데이터배선과 상기 쇼팅바를 연결하는 투명 데이터패드 단자를 형성하는 단계를 포함한다.
상기 데이터패드 단자전극은 상기 데이터패드 콘택홀과 제 1 접촉콘택홀 또는 제 2 접촉콘택홀과 동시에 충진되어 상기 다수의 데이터배선과 데이터 제 1 쇼팅바와 데이터 제 2 쇼팅바를 연결하는 것을 특징으로 한다.
데이터 제 1 쇼팅바의 상부에 구성된 아일랜드 형태의 액티브층과 보호층의 적층패턴은 상기 데이터배선과 상기 제 2 쇼팅바를 연결하는 데이터패드 단자의 하부에 형성된 것을 특징으로 한다.
상기 데이터패드 단자는 ITO와 IZO등이 포함된 투명도전성 금속 그룹 중 선택된 하나인 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
도 4는 본 발명의 실시예에 따른 액정표시장치용 어레이기판(122)의 일부를 도시한 확대 평면도이다. (편의상 데이터 패드 단자전극과 데이터배선은 홀수번째와 짝수번째에 따라 구분하지 않고 번호를 동일하게 함.)
도시한 바와 같이, 액정표시장치용 어레이기판은 게이트배선(113)과 데이터배선(115)과 상기 게이트배선(113)과 데이터배선(115)의 교차영역에 위치하고, 게이트전극(126)과 소스전극(128)및 드레인전극(130)으로 구성된 박막트랜지스터(T)와, 상기 박막트랜지스터(T)의 드레인전극(130)과 접촉하는 동시에 화소영역(P)에 구성되고, 상기 게이트배선(113)상부로 연장되어 스토리지 캐패시터(C)를 이루는화소전극(117)을 포함한다.
상기 데이터배선(115)과 게이트배선(113)은 홀수번째와 짝수번째로 나누어 제 1 쇼팅바(129)와 제 2 쇼팅바(132)에 각각 연결되어 각 배선이 등전위를 이루어 정전기에 의한 국소적인 불량을 방지하도록 설계한다.
여기서, 상기 데이터배선(115)을 연결하는 데이터 제 1 쇼팅바(129)와 데이터 제 2 쇼팅바(130)는 어레이기판(122)의 일 측에 소정간격 이격하여 평행하게 구성하며, 상기 게이트배선(113)과 게이트전극(126)과 동일한 물질로 동일한 층에 구성한다.
상기 데이터배선(115)은 상기 데이터 제 1, 제 2 쇼팅바(129, 132)의 상부에 형성한 콘택홀(140, 141)을 통해 홀수번째 데이터배선은 모두 상기 데이터 제 1 쇼팅바(129)에 연결되고, 짝수번째 데이터배선은 상기 데이터 제 2 쇼팅바(132)에 연결되며, 이때 상기 데이터배선(115)과 쇼팅바를 연결하는 데이터 단자전극(143)은 투명 도전성금속을 사용한다.
이때, 상기 짝수번째 데이터배선(115)과 데이터 제 2 쇼팅바(132)를 연결하는 제 2 데이터 단자전극(143)은 상기 데이터 제 1 쇼팅바(129)의 상부에서 교차하여 연장되며, 도시한 바와 같이, 상기 데이터 단자전극(143)이 교차하는 데이터 제 1 쇼팅바(129)의 상부의 게이트 절연막(131)상에 아일랜드 형태로 액티브층(133')과 보호층(137)의 적층패턴(151)을 남겨두는 형태로 패턴한다.
이와 같이 하면, 종래의 문제처럼 식각시 상기 게이트절연막에 발생한 디펙트에 의해 그 하부의 쇼팅바(129)와 상기 데이터 단자전극의 단락불량을 방지 할수 있다.
이하 도 5a 내지 도 5d를 참조하여 본 발명의 실시예에 따른 액정표시장치용 어레이기판의 제조방법을 설명한다.
도 5a 내지 도 5d는 도 4의 Ⅴ-Ⅴ와 Ⅵ-Ⅵ을 따라 절단하여 공정순서에 따라 도시한 공정 단면도이다.
먼저, 도 5a는 기판(122)상에 알루미늄(Al), 알루미늄합금(AlNd), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W)등이 포함된 도전성 금속그룹 중 선택된 제 1 금속을 사용하여 끝단에 소정면적의 게이트패드(미도시)가 형성된 게이트배선(도 4의 115)을 형성하고, 상기 게이트배선(113)에서 일방향으로 돌출 형성된 게이트전극(126)을 형성하고, 상기 기판(122)의 일측에는 상기 게이트배선 중 홀수번째 게이트배선을 모두 연결하는 게이트 제 1 쇼팅바(미도시)를 형성하고, 상기 짝수번째 게이트배선을 모두 연결하는 게이트 제 2 쇼팅바(미도시)를 기판의 타측에 형성한다.
동시에, 상기 게이트 제 1, 제 2 쇼팅바와 평행하지 않은 일측에 데이터 제 1 쇼팅바(129)와 이와는 소정간격 이격된 데이터 제 2 쇼팅바(132)를 형성한다.
상기 게이트 전극(126)등을 덮도록 기판(122) 상의 전면에 걸쳐 게이트 절연막(131), 순수 비정질 실리콘층(133'), 불순물 비정질 실리콘층(135'), 전술한 바와 같은 도전성 금속그룹 중 선택된 제 2 금속층(128')을 순서대로 적층하는 단계를 도시한 도면이다.
여기서, 상기 제 2 금속층(128')은 바람직하게는 건식식각이 가능한 몰리브덴(Mo) 등의 금속이 사용된다.
도 5b는 상기 제 2 금속층(128')을 식각하여, 소스 및 드레인 전극(128, 130)을 형성하여 액티브채널을 노출하는 단계를 도시한 도면이다.
전술한 도전성 금속을 증착하고 식각하여, 액티채널(133')을 노출하고, 상기 데이터 제 1 쇼팅바(129)와 상기 데이터 제 2 쇼팅바(130)상부의 콘택홀 형성부분에 위치하는 일부 제 2 금속층을 식각한다.
또한, 상기 쇼팅바 상부에만 상기 제 2 금속층이 형성될 수 있도록, 상기 데이터 제 1 쇼팅바와 데이터 제 2 쇼팅바의 주변의 금속층을 소정너비 식각한다.
다음으로, 상기 식각된 제 2 금속층을 마스크로 하여, 노출된 불순물 비정질 실리콘(135')을 식각하여 채널(CH)을 형성한 후, 질화실리콘(SiNX)과 산화실리콘(SiO2)등이 포함된 무기절연물질과 경우에 따라서는 벤조사이클로부텐(benzocyclobutene)과 아크릴계(acryl)계 수지(resin)등이 포함된 보호막(137)을 형성한다.
다음으로, 도 5c는 상기 보호층(137)과 액티브층(133')을 패턴하는 단계로 먼저, 보호층(137)을 식각하는 포토레지스트 공정을 통해, 상기 화소영역 상에 존재하는 보호층(137)과 제 2 금속층(미도시)과 액티브층(155')을 패턴하고, 상기 데이터배선 양측과, 상기 게이트전극과 오버랩되지 않는 드레인전극 일측의 보호층과 액티브층과 제 2 금속층을 패턴하여 비로소 데이터배선(115)과 소스전극(128)과 드레인전극(130)을 형성한다.
또한, 상기 데이터배(115)선의 끝단에 형성한 데이터패드(119)의 상부 일부보호층(137)과 그 하부의 일부 데이터패드(119)와 액티브층(133')을 동시에 식각하여 데이터패드 콘택홀(139)을 형성한다. 동시에, 상기 게이트패드(미도시)와 상기 데이터 제 1 쇼팅바(129)와 데이터 제 2 쇼팅바(132) 상부 일부의 보호층(137)과 액티브층(133')과 게이트절연막(131)을 식각하여 게이트패드 콘택홀(미도시)과 제 1 접촉콘택홀(미도시)과 제 2 접촉 콘택홀(141)을 형성한다.
이때, 상기 짝수번째 데이터배선(115)과 상기 제 2 쇼팅바(130)를 연결하는 투명 화소전극 단자(미도시)를 교차하여 형성할 상기 데이터 제 1 쇼팅바(129)의 상부에 수직하게 상기 액티브층(133')과 금속층(136)과 보호층(137)이 적층된 패턴(151)을 남긴다.
다음으로, 도 5d는 화소전극을 형성하는 단계로서, 상기 각 콘택홀이 형성된 기판(122)의 상부에 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 인듐-징크-옥사이드(indium-zIn c-oxide : IZO)등의 도전성 금속을 증착하고 패턴하여, 상기 드레인전극(130)의 측면과 접촉하는 동시에 상기 화소영역(도 4의 P)상에 형성되고, 상기 게이트배선(도 4의 113)상부로 연장하여 스토리지 캐피시터(도 4의 C)를 구성하는 화소전극(117)을 형성한다.
동시에, 상기 홀수번째 데이터패드 콘택홀(미도시)과 상기 데이터 제 1 쇼팅바(미도시)상부의 제 1 접촉 콘택홀(도 4의 140)을 통해 상기 데이터 제 1 쇼팅바(129)와 연결되는 투명 제 1 데이터패드 단자전극(미도시)과 상기 짝수번째 제 2 접촉콘택홀(도 4의 141)을 통해 상기 데이터패드(119)와 상기 데이터 제 2 쇼팅바(130)를 연결하는 투명 제 2 데이터패드 단자전극(143)을 형성한다.
이때, 상기 데이터 제 2 쇼팅바(130)와 상기 투명 제 2 데이터패드 단자전극(143)의 교차부에는 상기 액티브층(133')과 보호층(137')이 적층된 패턴(151)이 삽입된 구조가 되므로, 상기 투명 단자전극과 그 하부의 쇼팅바가 접촉하는 불량이 발생하지 않는다.
전술한 바와 같이 본 발명에 따른 액정표시장치용 어레이기판을 제작할 수 있다.
따라서, 본 발명은 데이터배선과 정전기 방지배선을 연결하는 투명전극단자와, 상기 투명전극 단자의 하부의 게이트배선과의 접촉불량 가능성이 전무한 구조이므로, 액정표시장치의 제작수율을 향상시킬 수 있다.

Claims (9)

  1. 기판과;
    상기 기판에 형성되고, 게이트전극과 소스전극과 드레인전극으로 구성된 박막 트랜지스터와;
    상기 박막 트랜지스터의 드레인전극과 연결되고 투명금속으로 된 화소전극과;
    상기 박막 트랜지스터의 게이트전극과 연결되고, 끝단에서 소정면적을 가진 게이트패드가 연장 형성된 게이트배선과;
    상기 박막 트랜지스터의 드레인전극과 연결되고, 끝단에서 소정면적을 가진 데이터패드가 연장 형성된 데이터배선과;
    상기 게이트배선과 평행한 기판의 일측에 소정간격 이격되어 형성되고, 홀수번째 데이터배선을 모두 연결하는 데이터 제 1 쇼팅바와 짝수번째 데이터배선을 모두 연결하는 데이터 제 2 쇼팅바와;
    상기 데이터 제 1 , 제 2 쇼팅바와 상기 데이터배선을 각각 연결하는 아일랜드 형태의 전극단자와;
    상기 짝수번째 데이터패드와 상기 제 2 쇼팅바를 연결하는 전극단자가 교차하는 상기 제 1 쇼팅바 상부에 구성된 아일랜드 형태의 보호층과 액티브층의 적층 패턴
    을 포함하는 액정표시장치용 어레이기판.
  2. 제 1 항에 있어서,
    상기 데이터배선의 양측과 드레인전극의 측면은 게이트절연막과 액티브층과 금속층과 보호층이 수직하게 식각된 액정표시장치용 어레이기판
  3. 제 1 항에 있어서,
    상기 화소전극은 ITO, IZO등이 포함된 투명 도전성 금속그룹 중 선택된 하나인 액정 표시장치용 어레이기판.
  4. 청구항 1에 있어서,
    상기 화소전극은, 상기 데이터패드에 형성되고 데이터패드의 일부와 액티브층과 보호층을 식각하여 형성한 식각홈을 통해 상기 데이터패드와 측면 접촉하는 액정표시장치용 어레이기판.
  5. 기판을 구비하는 단계와;
    상기 기판 상에 제 1 금속층을 패턴하여, 끝단에 소정면적의 게이트패드가 연장 형성된 게이트배선과, 상기 게이트배선에서 돌출 형성된 게이트전극과, 상기게이트배선과 평행하고 기판의 일측에 소정간격 이격하여 형성한 데이터 제 1 쇼팅바와 데이터 제 2 쇼팅바를 형성하는 단계와;
    상기 게이트배선과 쇼팅바가 형성된 기판의 전면에 게이트절연막과 비정질실리콘층과 불순물이 함유된 비정질실리콘층과 제 2 도전성 금속층을 적층하는 단계와;
    상기 제 2 도전성 금속층을 패턴하여, 소정형상의 액티브채널을 노출하는 단계와;
    상기 노출된 액티브 패턴 중 불순물이 함유된 비정질실리콘층을 식각하는 단계와;
    상기 소스 및 드레인전극 등이 형성된 기판 상에 보호층을 형성하고 패턴하여, 상기 데이터패드에 구성된 데이터패드 콘택홀과, 상기 데이터 제 1, 제 2 쇼팅바 상부에 제 1 접촉콘택홀과 제 2 접촉콘택홀을 형성하고, 상기 화소영역 상부의 비정질실리콘층과 제 2 금속층과 보호층을 식각하고, 상기 짝수번째 데이터배선에 근접한 상기 데이터 제 1 쇼팅바의 상부에 아일랜드 형태로 적층된 보호층과 비정질실리콘층의 적층패턴을 형성하는 단계와;
    상기 소스 및 드레인전극 등이 형성된 기판 상에 투명 도전성금속을 증착하고 패턴하여, 상기 드레인전극과 접촉하고 상기 화소영역 상에 구성되는 화소전극과 상기 데이터배선과 상기 쇼팅바를 연결하는 투명 데이터패드 단자를 형성하는 단계를
    포함하는 액정표시장치용 어레이기판 제조방법.
  6. 제 5 항에 있어서,
    상기 다수의 데이터패드 단자전극은 상기 데이터패드 콘택홀과 제 1 접촉콘택홀 또는 제 2 접촉콘택홀과 동시에 충진되어 상기 홀수번째 데이터배선과 데이터 제 1 쇼팅바를 연결하고, 짝수번째 데이터배선과 데이터 제 2 쇼팅바를 연결하는 액정표시장치용 어레이기판 제조방법.
  7. 제 5 항에 있어서,
    데이터 제 1 쇼팅바의 상부에 구성된 아일랜드 형태의 액티브층과 보호층의 적층패턴은 상기 데이터배선과 상기 제 2 쇼팅바를 연결하는 데이터패드 단자의 하부에 형성된 액정표시장치용 어레이기판 제조방법.
  8. 제 5 항에 있어서,
    상기 데이터패드 단자는 ITO와 IZO등이 포함된 투명도전성 금속 그룹 중 선택된 하나인 액정표시장치용 어레이기판 제조방법.
  9. 제 5 항에 있어서,
    상기 데이터 제 1 쇼팅바의 상부 적층된 보호층과 액티브층 사이에 제 2 금속층이 더욱 구성된 액정표시장치.
KR1020000040117A 2000-07-13 2000-07-13 액정표장치용 어레이기판과 그 제조방법 KR100679518B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020000040117A KR100679518B1 (ko) 2000-07-13 2000-07-13 액정표장치용 어레이기판과 그 제조방법
US09/892,785 US6642972B2 (en) 2000-07-13 2001-06-28 Array substrate for a liquid crystal display and method for fabricating thereof with insulating stack made from TFT layers between crossed conductors
US10/652,311 US6760092B2 (en) 2000-07-13 2003-09-02 Method for fabricating an array substrate for a liquid crystal display with an insulating stack made from TFT layers between crossed conductors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000040117A KR100679518B1 (ko) 2000-07-13 2000-07-13 액정표장치용 어레이기판과 그 제조방법

Publications (2)

Publication Number Publication Date
KR20020006748A true KR20020006748A (ko) 2002-01-26
KR100679518B1 KR100679518B1 (ko) 2007-02-07

Family

ID=19677764

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000040117A KR100679518B1 (ko) 2000-07-13 2000-07-13 액정표장치용 어레이기판과 그 제조방법

Country Status (2)

Country Link
US (2) US6642972B2 (ko)
KR (1) KR100679518B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100877479B1 (ko) * 2002-05-27 2009-01-07 엘지디스플레이 주식회사 액정표시패널 및 그 제조 방법
KR100905469B1 (ko) * 2002-09-02 2009-07-02 삼성전자주식회사 박막 트랜지스터 기판 및 그의 제조 방법
US7626670B2 (en) 2004-11-08 2009-12-01 Samsung Electronics Co., Ltd. TFT array panel with improved connection to test lines and with the addition of auxiliary test lines commonly connected to each other through respective conductive layers which connect test lines to respective gate or data lines
KR101302550B1 (ko) * 2005-06-15 2013-09-02 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법
KR101433109B1 (ko) * 2007-10-16 2014-08-26 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
CN114594637A (zh) * 2022-02-18 2022-06-07 厦门天马微电子有限公司 显示基板、阵列基板及显示装置

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100704510B1 (ko) * 2001-02-12 2007-04-09 엘지.필립스 엘시디 주식회사 횡전계형 액정표시장치용 하부 기판 및 그의 제조방법
KR100443835B1 (ko) * 2002-04-17 2004-08-11 엘지.필립스 엘시디 주식회사 정전기 방지를 위한 박막트랜지스터 어레이 기판 및 그 제조방법
KR100745415B1 (ko) * 2002-12-27 2007-08-03 엘지.필립스 엘시디 주식회사 액정 표시패널의 데이터 패드부 및 그 제조방법
KR100558714B1 (ko) * 2003-10-14 2006-03-10 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조 방법
US7105367B2 (en) * 2003-12-30 2006-09-12 Lg.Philips Lcd Co., Ltd. Method of manufacturing array substrate for liquid crystal display device
KR100999271B1 (ko) * 2003-12-30 2010-12-07 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
US20050219200A1 (en) * 2004-03-31 2005-10-06 Weng Chien-Sen Fingerprint sensing pixel with a larger aperture
KR100686345B1 (ko) * 2004-10-27 2007-02-22 삼성에스디아이 주식회사 평판표시소자 및 그 제조방법
KR20060079040A (ko) * 2004-12-31 2006-07-05 엘지.필립스 엘시디 주식회사 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법
KR101090257B1 (ko) * 2005-01-20 2011-12-06 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20060107169A (ko) * 2005-04-08 2006-10-13 삼성전자주식회사 액정표시패널용 기판, 이의 제조방법 및 이를 갖는액정표시패널
US20070097308A1 (en) * 2005-10-31 2007-05-03 Wen-Hsiung Liu Thin film transistor array substrate and liquid crystal display
KR101159388B1 (ko) * 2005-12-27 2012-06-28 엘지디스플레이 주식회사 액정표시소자와 그 제조 방법
US7304492B2 (en) * 2006-03-06 2007-12-04 Chunghwa Picture Tubes, Ltd. Inspecting circuit layout for LCD panel and fabricating method for LCD panel
KR101241129B1 (ko) * 2006-06-28 2013-03-08 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
US8592262B2 (en) * 2006-11-16 2013-11-26 Au Optronics Corporation Residue isolation process in TFT LCD fabrication
CN101539697B (zh) * 2008-03-21 2012-04-04 北京京东方光电科技有限公司 一种薄膜晶体管液晶显示器像素结构及其制造方法
KR101375845B1 (ko) * 2009-09-15 2014-03-19 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
CN102193258B (zh) * 2010-03-05 2014-12-31 上海天马微电子有限公司 线缺陷判断装置及线缺陷判断方法
CN102096256B (zh) * 2010-11-09 2012-06-27 华映视讯（吴江）有限公司 主动组件阵列基板
US9275932B2 (en) * 2011-05-24 2016-03-01 Sharp Kabushiki Kaisha Active matrix substrate, and display device
CN102967978B (zh) * 2012-12-18 2015-08-26 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN103928453B (zh) * 2013-01-11 2016-09-28 北京京东方光电科技有限公司 一种阵列基板及其制造方法
CN103337479B (zh) * 2013-07-05 2016-03-30 合肥京东方光电科技有限公司 一种阵列基板、显示装置及阵列基板的制作方法
KR102118332B1 (ko) * 2013-08-12 2020-06-04 삼성디스플레이 주식회사 표시 기판 및 표시 기판의 제조 방법
CN103513454B (zh) 2013-08-29 2015-06-10 京东方科技集团股份有限公司 阵列基板及其检测方法和制备方法
KR101594672B1 (ko) * 2013-12-02 2016-02-17 엘지디스플레이 주식회사 표시장치
EP2878996B1 (en) 2013-12-02 2018-08-29 LG Display Co., Ltd. Display device and manufacturing and testing methods thereof
CN104218042B (zh) * 2014-09-02 2017-06-09 合肥鑫晟光电科技有限公司 一种阵列基板及其制备方法、显示装置
CN109154729B (zh) * 2016-10-10 2022-02-01 京东方科技集团股份有限公司 显示面板及其信号线的修复方法、显示装置
CN108351572B (zh) * 2016-10-14 2021-10-01 京东方科技集团股份有限公司 阵列基板及其修复方法
CN106324934A (zh) * 2016-11-08 2017-01-11 深圳市华星光电技术有限公司 短路棒结构及阵列基板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5486939A (en) * 1994-04-28 1996-01-23 Xerox Corporation Thin-film structure with insulating and smoothing layers between crossing conductive lines
JPH101998A (ja) * 1996-06-17 1998-01-06 Matsushita Electric Ind Co Ltd 衛生洗浄装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100877479B1 (ko) * 2002-05-27 2009-01-07 엘지디스플레이 주식회사 액정표시패널 및 그 제조 방법
KR100905469B1 (ko) * 2002-09-02 2009-07-02 삼성전자주식회사 박막 트랜지스터 기판 및 그의 제조 방법
US7626670B2 (en) 2004-11-08 2009-12-01 Samsung Electronics Co., Ltd. TFT array panel with improved connection to test lines and with the addition of auxiliary test lines commonly connected to each other through respective conductive layers which connect test lines to respective gate or data lines
US7894034B2 (en) 2004-11-08 2011-02-22 Samsung Electronics Co., Ltd. Thin film transistor array panel with improved connection to test lines having auxiliary test line with plural extending conductive layers in contact with at least one test line
KR101302550B1 (ko) * 2005-06-15 2013-09-02 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법
KR101433109B1 (ko) * 2007-10-16 2014-08-26 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
CN114594637A (zh) * 2022-02-18 2022-06-07 厦门天马微电子有限公司 显示基板、阵列基板及显示装置
CN114594637B (zh) * 2022-02-18 2023-11-21 厦门天马微电子有限公司 显示基板、阵列基板及显示装置

Also Published As

Publication number Publication date
US20020021376A1 (en) 2002-02-21
KR100679518B1 (ko) 2007-02-07
US20040041959A1 (en) 2004-03-04
US6760092B2 (en) 2004-07-06
US6642972B2 (en) 2003-11-04

Similar Documents

Publication Publication Date Title
KR100679518B1 (ko) 액정표장치용 어레이기판과 그 제조방법
KR100503128B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR101246719B1 (ko) 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법
KR100961946B1 (ko) 수직 배향형 액정 표시 장치
KR101269002B1 (ko) 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
JP3672302B2 (ja) 液晶表示装置用アレー基板とその製造方法
CN100476529C (zh) 面内切换型液晶显示装置用阵列基板的制造方法
KR100673331B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
KR20010081250A (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
KR20110048333A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR100582599B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100654158B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR101307961B1 (ko) 횡전계형 액정표시장치용 어레이 기판
KR100632216B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20120015162A (ko) 액정표시장치 및 그 제조방법
KR100626600B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR100776507B1 (ko) 액정표시장치 및 그 제조방법
KR20100021152A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
KR100621533B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR20020006376A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR20020050021A (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100642721B1 (ko) 액정 표시장치 제조방법
KR100443538B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100475837B1 (ko) 수리배선을 포함하는 액정표시장치용 어레이기판과 그제조방법
KR100913739B1 (ko) 횡전계방식 액정표시장치용 어레이기판과 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee