JP2771667B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2771667B2 JP2771667B2 JP2065225A JP6522590A JP2771667B2 JP 2771667 B2 JP2771667 B2 JP 2771667B2 JP 2065225 A JP2065225 A JP 2065225A JP 6522590 A JP6522590 A JP 6522590A JP 2771667 B2 JP2771667 B2 JP 2771667B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline
- substrate
- protrusion
- nucleus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
- Photovoltaic Devices (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、半導体装置の製造方法に関する。
（ロ）従来技術 近年、単結晶半導体によるデバイスに加えて、非結晶
材料である非晶質半導体や多結晶半導体（微結晶半導体
も含む）を材料とするデバイスの開発が進められてい
る。特にこれら非結晶材料は、単結晶半導体と比較して
大面積化が行い易いため従来の単結晶によるデバイスで
は実現が困難であったような分野で、その応用が広がっ
ている。
材料である非晶質半導体や多結晶半導体（微結晶半導体
も含む）を材料とするデバイスの開発が進められてい
る。特にこれら非結晶材料は、単結晶半導体と比較して
大面積化が行い易いため従来の単結晶によるデバイスで
は実現が困難であったような分野で、その応用が広がっ
ている。
特に、絶縁性基板上への多結晶膜の形成方法は、出発
材料となる非晶質半導体材料の再結晶化過程が含まれる
ため、成長のための核制御が重要な要素となる。例え
ば、多結晶化の方法については 「A Four−Terminal Thin−Film Tandem Solar Modul
e Using a−Si:H and c−Si」（Technical Digest of t
he International PVSEC−3,Tokyo,Japan,1987）に開示
されている。
材料となる非晶質半導体材料の再結晶化過程が含まれる
ため、成長のための核制御が重要な要素となる。例え
ば、多結晶化の方法については 「A Four−Terminal Thin−Film Tandem Solar Modul
e Using a−Si:H and c−Si」（Technical Digest of t
he International PVSEC−3,Tokyo,Japan,1987）に開示
されている。
従来、多結晶シリコンの膜形成方法は、高温形成法と
低温形成法の２種類に大別される。前者は、原理的に
は、シリコン材料を一度高温で溶融した後、その冷却過
程を制御することによって多結晶成長させるものであ
る。一方、低温法は、基板上に第１にプラズマガス分解
法や、スパッタ蒸着法、あるいは、低温での熱CVD法を
用いることによって、非晶質シリコンを成膜し、第２に
前記非晶質シリコンを核とし固相成長によって多結晶化
膜を形成させる２段階による方法である。
低温形成法の２種類に大別される。前者は、原理的に
は、シリコン材料を一度高温で溶融した後、その冷却過
程を制御することによって多結晶成長させるものであ
る。一方、低温法は、基板上に第１にプラズマガス分解
法や、スパッタ蒸着法、あるいは、低温での熱CVD法を
用いることによって、非晶質シリコンを成膜し、第２に
前記非晶質シリコンを核とし固相成長によって多結晶化
膜を形成させる２段階による方法である。
前記低温法が、初期膜形成過程と固相成長過程との２
段階の過程を採用する理由は、初期膜の前記形成方法の
みによる製造方法では、良質な多結晶膜が製造できない
ためである。前記低温形成方法は、２段階による過程を
行うために複雑であるが、耐熱性の優れた高価な基板を
用いる必要がない特徴を有している。
段階の過程を採用する理由は、初期膜の前記形成方法の
みによる製造方法では、良質な多結晶膜が製造できない
ためである。前記低温形成方法は、２段階による過程を
行うために複雑であるが、耐熱性の優れた高価な基板を
用いる必要がない特徴を有している。
しかしながら、いずれの形成法においても多結晶シリ
コンの形成は、基板上に初期に発生した核の出来いかん
によって大きく影響を受ける。つまり、形成の初期に発
生する核が、基板上に無作為に発生するため、その各々
の核からシリコンの多結晶粒が成長するためである。す
なわち、多結晶半導体膜は、多結晶粒の集合体からなっ
ている。一般的にこのような核に起因して成長する多結
晶粒は、隣接する核から同様に成長した他の多結晶粒と
接するに至るサイズにまで成長する。このために、隣接
する核間距離が短い場合、多結晶粒は前記距離に依存し
た小さなものとなり、以後膜厚方向のみに成長する。さ
らにこのような偶発的に発生した核に依存した多結晶粒
成長は、多結晶粒サイズが不均一で、これら多結晶粒の
集合体である多結晶膜が、膜特性の安定性に欠けるとい
う欠点を有している。
コンの形成は、基板上に初期に発生した核の出来いかん
によって大きく影響を受ける。つまり、形成の初期に発
生する核が、基板上に無作為に発生するため、その各々
の核からシリコンの多結晶粒が成長するためである。す
なわち、多結晶半導体膜は、多結晶粒の集合体からなっ
ている。一般的にこのような核に起因して成長する多結
晶粒は、隣接する核から同様に成長した他の多結晶粒と
接するに至るサイズにまで成長する。このために、隣接
する核間距離が短い場合、多結晶粒は前記距離に依存し
た小さなものとなり、以後膜厚方向のみに成長する。さ
らにこのような偶発的に発生した核に依存した多結晶粒
成長は、多結晶粒サイズが不均一で、これら多結晶粒の
集合体である多結晶膜が、膜特性の安定性に欠けるとい
う欠点を有している。
（ハ）発明が解決しようとする課題 従来の偶発的に発生する核に依存した多結晶粒の形成
法では、上述した理由で膜質の再現性が悪いものであっ
た。本発明は、前記低温法における膜形成の初期段階で
の核発生を、好ましい多結晶粒のサイズとなるように核
間距離、核の発生密度を制御する技術を提供するもので
ある。
法では、上述した理由で膜質の再現性が悪いものであっ
た。本発明は、前記低温法における膜形成の初期段階で
の核発生を、好ましい多結晶粒のサイズとなるように核
間距離、核の発生密度を制御する技術を提供するもので
ある。
（ニ）課題を解決するための手段 本発明による製造方法の特徴は、基板上に、多結晶半
導体膜、導電性膜の積層膜を形成した半導体装置の製造
方法において、前記半導体膜が、前記基板上に分散形成
された突部にプラズマガス分解法による非晶質半導体膜
を局所成膜し、次に前記非晶質半導体膜を核として、シ
リコン層を固相成長することにより形成されるところに
ある。
導体膜、導電性膜の積層膜を形成した半導体装置の製造
方法において、前記半導体膜が、前記基板上に分散形成
された突部にプラズマガス分解法による非晶質半導体膜
を局所成膜し、次に前記非晶質半導体膜を核として、シ
リコン層を固相成長することにより形成されるところに
ある。
（ホ）作用 プラズマガス分解法は、一般に、ある一定の真空状態
に保持された真空槽に反応ガスを導入し、該真空槽に設
置された２枚の平行平板電極に高周波電力を印加する。
次に、これによるプラズマのエネルギーによって前記反
応ガスを分解し、膜を成長させる方法である。
に保持された真空槽に反応ガスを導入し、該真空槽に設
置された２枚の平行平板電極に高周波電力を印加する。
次に、これによるプラズマのエネルギーによって前記反
応ガスを分解し、膜を成長させる方法である。
本発明におけるように微小な突部を有した基板上への
プラズマガス分解法による膜形成では、前記突部にプラ
ズマの電界が集中し、短期間に該突部に膜成長が開始す
る。前記突部に形成された非晶質シリコンは、後工程の
固相成長のための核としての役割を果たすことになる。
このために、前記基板上における前記突部の配置及び個
数を制御することによって、所望のサイズの多結晶粒を
得ることが可能となる。
プラズマガス分解法による膜形成では、前記突部にプラ
ズマの電界が集中し、短期間に該突部に膜成長が開始す
る。前記突部に形成された非晶質シリコンは、後工程の
固相成長のための核としての役割を果たすことになる。
このために、前記基板上における前記突部の配置及び個
数を制御することによって、所望のサイズの多結晶粒を
得ることが可能となる。
また、例え予め核形成した箇所以外で、従来からの偶
発的な要素による核形成が生じた場合においても、該核
は、本発明による核と比較して極めて小さいものであ
り、且つ本発明での核は、極めて初期の成膜段階で形成
できるものであるために、以後の膜形成では、ほとんど
偶発的な原因によって生じた核による影響は受けない。
発的な要素による核形成が生じた場合においても、該核
は、本発明による核と比較して極めて小さいものであ
り、且つ本発明での核は、極めて初期の成膜段階で形成
できるものであるために、以後の膜形成では、ほとんど
偶発的な原因によって生じた核による影響は受けない。
（ヘ）実施例 本発明の実施例を図面に示す。図面中の（１）は、ガ
ラス、セラミックスなどの基板であり、（２）は、基板
（１）上に、レーザ照射による基板溶融によって形成さ
れた突部である。レーザ法による突部（２）の代表的な
形成条件は、SHG−YAGレーザの場合、照射強度1W,照射
時間40nsである。該突部（２）の高さは、これらパラメ
ータを変化させることによって、容易に制御可能であ
る。レーザの種類についてもSHG−YAGレーザに限る必要
のないことは言うまでもない。
ラス、セラミックスなどの基板であり、（２）は、基板
（１）上に、レーザ照射による基板溶融によって形成さ
れた突部である。レーザ法による突部（２）の代表的な
形成条件は、SHG−YAGレーザの場合、照射強度1W,照射
時間40nsである。該突部（２）の高さは、これらパラメ
ータを変化させることによって、容易に制御可能であ
る。レーザの種類についてもSHG−YAGレーザに限る必要
のないことは言うまでもない。
また突部（２）は、レーザ法に限るだけのものではな
くその他に、従来のフォト・リソグラフィ技術によるパ
ターニングによって基板（１）の表面をエッチングし、
所望の位置に突部（２）を形成することも可能である。
くその他に、従来のフォト・リソグラフィ技術によるパ
ターニングによって基板（１）の表面をエッチングし、
所望の位置に突部（２）を形成することも可能である。
また、突部（２）のサイズとしては、プラズマにおけ
る電界の集中効果をあげるために、突部の高さを0.1μ
ｍ〜1mmの範囲とすることが、また形状は、ほぼ円錐状
となることが好ましい。
る電界の集中効果をあげるために、突部の高さを0.1μ
ｍ〜1mmの範囲とすることが、また形状は、ほぼ円錐状
となることが好ましい。
特に、突部の高さは、本発明者らの実験によれば、0.
1μｍ以下では、前記プラズマの電界集中効果が起こり
にくく、一方1mm以上では、突部（２）に複数個の核が
発生してしまうことが確認されたためである。
1μｍ以下では、前記プラズマの電界集中効果が起こり
にくく、一方1mm以上では、突部（２）に複数個の核が
発生してしまうことが確認されたためである。
次に、（３）は、突部（２）を有する基板（１）上で
プラズマによるシリコン化合物ガスを分解することによ
り、突部（２）上に局所成膜された非晶質シリコンであ
る。非晶質シリコン（３）は、多結晶粒の核となるもの
である。非晶質シリコン（３）の代表的な形成条件は、
基板温度400℃,SiH4（シラン）20 sccm,圧力1Torr,放
電パワー100Wである。また非晶質シリコン（３）の形成
膜厚は、100Å〜5000Åの範囲が好ましい。
プラズマによるシリコン化合物ガスを分解することによ
り、突部（２）上に局所成膜された非晶質シリコンであ
る。非晶質シリコン（３）は、多結晶粒の核となるもの
である。非晶質シリコン（３）の代表的な形成条件は、
基板温度400℃,SiH4（シラン）20 sccm,圧力1Torr,放
電パワー100Wである。また非晶質シリコン（３）の形成
膜厚は、100Å〜5000Åの範囲が好ましい。
（４）は、その後、熱CVD法を使用することによっ
て、非晶質シリコン（３）を中心として形成された多結
晶粒の集合体からなる多結晶シリコンである。多結晶シ
リコン（４）の代表的な形成条件は、基板温度600℃，
ジシラン（Si2H6） 20sccm,圧力1Torrである。特に図
面に示す本実施例では、多結晶シリコン（４）の成膜途
中において価電子制御のためのドーピングを行ってお
り、（4a）、（4b）は各々順次形成されたｐ型及びｎ型
多結晶シリコンである。ドーピングは、例えばフォスフ
ィン（PH3）やジボラン（B2H6）ガスをジシランに添加
する等によって行える。（５）は、最後に多結晶シリコ
ン（４）上に形成された透明導電膜である。
て、非晶質シリコン（３）を中心として形成された多結
晶粒の集合体からなる多結晶シリコンである。多結晶シ
リコン（４）の代表的な形成条件は、基板温度600℃，
ジシラン（Si2H6） 20sccm,圧力1Torrである。特に図
面に示す本実施例では、多結晶シリコン（４）の成膜途
中において価電子制御のためのドーピングを行ってお
り、（4a）、（4b）は各々順次形成されたｐ型及びｎ型
多結晶シリコンである。ドーピングは、例えばフォスフ
ィン（PH3）やジボラン（B2H6）ガスをジシランに添加
する等によって行える。（５）は、最後に多結晶シリコ
ン（４）上に形成された透明導電膜である。
本実施例により製造された装置は、p,n接合を有する
光起電力素子として好適である。
光起電力素子として好適である。
本発明者は、実験により、多結晶粒のサイズが、突部
（２）の隣接間隔を0.5μm,10μm,100μｍのそれぞれと
した場合、約0.2μm,約５μm,約50μｍとなることを確
認した。
（２）の隣接間隔を0.5μm,10μm,100μｍのそれぞれと
した場合、約0.2μm,約５μm,約50μｍとなることを確
認した。
本実施例では、ガラスなどの絶縁性基板で説明した
が、ステンレスなどの導電性基板でも可能であり、さら
に絶縁性基板上に導電性膜をコートし、同様な突部を形
成する場合でも全く同様の効果が得られる。
が、ステンレスなどの導電性基板でも可能であり、さら
に絶縁性基板上に導電性膜をコートし、同様な突部を形
成する場合でも全く同様の効果が得られる。
さらに本発明は、光起電力素子に限るものではなく多
結晶シリコン薄膜トランジスタ素子などのチャネル用半
導体膜としても用いることができることは言うまでもな
い。
結晶シリコン薄膜トランジスタ素子などのチャネル用半
導体膜としても用いることができることは言うまでもな
い。
（ト）発明の効果 本発明による方法では、多結晶粒の成長位置およびサ
イズを所望のものとすることができるとともに、突部の
距離間隔の制御により多結晶粒のサイズを均一化するこ
とができる。
イズを所望のものとすることができるとともに、突部の
距離間隔の制御により多結晶粒のサイズを均一化するこ
とができる。
一般に多結晶粒のサイズは、それが大きいものほど電
気的特性がよいとされているが、本発明による多結晶膜
においては、１μｍ以上の大きな多結晶粒を再現性よく
得ることができる。
気的特性がよいとされているが、本発明による多結晶膜
においては、１μｍ以上の大きな多結晶粒を再現性よく
得ることができる。
さらに、本発明による方法は、基本的に基板面積によ
る制限を受けないために、例えば大面積液晶ディスプレ
イのスイッチング素子の製造においても有効に適用され
る。
る制限を受けないために、例えば大面積液晶ディスプレ
イのスイッチング素子の製造においても有効に適用され
る。
図面は、本発明の一実施例で方法を説明するための光電
変換素子の断面図である。
変換素子の断面図である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−76715（ＪＰ，Ａ) 特開 昭63−182872（ＪＰ，Ａ) 特開 平１−149483（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 31/04 H01L 21/20
Claims (1)
- 【請求項１】基板上に、多結晶半導体膜、導電性膜の積
層膜を形成した半導体装置の製造方法において、前記半
導体膜は、前記基板上に分散形成された突部にプラズマ
ガス分解法による非晶質半導体膜を局所成膜し、次に前
記非晶質半導体膜を核として、シリコン層を固相成長す
ることにより形成されることを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2065225A JP2771667B2 (ja) | 1990-03-15 | 1990-03-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2065225A JP2771667B2 (ja) | 1990-03-15 | 1990-03-15 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03266476A JPH03266476A (ja) | 1991-11-27 |
| JP2771667B2 true JP2771667B2 (ja) | 1998-07-02 |
Family
ID=13280764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2065225A Expired - Fee Related JP2771667B2 (ja) | 1990-03-15 | 1990-03-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2771667B2 (ja) |
-
1990
- 1990-03-15 JP JP2065225A patent/JP2771667B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03266476A (ja) | 1991-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5248621A (en) | Method for producing solar cell devices of crystalline material | |
| US6815788B2 (en) | Crystalline silicon thin film semiconductor device, crystalline silicon thin film photovoltaic device, and process for producing crystalline silicon thin film semiconductor device | |
| JPH04245683A (ja) | 太陽電池の製造方法 | |
| JPH0714764A (ja) | 薄膜多結晶シリコン及びその製造方法 | |
| JP2012506629A (ja) | 半導体デバイス製造方法、半導体デバイス、及び半導体デバイス製造設備 | |
| JPH03292741A (ja) | 半導体装置の製造方法 | |
| JP4314716B2 (ja) | 結晶シリコン薄膜光起電力素子 | |
| JP2771667B2 (ja) | 半導体装置の製造方法 | |
| JP2917388B2 (ja) | 半導体装置の製造方法 | |
| JP3102772B2 (ja) | シリコン系半導体薄膜の製造方法 | |
| JP2002261305A (ja) | 薄膜多結晶シリコン太陽電池及びその製造方法 | |
| KR100469503B1 (ko) | 비정질막을결정화하는방법 | |
| JP3354282B2 (ja) | 光起電力素子の製造方法 | |
| JP2720473B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2707632B2 (ja) | 半導体装置の製造方法 | |
| JP3234403B2 (ja) | 半導体薄膜の製造方法 | |
| JP3105310B2 (ja) | 多結晶半導体膜および薄膜トランジスタ作製方法 | |
| JP2892922B2 (ja) | 光起電力素子の製造方法 | |
| JP2675174B2 (ja) | 太陽電池の製造方法 | |
| JP2889718B2 (ja) | 光起電力装置の製造方法 | |
| JP2758161B2 (ja) | 半導体装置の製造方法 | |
| JP3007525B2 (ja) | 不純物ドープ多結晶シリコン薄膜の製造方法 | |
| JPH0435019A (ja) | 薄膜トランジスター | |
| JPH04286335A (ja) | 薄膜半導体装置の製造方法 | |
| JPH02238617A (ja) | 半導体薄膜の結晶成長方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |