JP2771130B2 - セルフ リフレッシュ可能なデュアル ポート動的ｃａｍセル及びリフレッシュ装置 - Google Patents
セルフ リフレッシュ可能なデュアル ポート動的ｃａｍセル及びリフレッシュ装置Info
- Publication number
- JP2771130B2 JP2771130B2 JP7175003A JP17500395A JP2771130B2 JP 2771130 B2 JP2771130 B2 JP 2771130B2 JP 7175003 A JP7175003 A JP 7175003A JP 17500395 A JP17500395 A JP 17500395A JP 2771130 B2 JP2771130 B2 JP 2771130B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- refresh
- mos transistor
- cam cell
- dynamic cam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
- G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
- G11C15/043—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements using capacitive charge storage elements
Description
【０００１】
【発明の属する技術分野】本発明はディジタル システ
ムのキャッシュ メモリ、及び可変長さ符号器に用いら
れるＣＡＭ（ＣＡＭ：Ｃｏｎｔｅｎｔ Ａｄｄｒｅｓｓ
ａｂｌｅ Ｍｅｍｏｒｙ）セル及びＣＡＭセル アレイ
装置に関し、特に最少化された占有面積を有しセルフ
リフレッシュが可能なデュアル ポート動的ＣＡＭセル
及びそのアレイのリフレッシュ装置に関する。
ムのキャッシュ メモリ、及び可変長さ符号器に用いら
れるＣＡＭ（ＣＡＭ：Ｃｏｎｔｅｎｔ Ａｄｄｒｅｓｓ
ａｂｌｅ Ｍｅｍｏｒｙ）セル及びＣＡＭセル アレイ
装置に関し、特に最少化された占有面積を有しセルフ
リフレッシュが可能なデュアル ポート動的ＣＡＭセル
及びそのアレイのリフレッシュ装置に関する。
【０００２】
【従来の技術】通常のＣＡＭセルはディジタル システ
ムに含まれたキャッシュ メモリ（ｃａｃｈｅ ｍｅｍ
ｏｒｙ）、プログラマブル可変長さデコーダ（ｐｒｏｇ
ｒａｍｍａｂｌｅ ｖａｉａｂｌｅ ｌｅｒｉａｂｌｅ
ｄｅｃｏｄｅｒ）、リプログラマブル（ｒｅｐｒｏｇ
ｒａｍｍａｂｌｅ）、ＰＬＡ（ｐｒｏｇｒａｍｍａｂｌ
ｅ ｌｏｇｉｃ ａｒｒａｙ）等に用いられている。ま
た、前記ＣＡＭはメモリセル アレイのサイズ（ｍｅｍ
ｏｒｙ ａｒｒａｙ ｓｉｚｅ）が大きい場合、セル
サイズ（ｃｅｌｌ ｓｉｚｅ）を小さくするため動的メ
モリ セル（ｄｙｎａｍｉｃ ｍｅｍｏｒｙ ｃｅｌ
ｌ）を用いる。また、前記動的メモリ セルはリフレッ
シュ（ｒｅｆｒｅｓｈ）を必要とする。
ムに含まれたキャッシュ メモリ（ｃａｃｈｅ ｍｅｍ
ｏｒｙ）、プログラマブル可変長さデコーダ（ｐｒｏｇ
ｒａｍｍａｂｌｅ ｖａｉａｂｌｅ ｌｅｒｉａｂｌｅ
ｄｅｃｏｄｅｒ）、リプログラマブル（ｒｅｐｒｏｇ
ｒａｍｍａｂｌｅ）、ＰＬＡ（ｐｒｏｇｒａｍｍａｂｌ
ｅ ｌｏｇｉｃ ａｒｒａｙ）等に用いられている。ま
た、前記ＣＡＭはメモリセル アレイのサイズ（ｍｅｍ
ｏｒｙ ａｒｒａｙ ｓｉｚｅ）が大きい場合、セル
サイズ（ｃｅｌｌ ｓｉｚｅ）を小さくするため動的メ
モリ セル（ｄｙｎａｍｉｃ ｍｅｍｏｒｙ ｃｅｌ
ｌ）を用いる。また、前記動的メモリ セルはリフレッ
シュ（ｒｅｆｒｅｓｈ）を必要とする。
【０００３】また、一般的にはＤＲＡＭがデータのライ
ト（ｗｒｉｔｅ）及びリード（ｒｅａｄ）を主要機能に
する反面、前記ＣＡＭはメモリ内容（ｃｏｎｔｅｎｔ）
と一致するマッチ アドレスを見つけることを主要機能
とする。前記機能等が行われる途中で前記リフレッシュ
サイクルを挿入することは非常に難しい。前記機能等
が行われる途中で前記リフレッシュ サイクルを挿入し
ようとする場合、非常に複雑な制御体系が所要された
り、又は動的ＣＡＭセルを含むシステムの遂行能力が低
下する。さらに、大部分のダイナミック タイプのＣＡ
Ｍセルは一般ＤＲＡＭより貯蔵容量が非常に小さいの
で、リフレッシュは一層頻繁に起こるようになる。ま
た、動的ＣＡＭセルの場合、外部のリフレッシュの供給
なしに外部的な側面でスタティックな特性動作を有する
ようセルフ リフレッシュを行うことができるが、セル
フ リフレッシュ動作は読み取り動作に影響を及ぼすよ
うになる問題点を派生させる。参考に、図１に示した動
的ＣＡＭセルフ リフレッシュ動作を説明すると、次の
通りである。
ト（ｗｒｉｔｅ）及びリード（ｒｅａｄ）を主要機能に
する反面、前記ＣＡＭはメモリ内容（ｃｏｎｔｅｎｔ）
と一致するマッチ アドレスを見つけることを主要機能
とする。前記機能等が行われる途中で前記リフレッシュ
サイクルを挿入することは非常に難しい。前記機能等
が行われる途中で前記リフレッシュ サイクルを挿入し
ようとする場合、非常に複雑な制御体系が所要された
り、又は動的ＣＡＭセルを含むシステムの遂行能力が低
下する。さらに、大部分のダイナミック タイプのＣＡ
Ｍセルは一般ＤＲＡＭより貯蔵容量が非常に小さいの
で、リフレッシュは一層頻繁に起こるようになる。ま
た、動的ＣＡＭセルの場合、外部のリフレッシュの供給
なしに外部的な側面でスタティックな特性動作を有する
ようセルフ リフレッシュを行うことができるが、セル
フ リフレッシュ動作は読み取り動作に影響を及ぼすよ
うになる問題点を派生させる。参考に、図１に示した動
的ＣＡＭセルフ リフレッシュ動作を説明すると、次の
通りである。
【０００４】初期に動的貯蔵ノード（ａ、ｂ）にデータ
を記録しておき、マッチライン（１７）がハイ電圧でプ
リチャージ（ｐｒｅｃｈａｒｇｅ）されるようにする。
データを貯蔵した後、ＣＡＭがマッチ オペレーション
を行う時にはワードライン（１５）は“０”になり動的
貯蔵ノード（ａ、ｂ）にはこれ以上データが記録されな
いようにし、比較するデータを真偽及び補数のビットラ
イン（１１、１３）に供給する。
を記録しておき、マッチライン（１７）がハイ電圧でプ
リチャージ（ｐｒｅｃｈａｒｇｅ）されるようにする。
データを貯蔵した後、ＣＡＭがマッチ オペレーション
を行う時にはワードライン（１５）は“０”になり動的
貯蔵ノード（ａ、ｂ）にはこれ以上データが記録されな
いようにし、比較するデータを真偽及び補数のビットラ
イン（１１、１３）に供給する。
【０００５】前記貯蔵ノード（ａ、ｂ）に貯蔵されたデ
ータが前記真偽及び補数のビットライン（１１、１３）
に入力されるデータと同じである場合、マッチ ライン
（１７）は初期プリチャージされたハイ電圧を維持す
る。これとは別に、前記貯蔵ノード（ａ、ｂ）に貯蔵さ
れたデータが前記真偽及び補数のビットライン（１１、
１３）に入力されるデータと異なる場合、マッチライン
（１７）は“０”でディスチャージ（ｄｉｓｃｈａｒｇ
ｅ）される。例えば、真偽のビットライン（１１）側に
ハイが、また補数のビットライン（１３）側にローが初
期に記録されたとすれば、動的貯蔵ノード（ａ）はロー
が、また動的貯蔵ノード（ｂ）にはハイが貯蔵される。
マッチ オペレーションで真偽のビットライン（１１）
側にハイ値が、また補数のビットライン（１３）側にロ
ー値が入力された場合、ＭＯＳトランジスタ（Ｑ２、Ｑ
３）がオープンされるのでマッチライン（１７）はハイ
インピーダンスを維持する（初期プリチャージされた
ので、ハイ値）。これとは別に、前記真偽のビットライ
ン（１１）側にロー値が、また前記補数のビットライン
（１３）側にハイ値が入力された場合、ＭＯＳトラン
ジスタ（Ｑ３、Ｑ４）がオン（Ｏｎ）されることによ
り、前記マッチライン（１７）はロー値でディスチャー
ジされる。
ータが前記真偽及び補数のビットライン（１１、１３）
に入力されるデータと同じである場合、マッチ ライン
（１７）は初期プリチャージされたハイ電圧を維持す
る。これとは別に、前記貯蔵ノード（ａ、ｂ）に貯蔵さ
れたデータが前記真偽及び補数のビットライン（１１、
１３）に入力されるデータと異なる場合、マッチライン
（１７）は“０”でディスチャージ（ｄｉｓｃｈａｒｇ
ｅ）される。例えば、真偽のビットライン（１１）側に
ハイが、また補数のビットライン（１３）側にローが初
期に記録されたとすれば、動的貯蔵ノード（ａ）はロー
が、また動的貯蔵ノード（ｂ）にはハイが貯蔵される。
マッチ オペレーションで真偽のビットライン（１１）
側にハイ値が、また補数のビットライン（１３）側にロ
ー値が入力された場合、ＭＯＳトランジスタ（Ｑ２、Ｑ
３）がオープンされるのでマッチライン（１７）はハイ
インピーダンスを維持する（初期プリチャージされた
ので、ハイ値）。これとは別に、前記真偽のビットライ
ン（１１）側にロー値が、また前記補数のビットライン
（１３）側にハイ値が入力された場合、ＭＯＳトラン
ジスタ（Ｑ３、Ｑ４）がオン（Ｏｎ）されることによ
り、前記マッチライン（１７）はロー値でディスチャー
ジされる。
【０００６】
【発明が解決しようとする課題】図１に示した前記動的
貯蔵ノード（ａ、ｂ）をリフレッシュするためには、Ｃ
ＡＭのノーマル（ｎｏｒｍａｌ）動作であるマッチ動作
の間にリフレッシュ サイクルを挿入してワードライン
（１５）をオンさせ、そして、真偽及び補数のビットラ
イン（１１、１３）にアドレス データを供給しなけれ
ばＣＡＭセルのリフレッシュを達成することができな
い。しかし、ノーマル マッチ動作において、ＣＡＭセ
ルの貯蔵ノードは読み取り動作を行うことができる。こ
のようなＣＡＭセルの読み取り動作は前記リフレッシュ
動作の影響を受けることになる。
貯蔵ノード（ａ、ｂ）をリフレッシュするためには、Ｃ
ＡＭのノーマル（ｎｏｒｍａｌ）動作であるマッチ動作
の間にリフレッシュ サイクルを挿入してワードライン
（１５）をオンさせ、そして、真偽及び補数のビットラ
イン（１１、１３）にアドレス データを供給しなけれ
ばＣＡＭセルのリフレッシュを達成することができな
い。しかし、ノーマル マッチ動作において、ＣＡＭセ
ルの貯蔵ノードは読み取り動作を行うことができる。こ
のようなＣＡＭセルの読み取り動作は前記リフレッシュ
動作の影響を受けることになる。
【０００７】従って、本発明の目的は、動的貯蔵ノード
の読み取り動作に影響を及ぼさないようにセルフ リフ
レッシュすることができるセルフ リフレッシュ可能な
デュアル ポート動的ＣＡＭセルを提供することにあ
る。
の読み取り動作に影響を及ぼさないようにセルフ リフ
レッシュすることができるセルフ リフレッシュ可能な
デュアル ポート動的ＣＡＭセルを提供することにあ
る。
【０００８】本発明の他の目的は、デュアル ポート動
的ＣＡＭセル アレイをリフレッシュ可能な動的ＣＡＭ
セル アレイのフリレッシュ装置を提供することにあ
る。
的ＣＡＭセル アレイをリフレッシュ可能な動的ＣＡＭ
セル アレイのフリレッシュ装置を提供することにあ
る。
【０００９】
【課題を解決するための手段】前記第１目的を達成する
ため、本発明のセルフ リフレッシュ可能なデュアルポ
ート動的ＣＡＭセルは、第１真偽のビットデータを貯蔵
するための第１ＭＯＳトランジスタと、第１補数のビッ
トデータを貯蔵するための第２ＭＯＳトランジスタと、
第１補数のビットラインからのデータにより、前記第１
ＭＯＳトランジスタに貯蔵されたデータをマッチライン
側に伝送する第３ＭＯＳトランジスタと、第１真偽のビ
ットラインからのデータにより、前記第２ＭＯＳトラン
ジスタに貯蔵されたデータをマッチライン側に伝送する
第４ＭＯＳトランジスタと、第１リードラインからの信
号により、前記第１真偽のビットラインからのデータを
前記第１ＭＯＳトランジスタに貯蔵するための第５ＭＯ
Ｓトランジスタと、前記第１ワードラインからの信号に
より、前記第１補数のビットラインからのデータを前記
第２ＭＯＳトランジスタに貯蔵するための第６ＭＯＳト
ランジスタと、第２ワードラインからの信号により、第
２真偽のビットラインからのデータに前記第１ＭＯＳト
ランジスタに貯蔵されたデータをリフレッシュする第７
ＭＯＳトランジスタと、前記第２ワードラインからの信
号により第２補数のビットラインからのデータに前記第
２ＭＯＳトランジスタに貯蔵されたデータをリフレッシ
ュする第８ＭＯＳトランジスタとを備える。
ため、本発明のセルフ リフレッシュ可能なデュアルポ
ート動的ＣＡＭセルは、第１真偽のビットデータを貯蔵
するための第１ＭＯＳトランジスタと、第１補数のビッ
トデータを貯蔵するための第２ＭＯＳトランジスタと、
第１補数のビットラインからのデータにより、前記第１
ＭＯＳトランジスタに貯蔵されたデータをマッチライン
側に伝送する第３ＭＯＳトランジスタと、第１真偽のビ
ットラインからのデータにより、前記第２ＭＯＳトラン
ジスタに貯蔵されたデータをマッチライン側に伝送する
第４ＭＯＳトランジスタと、第１リードラインからの信
号により、前記第１真偽のビットラインからのデータを
前記第１ＭＯＳトランジスタに貯蔵するための第５ＭＯ
Ｓトランジスタと、前記第１ワードラインからの信号に
より、前記第１補数のビットラインからのデータを前記
第２ＭＯＳトランジスタに貯蔵するための第６ＭＯＳト
ランジスタと、第２ワードラインからの信号により、第
２真偽のビットラインからのデータに前記第１ＭＯＳト
ランジスタに貯蔵されたデータをリフレッシュする第７
ＭＯＳトランジスタと、前記第２ワードラインからの信
号により第２補数のビットラインからのデータに前記第
２ＭＯＳトランジスタに貯蔵されたデータをリフレッシ
ュする第８ＭＯＳトランジスタとを備える。
【００１０】前記二番目の目的を達成するため、本発明
の動的ＣＡＭセル アレイ リフレッシュ装置は、多数
の請求項１に記載のセルフ リフレッシュ可能なデュア
ルポート動的ＣＡＭセルを備えた動的ＣＡＭセル アレ
イと、動的ＣＡＭセル アレイに初期データを貯蔵する
ため、ライト アドレスを発生させ、動的ＣＡＭセル
アレイの第１ワードラインを駆動する第１ワードライン
駆動手段と、動的ＣＡＭセル アレイをリフレッシュす
るため、アドレスを発生して動的ＣＡＭセルアレイの第
２ワードラインを駆動するリフレッシュ用ワードライン
駆動手段と、リフレッシュ動作に必要なクロックを発生
するクロック発生手段と、クロック発生手段からの出力
信号に応答し、リフレッシュ用第２ワードライン駆動手
段に供給するリフレッシュ制御手段と、動的ＣＡＭセル
アレイの夫々ＣＡＭセルのビットライン上のデータを
感知し、感知されたデータをリフレッシュするためのリ
フレッシュ センス増幅手段と、動的ＣＡＭセル アレ
イに貯蔵されたデータ、及び動的ＣＡＭセル アレイに
貯蔵されたデータと比較されるデータを動的ＣＡＭセル
アレイに供給するデータ入力手段とを備える。
の動的ＣＡＭセル アレイ リフレッシュ装置は、多数
の請求項１に記載のセルフ リフレッシュ可能なデュア
ルポート動的ＣＡＭセルを備えた動的ＣＡＭセル アレ
イと、動的ＣＡＭセル アレイに初期データを貯蔵する
ため、ライト アドレスを発生させ、動的ＣＡＭセル
アレイの第１ワードラインを駆動する第１ワードライン
駆動手段と、動的ＣＡＭセル アレイをリフレッシュす
るため、アドレスを発生して動的ＣＡＭセルアレイの第
２ワードラインを駆動するリフレッシュ用ワードライン
駆動手段と、リフレッシュ動作に必要なクロックを発生
するクロック発生手段と、クロック発生手段からの出力
信号に応答し、リフレッシュ用第２ワードライン駆動手
段に供給するリフレッシュ制御手段と、動的ＣＡＭセル
アレイの夫々ＣＡＭセルのビットライン上のデータを
感知し、感知されたデータをリフレッシュするためのリ
フレッシュ センス増幅手段と、動的ＣＡＭセル アレ
イに貯蔵されたデータ、及び動的ＣＡＭセル アレイに
貯蔵されたデータと比較されるデータを動的ＣＡＭセル
アレイに供給するデータ入力手段とを備える。
【００１１】前記構成により、本発明のセルフ リフレ
ッシュ可能なデューアルポート動的ＣＡＭセルは少ない
占有領域を有し、リフレッシュ用期間を別途に必要とせ
ずに遂行能力をそのまま維持しながらセルフ リフレッ
シュをすることができる。また、本発明のセルフ リフ
レッシュ可能なデュアル ポート動的ＣＡＭセルは正常
動作及びリフレッシュ動作を独立的に行い別途のリフレ
ッシュ周期を必要とせず、またドントケア及びアンマッ
チ動作が必要であり、大きいＣＡＭセル アレイの場合
ＣＡＭセル アレイの占有面積を最少化することができ
る。
ッシュ可能なデューアルポート動的ＣＡＭセルは少ない
占有領域を有し、リフレッシュ用期間を別途に必要とせ
ずに遂行能力をそのまま維持しながらセルフ リフレッ
シュをすることができる。また、本発明のセルフ リフ
レッシュ可能なデュアル ポート動的ＣＡＭセルは正常
動作及びリフレッシュ動作を独立的に行い別途のリフレ
ッシュ周期を必要とせず、またドントケア及びアンマッ
チ動作が必要であり、大きいＣＡＭセル アレイの場合
ＣＡＭセル アレイの占有面積を最少化することができ
る。
【００１２】
【発明の実施の形態】図２を参照すると、マッチライン
（１７）及び基底電源（Ｖｓｓ）の間に直列接続された
第１及び第２ＮＭＯＳトランジスタ（Ｑ１、Ｑ２）と、
前記マッチライン（１７）及び前記基底電源（Ｖｓｓ）
の間に直列接続された第３及び第４ＮＭＯＳトランジス
タ（Ｑ３、Ｑ４）とを備えた本発明の実施例によるセル
フ リフレッシュ可能な動的ＣＡＭセルが説明されてい
る。前記第１及び第２ＮＭＯＳトランジスタ（Ｑ１、Ｑ
２）は第１真偽のビットライン（１１）上の真偽のデー
タと第１指定ノード（ａ）に貯蔵されたデータを比較す
る機能を行う。前記第１真偽のビットライン（１１）上
の真偽のデータと前記第１貯蔵ノード（ａ）上のデータ
が全て“１”の論理値を有する場合、前記マッチライン
（１７）は“０”の論理値である基底電位（Ｖｓｓ）に
チャージされる。前記第１ＮＭＯＳトランジスタ（Ｑ
１）は前記第１真偽のビットライン（１１）からハイ論
理のデータにより前記マッチライン（１７）を前記第２
ＮＭＯＳトランジスタ（Ｑ２）に接続する。また、前記
第２ＮＭＯＳトランジスタ（Ｑ２）は前記第１貯蔵ノー
ド（ａ）上のハイ論理のデータにより前記基底電源（Ｖ
ｓｓ）からの基底電位が前記第１ＮＭＯＳトランジスタ
（Ｑ１）を経て前記マッチライン（１７）に供給される
ようにする。
（１７）及び基底電源（Ｖｓｓ）の間に直列接続された
第１及び第２ＮＭＯＳトランジスタ（Ｑ１、Ｑ２）と、
前記マッチライン（１７）及び前記基底電源（Ｖｓｓ）
の間に直列接続された第３及び第４ＮＭＯＳトランジス
タ（Ｑ３、Ｑ４）とを備えた本発明の実施例によるセル
フ リフレッシュ可能な動的ＣＡＭセルが説明されてい
る。前記第１及び第２ＮＭＯＳトランジスタ（Ｑ１、Ｑ
２）は第１真偽のビットライン（１１）上の真偽のデー
タと第１指定ノード（ａ）に貯蔵されたデータを比較す
る機能を行う。前記第１真偽のビットライン（１１）上
の真偽のデータと前記第１貯蔵ノード（ａ）上のデータ
が全て“１”の論理値を有する場合、前記マッチライン
（１７）は“０”の論理値である基底電位（Ｖｓｓ）に
チャージされる。前記第１ＮＭＯＳトランジスタ（Ｑ
１）は前記第１真偽のビットライン（１１）からハイ論
理のデータにより前記マッチライン（１７）を前記第２
ＮＭＯＳトランジスタ（Ｑ２）に接続する。また、前記
第２ＮＭＯＳトランジスタ（Ｑ２）は前記第１貯蔵ノー
ド（ａ）上のハイ論理のデータにより前記基底電源（Ｖ
ｓｓ）からの基底電位が前記第１ＮＭＯＳトランジスタ
（Ｑ１）を経て前記マッチライン（１７）に供給される
ようにする。
【００１３】前記第３及び第４ＮＭＯＳトランジスタ
（Ｑ３、Ｑ４）は、第１補数のビットライン（１３）上
の補数のデータと第２貯蔵ノード（ｂ）に貯蔵されたデ
ータを比較する機能を行う。前記第１補数のビットライ
ン（１３）上の前記補数のデータと前記第２貯蔵ノード
（ｂ）上のデータが全て“１”の論理値を有する場合、
前記マッチライン（１７）は“０”の論理値である基底
電位（Ｖｓｓ）にチャージされる。前記第３ＮＭＯＳト
ランジスタ（Ｑ３）は前記第１補数のビットライン（１
３）からハイ論理のデータにより前記マッチライン（１
７）を前記第４ＮＭＯＳトランジスタ（Ｑ４）に接続す
る。さらに、前記第４ＮＭＯＳトランジスタ（Ｑ４）は
前記第２貯蔵ノード（ｂ）上のハイ論理のデータによ
り、前記基底電源（Ｖｓｓ）からの基底電位が前記第３
ＮＭＯＳトランジスタ（Ｑ３）を経て前記マッチライン
（１７）に供給されるようにする。
（Ｑ３、Ｑ４）は、第１補数のビットライン（１３）上
の補数のデータと第２貯蔵ノード（ｂ）に貯蔵されたデ
ータを比較する機能を行う。前記第１補数のビットライ
ン（１３）上の前記補数のデータと前記第２貯蔵ノード
（ｂ）上のデータが全て“１”の論理値を有する場合、
前記マッチライン（１７）は“０”の論理値である基底
電位（Ｖｓｓ）にチャージされる。前記第３ＮＭＯＳト
ランジスタ（Ｑ３）は前記第１補数のビットライン（１
３）からハイ論理のデータにより前記マッチライン（１
７）を前記第４ＮＭＯＳトランジスタ（Ｑ４）に接続す
る。さらに、前記第４ＮＭＯＳトランジスタ（Ｑ４）は
前記第２貯蔵ノード（ｂ）上のハイ論理のデータによ
り、前記基底電源（Ｖｓｓ）からの基底電位が前記第３
ＮＭＯＳトランジスタ（Ｑ３）を経て前記マッチライン
（１７）に供給されるようにする。
【００１４】さらに、前記動的ＣＡＭセルは第１ワード
ライン（１５）からの第１ワードライン駆動信号により
駆動される第５及び第６ＮＭＯＳトランジスタ（Ｑ５、
Ｑ６）を追加して備える。前記第５ＮＭＯＳトランジス
タ（Ｑ５）は、前記第１ワードライン（１５）から自分
のゲート側にハイ論理の前記第１ワードライン駆動信号
が印加される場合、前記第１真偽のビットライン（１
１）及び前記貯蔵ノード（ｂ）間の両方向データ伝送を
行う。また、前記第６ＮＭＯＳトランジスタ（Ｑ６）
も、前記第１ワードライン（１５）から自分のゲート側
にハイ論理の前記第１ワードライン駆動信号が印加され
る場合、前記第１補数のビットライン（１３）及び第１
貯蔵ノード（ａ）間の両方向データ伝送を行う。前記第
５及び第６ＮＭＯＳトランジスタ（Ｑ５、Ｑ６）が駆動
される場合、前記マッチライン（１７）は高電位にプリ
チャージされる。
ライン（１５）からの第１ワードライン駆動信号により
駆動される第５及び第６ＮＭＯＳトランジスタ（Ｑ５、
Ｑ６）を追加して備える。前記第５ＮＭＯＳトランジス
タ（Ｑ５）は、前記第１ワードライン（１５）から自分
のゲート側にハイ論理の前記第１ワードライン駆動信号
が印加される場合、前記第１真偽のビットライン（１
１）及び前記貯蔵ノード（ｂ）間の両方向データ伝送を
行う。また、前記第６ＮＭＯＳトランジスタ（Ｑ６）
も、前記第１ワードライン（１５）から自分のゲート側
にハイ論理の前記第１ワードライン駆動信号が印加され
る場合、前記第１補数のビットライン（１３）及び第１
貯蔵ノード（ａ）間の両方向データ伝送を行う。前記第
５及び第６ＮＭＯＳトランジスタ（Ｑ５、Ｑ６）が駆動
される場合、前記マッチライン（１７）は高電位にプリ
チャージされる。
【００１５】また、前記動的ＣＡＭセルは第２ワードラ
イン（２３）からの第２ワードライン駆動信号により駆
動される第７及び第８ＮＭＯＳトランジスタ（Ｑ７、Ｑ
８）を追加して備える。
イン（２３）からの第２ワードライン駆動信号により駆
動される第７及び第８ＮＭＯＳトランジスタ（Ｑ７、Ｑ
８）を追加して備える。
【００１６】前記第７ＮＭＯＳトランジスタ（Ｑ７）
は、前記第２ワードライン（２３）から自分のゲート側
にハイ論理の前記第２ワードライン駆動信号が印加され
る場合、第２真偽のビットライン（１９）及び前記貯蔵
ノード（ｂ）間の両方向データ伝送を行う。さらに、前
記第８ＮＭＯＳトランジスタ（Ｑ８）も、前記第２ワー
ドライン（２３）から自分のゲート側にハイ論理の前記
第２ワードライン駆動信号が印加される場合、前記第２
補数のビットライン（２１）及び前記第１貯蔵ノード
（ａ）間の両方向データ伝送を行う。前記第２真偽及び
補数のビットライン（１９、２１）は前記第２及び第１
貯蔵ノード（ｂ、ａ）上のデータリフレッシュを行うた
め用いられる。また、前記第２真偽及び補数のビットラ
イン（１９、２１）は図示しないリフレッシュ用センス
増幅器に接続される。同様に、前記第２ワードライン
（２３）に供給される前記第２ワードライン駆動信号
は、前記貯蔵ノード等（ａ、ｂ）に貯蔵されたデータを
リフレッシュする場合にハイ論理を有することになる。
なお、本実施例の第１、第２、第３、第４、第５、第
６、第７および第８ＮＭＯＳトランジスタは、それぞれ
特許請求の範囲の請求項１における第４、第２、第３、
第１、第５、第６、第７、第８ＭＯＳトランジスタに対
応する。
は、前記第２ワードライン（２３）から自分のゲート側
にハイ論理の前記第２ワードライン駆動信号が印加され
る場合、第２真偽のビットライン（１９）及び前記貯蔵
ノード（ｂ）間の両方向データ伝送を行う。さらに、前
記第８ＮＭＯＳトランジスタ（Ｑ８）も、前記第２ワー
ドライン（２３）から自分のゲート側にハイ論理の前記
第２ワードライン駆動信号が印加される場合、前記第２
補数のビットライン（２１）及び前記第１貯蔵ノード
（ａ）間の両方向データ伝送を行う。前記第２真偽及び
補数のビットライン（１９、２１）は前記第２及び第１
貯蔵ノード（ｂ、ａ）上のデータリフレッシュを行うた
め用いられる。また、前記第２真偽及び補数のビットラ
イン（１９、２１）は図示しないリフレッシュ用センス
増幅器に接続される。同様に、前記第２ワードライン
（２３）に供給される前記第２ワードライン駆動信号
は、前記貯蔵ノード等（ａ、ｂ）に貯蔵されたデータを
リフレッシュする場合にハイ論理を有することになる。
なお、本実施例の第１、第２、第３、第４、第５、第
６、第７および第８ＮＭＯＳトランジスタは、それぞれ
特許請求の範囲の請求項１における第４、第２、第３、
第１、第５、第６、第７、第８ＭＯＳトランジスタに対
応する。
【００１７】図３には、動的ＣＡＭセル アレイ（１
２）に共通的に接続されたリフレッシュ用センス増幅器
（１６）、及び入力部（１８）を備えた本発明の実施例
による動的ＣＡＭセル アレイ リフレッシュ回路が説
明されている。前記動的ＣＡＭセル アレイ （１２）
はセルフ リフレッシュ可能なデュアル ポート動的Ｃ
ＡＭセルを多数含む。前記動的ＣＡＭセルは、図２に示
したように、リフレッシュ用ビットライン及びワードラ
イン、アクセス用ビットライン及びワードライン、さら
に、マッチラインを備える。また、前記入力部（１８）
は入力ライン（３３）を経て流入される外部からのデー
タを増幅し、前記増幅されたデータを前記動的ＣＡＭセ
ル アレイ（１２）のアクセス用ビットライン等側に伝
送する機能を果たす。また、前記リフレッシュ用センス
増幅器（１６）は前記動的ＣＡＭセルアレイ（１２）の
リフレッシュ用ビットライン等の上のデータを感知増幅
する。
２）に共通的に接続されたリフレッシュ用センス増幅器
（１６）、及び入力部（１８）を備えた本発明の実施例
による動的ＣＡＭセル アレイ リフレッシュ回路が説
明されている。前記動的ＣＡＭセル アレイ （１２）
はセルフ リフレッシュ可能なデュアル ポート動的Ｃ
ＡＭセルを多数含む。前記動的ＣＡＭセルは、図２に示
したように、リフレッシュ用ビットライン及びワードラ
イン、アクセス用ビットライン及びワードライン、さら
に、マッチラインを備える。また、前記入力部（１８）
は入力ライン（３３）を経て流入される外部からのデー
タを増幅し、前記増幅されたデータを前記動的ＣＡＭセ
ル アレイ（１２）のアクセス用ビットライン等側に伝
送する機能を果たす。また、前記リフレッシュ用センス
増幅器（１６）は前記動的ＣＡＭセルアレイ（１２）の
リフレッシュ用ビットライン等の上のデータを感知増幅
する。
【００１８】また、前記動的ＣＡＭセル アレイ（１
２）のリフレッシュ回路は前記動的ＣＡＭセル アレイ
の前記リフレッシュ用ワードラインと、クロック発生器
（１０）の間に直列接続されたリフレッシュ用ワードラ
イン 駆動部（２２）及びリフレッシュ制御部（２０）
を追加して備える。前記クロック発生器（１０）はリフ
レッシュに必要なクロック パルス列を発生し、前記ク
ロック パルス列を前記リフレッシュ制御部（２０）に
供給する。前記リフレッシュ制御部（２０）は前記クロ
ック発生器（１０）からのクロック パルス列を調節し
て前記ワードラインを駆動するための制御信号等を発生
する。また、前記リフレッシュ制御部（２０）は初期デ
ータ記録モード及び正常動作モードにより、前記ワード
ライン駆動信号を前記リフレッシュ用ワードライン駆動
部（２２）及びアクセス用ワードライン駆動部（２４）
に選択的に供給する。前記フリレッシュ用ワードライン
駆動部（２２）は、前記リフレッシュ制御部（２０）か
らのワードライン駆動信号が印加される場合、前記動的
ＣＡＭセルのリフレッシュ用ワードラインを駆動して前
記動的ＣＡＭセル アレイ（１２）内の動的ＣＡＭセル
等がリフレッシュされるようにする。そして、前記リフ
レッシュ用ワードライン駆動部（２２）は前記リフレッ
シュ制御部（２０）からのワードライン駆動信号と共に
入力するクロック信号を用い、前記リフレッシュ用セン
ス増幅器（１６）の動作を制御する。同様に、前記アク
セス用ワードライン駆動部（２４）も前記リフレッシュ
制御部（２０）からワードライン駆動信号が印加される
場合、前記動的ＣＡＭセル アレイ（１２）内のアクセ
ス用ワードラインを駆動して前記入力部（１８）上のデ
ータが前記動的ＣＡＭセル アレイ（１２）内の動的Ｃ
ＡＭセル等に貯蔵されるようにする。前記リフレッシュ
用ワードライン駆動部（２２）は正常動作モードの際に
前記ワードライン駆動信号を入力することができ、さら
に前記アクセス用ワードライン駆動部（２４）は前記初
期データ モードの際に前記ワードライン駆動信号を入
力することになる。
２）のリフレッシュ回路は前記動的ＣＡＭセル アレイ
の前記リフレッシュ用ワードラインと、クロック発生器
（１０）の間に直列接続されたリフレッシュ用ワードラ
イン 駆動部（２２）及びリフレッシュ制御部（２０）
を追加して備える。前記クロック発生器（１０）はリフ
レッシュに必要なクロック パルス列を発生し、前記ク
ロック パルス列を前記リフレッシュ制御部（２０）に
供給する。前記リフレッシュ制御部（２０）は前記クロ
ック発生器（１０）からのクロック パルス列を調節し
て前記ワードラインを駆動するための制御信号等を発生
する。また、前記リフレッシュ制御部（２０）は初期デ
ータ記録モード及び正常動作モードにより、前記ワード
ライン駆動信号を前記リフレッシュ用ワードライン駆動
部（２２）及びアクセス用ワードライン駆動部（２４）
に選択的に供給する。前記フリレッシュ用ワードライン
駆動部（２２）は、前記リフレッシュ制御部（２０）か
らのワードライン駆動信号が印加される場合、前記動的
ＣＡＭセルのリフレッシュ用ワードラインを駆動して前
記動的ＣＡＭセル アレイ（１２）内の動的ＣＡＭセル
等がリフレッシュされるようにする。そして、前記リフ
レッシュ用ワードライン駆動部（２２）は前記リフレッ
シュ制御部（２０）からのワードライン駆動信号と共に
入力するクロック信号を用い、前記リフレッシュ用セン
ス増幅器（１６）の動作を制御する。同様に、前記アク
セス用ワードライン駆動部（２４）も前記リフレッシュ
制御部（２０）からワードライン駆動信号が印加される
場合、前記動的ＣＡＭセル アレイ（１２）内のアクセ
ス用ワードラインを駆動して前記入力部（１８）上のデ
ータが前記動的ＣＡＭセル アレイ（１２）内の動的Ｃ
ＡＭセル等に貯蔵されるようにする。前記リフレッシュ
用ワードライン駆動部（２２）は正常動作モードの際に
前記ワードライン駆動信号を入力することができ、さら
に前記アクセス用ワードライン駆動部（２４）は前記初
期データ モードの際に前記ワードライン駆動信号を入
力することになる。
【００１９】尚、前記動的ＣＡＭセル アレイのリフレ
ッシュ回路は前記動的ＣＡＭセルアレイ（１２）の出力
信号を緩衝するための出力バッファ（１４）を備える。
前記出力バッファ（１４）は前記動的ＣＡＭセル アレ
イ（１２）のマッチラインからの信号を緩衝して出力ラ
イン（１７）側に出力する。さらに、前記出力バッファ
（１４）は前記動的ＣＡＭセル アレイ（１２）のアク
セス用ビットライン等からのデータを緩衝して外部に出
力することもできる。
ッシュ回路は前記動的ＣＡＭセルアレイ（１２）の出力
信号を緩衝するための出力バッファ（１４）を備える。
前記出力バッファ（１４）は前記動的ＣＡＭセル アレ
イ（１２）のマッチラインからの信号を緩衝して出力ラ
イン（１７）側に出力する。さらに、前記出力バッファ
（１４）は前記動的ＣＡＭセル アレイ（１２）のアク
セス用ビットライン等からのデータを緩衝して外部に出
力することもできる。
【００２０】前記動的ＣＡＭセルのリフレッシュ動作を
前記第２及び第３を参照して説明する。前記動的ＣＡＭ
セルのリフレッシュ動作は正常動作モードの中で行われ
ることができる。これは正常動作では前記動的ＣＡＭセ
ルでデータがリードされることがなく、また外部からの
データの入力ルートとリフレッシュ用センス増幅器の入
力ルートが分離されることに基づく。
前記第２及び第３を参照して説明する。前記動的ＣＡＭ
セルのリフレッシュ動作は正常動作モードの中で行われ
ることができる。これは正常動作では前記動的ＣＡＭセ
ルでデータがリードされることがなく、また外部からの
データの入力ルートとリフレッシュ用センス増幅器の入
力ルートが分離されることに基づく。
【００２１】このように、デュアル ポート方式にセル
フ リフレッシュを行うことが可能な理由は、ノーマル
動作ではＣＡＭにデータをライトする過程が不要なため
である。
フ リフレッシュを行うことが可能な理由は、ノーマル
動作ではＣＡＭにデータをライトする過程が不要なため
である。
【００２２】即ち、ＣＡＭアレイの全てのＣＡＭセルは
図２の第２ワードライン（２３）がローであるため、Ｆ
ＩＦＯ等で用いるデュアル ポート メモリのライト、
リード間の調整が不要になる。要約すると、初期ＣＡＭ
アレイに初期データをライトする時には図３リフレッシ
ュ用ワードライン駆動部（２２）はディスネーブルさ
れ、アクセス用ワードライン駆動部（２４）はイネーブ
ルされるが、この時、ワードラインのデコーディングは
クロック発生器（１０）から発生したクロックに同期さ
れる。即ち、一つのクロックがトリガされる時、ＣＡＭ
アレイの一番目のアドレスから順次アドレスをオンし、
リフレッシュを行うことになる。
図２の第２ワードライン（２３）がローであるため、Ｆ
ＩＦＯ等で用いるデュアル ポート メモリのライト、
リード間の調整が不要になる。要約すると、初期ＣＡＭ
アレイに初期データをライトする時には図３リフレッシ
ュ用ワードライン駆動部（２２）はディスネーブルさ
れ、アクセス用ワードライン駆動部（２４）はイネーブ
ルされるが、この時、ワードラインのデコーディングは
クロック発生器（１０）から発生したクロックに同期さ
れる。即ち、一つのクロックがトリガされる時、ＣＡＭ
アレイの一番目のアドレスから順次アドレスをオンし、
リフレッシュを行うことになる。
【００２３】前で説明したように、デュアル ポート動
的ＣＡＭセルはデュアル ポートであるので、ノーマル
動作とリフレッシュ動作を独立的に行うことになる。ク
ロック発生器（１０）が発生させるリング オシレータ
の周波数は動的ＣＡＭセルが要求するリフレッシュ タ
イムにより決定される。リフレッシュ制御部（２０）は
クロック発生器（１０）で生成されたクロックをＣＡＭ
アレイ（１２）にＣＡＭデータをライトする初期にはデ
ィスネーブルし、ノーマル動作の際、リフレッシュする
場合には発振クロックをリフレッシュ用ワードライン駆
動部（２２）に提供することにより、リフレッシュ ア
クティブ アドレスのワードライン信号を提供する役割
を果たす。また、クロック発生器（１０）から発生した
クロックを分周する役割も行うことができる。リフレッ
シュ サイクルはおおよそ長く（大概ｍｓｅｃ単位）、
このようなサイクルはリング オシレータ回路を用いて
実現する場合、非常に大きいディレイ（ｄｅｌａｙ）を
回路的に実現するべきであるが、ＶＳＬＩインピーダン
ス上ではクロック発生器（１０）で高周波数を発生させ
リフレッシュ制御部（２０）で周波数を分周し、リフレ
ッシュをコントロールするのが一層効果的である。リフ
レッシュ用ワードライン駆動部（２２）からＣＡＭアレ
イ（１２）の一つのアドレスがアクティブされると、図
２に示したデュアル ポート動的ＣＡＭセルで第２ワー
ドライン（２３）がハイを有し、第２真偽及び補数のビ
ットライン（１９、２１）を経て動的貯蔵ノード（ａ、
ｂ）に貯蔵されたデータが出力される。この出力された
僅かな信号を再感知し、前記動的貯蔵ノード（ａ、ｂ）
に第２真偽及び補数のビットライン（１９、２１）を経
て再びリフレッシュすることになる。さらに、前記デュ
アル動的ＣＡＭセルは全て４種の機能を行うことができ
る。前記貯蔵された一つのデータと入力データを比較す
ることと、０であるデータとを比較する以外にドントケ
ア（ｄｏｎ’ｔｃａｒｅ）とアンマッチ（ｕｎｍａｔｃ
ｈ）機能がある。前記ドントケア機能は比較のため入力
されるデータが１又は０、あるデータに対しても係りな
くマッチされたものに認識する機能であり、アンマッチ
機能は比較のため入力されるデータが１又は０のあるデ
ータに対しても係りなくアンマッチされたものでマッチ
ラインに出力するものである。大体、動的ＣＡＭセルの
場合は４種の機能を全て支援するが、スタティック タ
イプの場合はドントケアとアンマッチまで支援するよう
に実現する場合、非常に大きいサイズを要求することに
なる。即ち、図２に示した動的貯蔵ノード（ａ、ｂ）は
ドントケア機能の場合０、０である値を初期に貯蔵すべ
きであり、アンマッチ機能を行う場合には１、１である
値を貯蔵すべきである。ために、若し１と０だけを比較
する用途にだけ動的ＣＡＭセルが用いられるとすれば、
図２の第２真偽及び補数のビットライン（１９、２１）
は他（ｄｉｆｆｅｒｅｎｔｉａｌ）のタイプのセンサ増
幅器を用いリフレッシュすることができるが、ドントケ
アやアンマッチ機能又は二つの機能を共に支援するため
には、リフレッシュ用第２真偽及び補数のビットライン
（１９、２１）は夫々図３に示した一段のセンサ増幅器
（１６）を用いるべきである。
的ＣＡＭセルはデュアル ポートであるので、ノーマル
動作とリフレッシュ動作を独立的に行うことになる。ク
ロック発生器（１０）が発生させるリング オシレータ
の周波数は動的ＣＡＭセルが要求するリフレッシュ タ
イムにより決定される。リフレッシュ制御部（２０）は
クロック発生器（１０）で生成されたクロックをＣＡＭ
アレイ（１２）にＣＡＭデータをライトする初期にはデ
ィスネーブルし、ノーマル動作の際、リフレッシュする
場合には発振クロックをリフレッシュ用ワードライン駆
動部（２２）に提供することにより、リフレッシュ ア
クティブ アドレスのワードライン信号を提供する役割
を果たす。また、クロック発生器（１０）から発生した
クロックを分周する役割も行うことができる。リフレッ
シュ サイクルはおおよそ長く（大概ｍｓｅｃ単位）、
このようなサイクルはリング オシレータ回路を用いて
実現する場合、非常に大きいディレイ（ｄｅｌａｙ）を
回路的に実現するべきであるが、ＶＳＬＩインピーダン
ス上ではクロック発生器（１０）で高周波数を発生させ
リフレッシュ制御部（２０）で周波数を分周し、リフレ
ッシュをコントロールするのが一層効果的である。リフ
レッシュ用ワードライン駆動部（２２）からＣＡＭアレ
イ（１２）の一つのアドレスがアクティブされると、図
２に示したデュアル ポート動的ＣＡＭセルで第２ワー
ドライン（２３）がハイを有し、第２真偽及び補数のビ
ットライン（１９、２１）を経て動的貯蔵ノード（ａ、
ｂ）に貯蔵されたデータが出力される。この出力された
僅かな信号を再感知し、前記動的貯蔵ノード（ａ、ｂ）
に第２真偽及び補数のビットライン（１９、２１）を経
て再びリフレッシュすることになる。さらに、前記デュ
アル動的ＣＡＭセルは全て４種の機能を行うことができ
る。前記貯蔵された一つのデータと入力データを比較す
ることと、０であるデータとを比較する以外にドントケ
ア（ｄｏｎ’ｔｃａｒｅ）とアンマッチ（ｕｎｍａｔｃ
ｈ）機能がある。前記ドントケア機能は比較のため入力
されるデータが１又は０、あるデータに対しても係りな
くマッチされたものに認識する機能であり、アンマッチ
機能は比較のため入力されるデータが１又は０のあるデ
ータに対しても係りなくアンマッチされたものでマッチ
ラインに出力するものである。大体、動的ＣＡＭセルの
場合は４種の機能を全て支援するが、スタティック タ
イプの場合はドントケアとアンマッチまで支援するよう
に実現する場合、非常に大きいサイズを要求することに
なる。即ち、図２に示した動的貯蔵ノード（ａ、ｂ）は
ドントケア機能の場合０、０である値を初期に貯蔵すべ
きであり、アンマッチ機能を行う場合には１、１である
値を貯蔵すべきである。ために、若し１と０だけを比較
する用途にだけ動的ＣＡＭセルが用いられるとすれば、
図２の第２真偽及び補数のビットライン（１９、２１）
は他（ｄｉｆｆｅｒｅｎｔｉａｌ）のタイプのセンサ増
幅器を用いリフレッシュすることができるが、ドントケ
アやアンマッチ機能又は二つの機能を共に支援するため
には、リフレッシュ用第２真偽及び補数のビットライン
（１９、２１）は夫々図３に示した一段のセンサ増幅器
（１６）を用いるべきである。
【００２４】図４は、図３に示した一段のセンサ増幅器
を詳細に示す。図４において、ＣＫ１及びＣＫ２はリフ
レッシュ ワードライン駆動部（２２）での順次的なリ
フレッシュ デコーディングのため用いられるクロック
から成る二重位相クロックとして、その動作タイミング
は図６に示したようになる。図６のように、リフレッシ
ュ クロック（ＣＫ）によりリフレッシュ用第２ワード
ライン（２３）等は０番地から順次アクティブされ、リ
フレッシュ クロック（ＣＫ）のハイ期間をＣＫ１、ロ
ー期間をＣＫ２にする二重位相クロックにより図４のリ
フレッシュセンス増幅器は制御される。
を詳細に示す。図４において、ＣＫ１及びＣＫ２はリフ
レッシュ ワードライン駆動部（２２）での順次的なリ
フレッシュ デコーディングのため用いられるクロック
から成る二重位相クロックとして、その動作タイミング
は図６に示したようになる。図６のように、リフレッシ
ュ クロック（ＣＫ）によりリフレッシュ用第２ワード
ライン（２３）等は０番地から順次アクティブされ、リ
フレッシュ クロック（ＣＫ）のハイ期間をＣＫ１、ロ
ー期間をＣＫ２にする二重位相クロックにより図４のリ
フレッシュセンス増幅器は制御される。
【００２５】初期ＭＯＳトランジスタ等（Ｑ１１〜Ｑ１
４）がオンされると、ｂ第２真偽のビットライン（１
９）の容量とインバータ等（１２、１４）の入力容量
は、充電量により非常に速やかにインバータ（１２）を
経て第２補数のビットライン（２１）上の電圧を感知す
る。また、前記感知された第２補数のビットライン（２
１）の電圧はインバータ（１１）を経てＭＯＳトランジ
スタ等（Ｑ９、Ｑ１０、Ｑ１５、Ｑ１６）がオンされる
際、第２真偽のビットライン（１９）に再びライトして
アクティブされたアドレスのＣＡＭセルをリフレッシュ
することになる。
４）がオンされると、ｂ第２真偽のビットライン（１
９）の容量とインバータ等（１２、１４）の入力容量
は、充電量により非常に速やかにインバータ（１２）を
経て第２補数のビットライン（２１）上の電圧を感知す
る。また、前記感知された第２補数のビットライン（２
１）の電圧はインバータ（１１）を経てＭＯＳトランジ
スタ等（Ｑ９、Ｑ１０、Ｑ１５、Ｑ１６）がオンされる
際、第２真偽のビットライン（１９）に再びライトして
アクティブされたアドレスのＣＡＭセルをリフレッシュ
することになる。
【００２６】
【発明の効果】上述したように、本発明のセル リフレ
ッシュ可能なデュアル ポート動的ＣＡＭセルは小さい
占有領域を有し、リフレッシュ用期間を別途に要しない
ので遂行能力をそのまま維持しながらセルフ リフレッ
シュをすることができる利点を提供する。さらに、本発
明のセルフ リフレッシュ可能なデュアル ポート動的
ＣＡＭセルは正常動作及びリフレッシュ動作を独立的に
行い別途のリフレッシュ周期が不必要であり、また、ド
ントケア及びアンマッチ動作が必要であり、大きいＣＡ
Ｍセルの場合、ＣＡＭセル アレイの占有面積を最少化
することができる利点を提供する。
ッシュ可能なデュアル ポート動的ＣＡＭセルは小さい
占有領域を有し、リフレッシュ用期間を別途に要しない
ので遂行能力をそのまま維持しながらセルフ リフレッ
シュをすることができる利点を提供する。さらに、本発
明のセルフ リフレッシュ可能なデュアル ポート動的
ＣＡＭセルは正常動作及びリフレッシュ動作を独立的に
行い別途のリフレッシュ周期が不必要であり、また、ド
ントケア及びアンマッチ動作が必要であり、大きいＣＡ
Ｍセルの場合、ＣＡＭセル アレイの占有面積を最少化
することができる利点を提供する。
【図１】従来の動的ＣＡＭセルの回路図である。
【図２】本発明の実施例によるセルフ リフレッシュ可
能なデュアル ポート動的ＣＡＭセルの回路図である。
能なデュアル ポート動的ＣＡＭセルの回路図である。
【図３】本発明の実施例によるセルフ リフレッシュ可
能なデュアル ポート動的ＣＡＭセルのリフレッシュ回
路のブロック図である。
能なデュアル ポート動的ＣＡＭセルのリフレッシュ回
路のブロック図である。
【図４】図３に示したセンス増幅器の詳細回路図であ
る。
る。
【図５】図４に示した回路の動作を説明するためのタイ
ミング図である。
ミング図である。
１０…クロック発生器、１２…動的ＣＡＭセル アレ
イ、１４…出力バッファ、１６…リフレッシュ用センサ
増幅器、１８…入力部、２０…リフレッシュ制御部、２
２…リフレッシュ用ワードライン駆動部、２４…ワード
ライン駆動部、Ｑ１〜Ｑ１６ＭＯＳトランジスタ。
イ、１４…出力バッファ、１６…リフレッシュ用センサ
増幅器、１８…入力部、２０…リフレッシュ制御部、２
２…リフレッシュ用ワードライン駆動部、２４…ワード
ライン駆動部、Ｑ１〜Ｑ１６ＭＯＳトランジスタ。
Claims (2)
- 【請求項１】 第１真偽のビット データを貯蔵するた
めの第１ＭＯＳトランジスタと、 第１補数のビットデータを貯蔵するための第２ＭＯＳト
ランジスタと、 第１補数のビットラインからのデータにより、前記第１
ＭＯＳトランジスタに貯蔵されたデータをマッチ ライ
ン側に伝送する第３ＭＯＳトランジスタと、 第１真偽のビットラインからのデータにより、前記第２
ＭＯＳトランジスタに貯蔵されたデータをマッチ ライ
ン側に伝送する第４ＭＯＳトランジスタと、 第１ワードラインからの信号により、前記第１真偽のビ
ットラインからのデータを前記第１ＭＯＳトランジスタ
に貯蔵するための第５ＭＯＳトランジスタと、 前記第１ワードラインからの信号により、前記第１補数
のビットラインからのデータを前記第２ＭＯＳトランジ
スタに貯蔵するための第６ＭＯＳトランジスタと、 第２ワードラインからの信号により、第２真偽のビット
ラインからのデータで前記第１ＭＯＳトランジスタに貯
蔵されたデータをリフレッシュする第７ＭＯＳトランジ
スタと、 前記第２ワードラインからの信号により、第２補数のビ
ットラインからのデータで前記第２ＭＯＳトランジスタ
に貯蔵されたデータをリフレッシュする第８ＭＯＳトラ
ンジスタとを備えたことを特徴とする、セルフ リフレ
ッシュ可能なデュアルポート動的ＣＡＭセル。 - 【請求項２】 多数の請求項１に記載のセルフ リフレ
ッシュ可能なデュアル ポート動的ＣＡＭセルを備えた
動的ＣＡＭセル アレイと、 前記動的ＣＡＭセル アレイに初期データを貯蔵するた
め、ライト アドレスを発生させ、前記動的ＣＡＭセル
アレイの第１ワードラインを駆動する第１ワードライ
ン駆動手段と、 前記動的ＣＡＭセル アレイをリフレッシュするため、
アドレスを発生して前記動的ＣＡＭセル アレイの第２
ワードラインを駆動するリフレッシュ用ワードライン駆
動手段と、 リフレッシュ動作に必要なクロックを発生するクロック
発生手段と、前記クロック発生手段からの出力信号に応答し、 前記リ
フレッシュ用第２ワードライン駆動手段に供給するリフ
レッシュ制御手段と、 前記動的ＣＡＭセル アレイの夫々ＣＡＭセルのビット
ライン上のデータを感知し、感知されたデータをリフレ
ッシュするためのリフレッシュ センス増幅手段と、 前記動的ＣＡＭセル アレイに貯蔵されたデータ、及び
前記動的ＣＡＭセルアレイに貯蔵されたデータと比較さ
れるデータを前記動的ＣＡＭセル アレイに供給するデ
ータ入力手段とを備えたことを特徴とする、動的ＣＡＭ
セル アレイリフレッシュ装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940016657A KR0135699B1 (ko) | 1994-07-11 | 1994-07-11 | 셀프-리프레쉬 가능한 듀얼포트 동적 캠셀 및 리프레쉬장치 |
| KR94-16657 | 1994-07-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0896585A JPH0896585A (ja) | 1996-04-12 |
| JP2771130B2 true JP2771130B2 (ja) | 1998-07-02 |
Family
ID=19387754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7175003A Expired - Fee Related JP2771130B2 (ja) | 1994-07-11 | 1995-07-11 | セルフ リフレッシュ可能なデュアル ポート動的ｃａｍセル及びリフレッシュ装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5642320A (ja) |
| JP (1) | JP2771130B2 (ja) |
| KR (1) | KR0135699B1 (ja) |
| DE (1) | DE19525232C2 (ja) |
Families Citing this family (51)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0135699B1 (ko) * | 1994-07-11 | 1998-04-24 | 김주용 | 셀프-리프레쉬 가능한 듀얼포트 동적 캠셀 및 리프레쉬장치 |
| US5729190A (en) * | 1996-07-29 | 1998-03-17 | International Business Machines Corporation | Dynamic comparator circuit for cache memories |
| JP3220035B2 (ja) * | 1997-02-27 | 2001-10-22 | エヌイーシーマイクロシステム株式会社 | スタチック型半導体記憶装置 |
| US5761129A (en) * | 1997-03-25 | 1998-06-02 | Adaptec, Inc. | Method and apparatus for I/O multiplexing of RAM bus |
| JP3095064B2 (ja) * | 1997-09-08 | 2000-10-03 | 日本電気株式会社 | 連想記憶装置 |
| US6199140B1 (en) | 1997-10-30 | 2001-03-06 | Netlogic Microsystems, Inc. | Multiport content addressable memory device and timing signals |
| US6046953A (en) * | 1998-03-30 | 2000-04-04 | Siemens Aktiengesellschaft | Decoded autorefresh mode in a DRAM |
| US6898140B2 (en) | 1998-10-01 | 2005-05-24 | Monolithic System Technology, Inc. | Method and apparatus for temperature adaptive refresh in 1T-SRAM compatible memory using the subthreshold characteristics of MOSFET transistors |
| US6707743B2 (en) | 1998-10-01 | 2004-03-16 | Monolithic System Technology, Inc. | Method and apparatus for completely hiding refresh operations in a DRAM device using multiple clock division |
| US6504780B2 (en) | 1998-10-01 | 2003-01-07 | Monolithic System Technology, Inc. | Method and apparatus for completely hiding refresh operations in a dram device using clock division |
| US5999474A (en) | 1998-10-01 | 1999-12-07 | Monolithic System Tech Inc | Method and apparatus for complete hiding of the refresh of a semiconductor memory |
| US6370073B2 (en) | 1998-10-01 | 2002-04-09 | Monlithic System Technology, Inc. | Single-port multi-bank memory system having read and write buffers and method of operating same |
| US6415353B1 (en) | 1998-10-01 | 2002-07-02 | Monolithic System Technology, Inc. | Read/write buffers for complete hiding of the refresh of a semiconductor memory and method of operating same |
| US6128207A (en) | 1998-11-02 | 2000-10-03 | Integrated Device Technology, Inc. | Low-power content addressable memory cell |
| CA2266062C (en) * | 1999-03-31 | 2004-03-30 | Peter Gillingham | Dynamic content addressable memory cell |
| US6282606B1 (en) * | 1999-04-02 | 2001-08-28 | Silicon Aquarius, Inc. | Dynamic random access memories with hidden refresh and utilizing one-transistor, one-capacitor cells, systems and methods |
| US6310880B1 (en) | 2000-03-17 | 2001-10-30 | Silicon Aquarius, Inc. | Content addressable memory cells and systems and devices using the same |
| US6262907B1 (en) | 2000-05-18 | 2001-07-17 | Integrated Device Technology, Inc. | Ternary CAM array |
| US6256216B1 (en) | 2000-05-18 | 2001-07-03 | Integrated Device Technology, Inc. | Cam array with minimum cell size |
| JP3921331B2 (ja) * | 2000-05-26 | 2007-05-30 | 富士通株式会社 | 半導体装置 |
| US6370052B1 (en) | 2000-07-19 | 2002-04-09 | Monolithic System Technology, Inc. | Method and structure of ternary CAM cell in logic process |
| CN100559504C (zh) | 2000-08-30 | 2009-11-11 | 微技术公司 | 具有存储器单元的集成电路器件及其实现方法和半导体存储器单元 |
| JP2002093165A (ja) * | 2000-09-18 | 2002-03-29 | Mitsubishi Electric Corp | 半導体記憶装置 |
| US6430073B1 (en) | 2000-12-06 | 2002-08-06 | International Business Machines Corporation | Dram CAM cell with hidden refresh |
| JP2002216473A (ja) * | 2001-01-16 | 2002-08-02 | Matsushita Electric Ind Co Ltd | 半導体メモリ装置 |
| US6560156B2 (en) | 2001-02-08 | 2003-05-06 | Integrated Device Technology, Inc. | CAM circuit with radiation resistance |
| US6700827B2 (en) | 2001-02-08 | 2004-03-02 | Integrated Device Technology, Inc. | Cam circuit with error correction |
| US6563754B1 (en) | 2001-02-08 | 2003-05-13 | Integrated Device Technology, Inc. | DRAM circuit with separate refresh memory |
| US6385097B1 (en) * | 2001-03-14 | 2002-05-07 | Macronix International Co., Ltd. | Method for tracking metal bit line coupling effect |
| JP4749600B2 (ja) * | 2001-05-30 | 2011-08-17 | 富士通セミコンダクター株式会社 | エントリデータの入れ替えを高速化したコンテンツ・アドレッサブル・メモリ |
| US6781856B2 (en) * | 2001-09-25 | 2004-08-24 | Micron Technology, Inc. | Tertiary CAM cell |
| US6760881B2 (en) | 2001-10-16 | 2004-07-06 | International Business Machines Corporation | Method for combining refresh operation with parity validation in a DRAM-based content addressable memory (CAM) |
| US6728156B2 (en) * | 2002-03-11 | 2004-04-27 | International Business Machines Corporation | Memory array system |
| US7073099B1 (en) | 2002-05-30 | 2006-07-04 | Marvell International Ltd. | Method and apparatus for improving memory operation and yield |
| US6750497B2 (en) | 2002-08-22 | 2004-06-15 | Micron Technology, Inc. | High-speed transparent refresh DRAM-based memory cell |
| US6711081B1 (en) * | 2002-09-19 | 2004-03-23 | Infineon Technologies Aktiengesellschaft | Refreshing of multi-port memory in integrated circuits |
| US6760241B1 (en) | 2002-10-18 | 2004-07-06 | Netlogic Microsystems, Inc. | Dynamic random access memory (DRAM) based content addressable memory (CAM) cell |
| US6795364B1 (en) * | 2003-02-28 | 2004-09-21 | Monolithic System Technology, Inc. | Method and apparatus for lengthening the data-retention time of a DRAM device in standby mode |
| US7193876B1 (en) | 2003-07-15 | 2007-03-20 | Kee Park | Content addressable memory (CAM) arrays having memory cells therein with different susceptibilities to soft errors |
| US6870749B1 (en) | 2003-07-15 | 2005-03-22 | Integrated Device Technology, Inc. | Content addressable memory (CAM) devices with dual-function check bit cells that support column redundancy and check bit cells with reduced susceptibility to soft errors |
| US6987684B1 (en) | 2003-07-15 | 2006-01-17 | Integrated Device Technology, Inc. | Content addressable memory (CAM) devices having multi-block error detection logic and entry selective error correction logic therein |
| US7304875B1 (en) | 2003-12-17 | 2007-12-04 | Integrated Device Technology. Inc. | Content addressable memory (CAM) devices that support background BIST and BISR operations and methods of operating same |
| US20050226079A1 (en) * | 2004-04-08 | 2005-10-13 | Yiming Zhu | Methods and apparatus for dual port memory devices having hidden refresh and double bandwidth |
| US7274618B2 (en) * | 2005-06-24 | 2007-09-25 | Monolithic System Technology, Inc. | Word line driver for DRAM embedded in a logic process |
| US8462532B1 (en) | 2010-08-31 | 2013-06-11 | Netlogic Microsystems, Inc. | Fast quaternary content addressable memory cell |
| US8553441B1 (en) | 2010-08-31 | 2013-10-08 | Netlogic Microsystems, Inc. | Ternary content addressable memory cell having two transistor pull-down stack |
| US8582338B1 (en) | 2010-08-31 | 2013-11-12 | Netlogic Microsystems, Inc. | Ternary content addressable memory cell having single transistor pull-down stack |
| US8625320B1 (en) | 2010-08-31 | 2014-01-07 | Netlogic Microsystems, Inc. | Quaternary content addressable memory cell having one transistor pull-down stack |
| US8837188B1 (en) | 2011-06-23 | 2014-09-16 | Netlogic Microsystems, Inc. | Content addressable memory row having virtual ground and charge sharing |
| US8773880B2 (en) | 2011-06-23 | 2014-07-08 | Netlogic Microsystems, Inc. | Content addressable memory array having virtual ground nodes |
| KR20160045461A (ko) * | 2014-10-17 | 2016-04-27 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그의 구동방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4780845A (en) * | 1986-07-23 | 1988-10-25 | Advanced Micro Devices, Inc. | High density, dynamic, content-addressable memory cell |
| JPH01196792A (ja) * | 1988-01-29 | 1989-08-08 | Mitsubishi Electric Corp | 半導体記憶装置 |
| GB2230882B (en) * | 1988-02-23 | 1992-04-22 | Mitsubishi Electric Corp | Content addressable memory device |
| JPH02187993A (ja) * | 1989-01-13 | 1990-07-24 | Mitsubishi Electric Corp | 連想メモリ装置 |
| JPH03160694A (ja) * | 1989-11-16 | 1991-07-10 | Mitsubishi Electric Corp | 半導体記憶装置 |
| US5146300A (en) * | 1989-11-27 | 1992-09-08 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit device having improved stacked capacitor and manufacturing method therefor |
| JP2966638B2 (ja) * | 1992-04-17 | 1999-10-25 | 三菱電機株式会社 | ダイナミック型連想メモリ装置 |
| KR0135699B1 (ko) * | 1994-07-11 | 1998-04-24 | 김주용 | 셀프-리프레쉬 가능한 듀얼포트 동적 캠셀 및 리프레쉬장치 |
-
1994
- 1994-07-11 KR KR1019940016657A patent/KR0135699B1/ko not_active IP Right Cessation
-
1995
- 1995-07-10 US US08/500,224 patent/US5642320A/en not_active Expired - Lifetime
- 1995-07-11 JP JP7175003A patent/JP2771130B2/ja not_active Expired - Fee Related
- 1995-07-11 DE DE19525232A patent/DE19525232C2/de not_active Expired - Fee Related
-
1997
- 1997-03-10 US US08/813,186 patent/US5724296A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR0135699B1 (ko) | 1998-04-24 |
| DE19525232A1 (de) | 1996-01-25 |
| US5642320A (en) | 1997-06-24 |
| DE19525232C2 (de) | 1998-04-30 |
| JPH0896585A (ja) | 1996-04-12 |
| US5724296A (en) | 1998-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2771130B2 (ja) | セルフ リフレッシュ可能なデュアル ポート動的ｃａｍセル及びリフレッシュ装置 | |
| US6381188B1 (en) | DRAM capable of selectively performing self-refresh operation for memory bank | |
| JP4627103B2 (ja) | 半導体記憶装置及びその制御方法 | |
| JP3247647B2 (ja) | 半導体集積回路装置 | |
| US5696729A (en) | Power reducing circuit for synchronous semiconductor device | |
| JPH09167492A (ja) | 半導体メモリ装置のプリチャージ回路 | |
| JP2001023373A (ja) | 半導体メモリ装置及びそれに適した駆動信号発生器 | |
| JP2000163956A (ja) | 半導体記憶装置 | |
| JP2000195256A (ja) | 半導体メモリ装置 | |
| JP2004152349A (ja) | 半導体記憶装置及びその制御方法 | |
| US6646943B2 (en) | Virtual static random access memory device and driving method therefor | |
| JP2773465B2 (ja) | ダイナミック型半導体記憶装置 | |
| JP3681877B2 (ja) | 半導体装置の内部クロック発生回路及び内部クロック発生方法 | |
| US6819610B2 (en) | DRAM operating like SRAM | |
| JP2001229674A5 (ja) | ||
| JP2000235789A (ja) | メモリ制御装置 | |
| US6137715A (en) | Static random access memory with rewriting circuit | |
| JPH08297969A (ja) | ダイナミック型半導体記憶装置 | |
| US6868023B2 (en) | Semiconductor memory device based on dummy-cell method | |
| JPH0660642A (ja) | 半導体記憶装置 | |
| JPH1145570A (ja) | 半導体記憶装置 | |
| JP2002184180A (ja) | クロック同期型ダイナミックメモリ | |
| JP3152758B2 (ja) | ダイナミック型半導体記憶装置 | |
| JPH1166842A (ja) | 半導体記憶装置 | |
| JPH10255468A (ja) | Ｄｒａｍのリフレッシュ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090417 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090417 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100417 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100417 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110417 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110417 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130417 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |