JP2768842B2 - 半導体レーザ - Google Patents
半導体レーザInfo
- Publication number
- JP2768842B2 JP2768842B2 JP3024060A JP2406091A JP2768842B2 JP 2768842 B2 JP2768842 B2 JP 2768842B2 JP 3024060 A JP3024060 A JP 3024060A JP 2406091 A JP2406091 A JP 2406091A JP 2768842 B2 JP2768842 B2 JP 2768842B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- block layer
- semiconductor laser
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Lasers (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、半導体レーザに関
し、特に漏れ電流の小さい電流阻止構造を有する半導体
レーザに関するものである。
し、特に漏れ電流の小さい電流阻止構造を有する半導体
レーザに関するものである。
【０００２】
【従来の技術】図３は従来の電流阻止構造を有するＰＰ
ＩＢＨ（P-substrate Partially Inverted Buried Hete
rostructure ）型半導体レーザの断面構造図である。図
において、１はｐ型基板、２はｐ型埋込層、３はｎ型ブ
ロック層、４はｐ型ブロック層、６はｎ型コンタクト
層、７は活性層、８は電極である。
ＩＢＨ（P-substrate Partially Inverted Buried Hete
rostructure ）型半導体レーザの断面構造図である。図
において、１はｐ型基板、２はｐ型埋込層、３はｎ型ブ
ロック層、４はｐ型ブロック層、６はｎ型コンタクト
層、７は活性層、８は電極である。
【０００３】ＰＰＩＢＨ型半導体レーザとは、その作成
過程において、ｐ型埋込層２とｐ型ブロック層４のキャ
リア濃度を高くして、埋込成長時にｎ型ブロック層３の
活性層側の先端部をｐ型ブロック層４及びｐ型埋込層２
からのｐ型不純物の拡散によりｐ型に変換することによ
り、電気抵抗の小さいｎ型ブロック層３とｎ型コンタク
ト層６とが直接接触しないようにして、ｐ型埋込層２か
らｎ型ブロック層３へ流れる漏れ電流を小さくした、閾
値電流の小さいことを特徴とする半導体レーザである。
過程において、ｐ型埋込層２とｐ型ブロック層４のキャ
リア濃度を高くして、埋込成長時にｎ型ブロック層３の
活性層側の先端部をｐ型ブロック層４及びｐ型埋込層２
からのｐ型不純物の拡散によりｐ型に変換することによ
り、電気抵抗の小さいｎ型ブロック層３とｎ型コンタク
ト層６とが直接接触しないようにして、ｐ型埋込層２か
らｎ型ブロック層３へ流れる漏れ電流を小さくした、閾
値電流の小さいことを特徴とする半導体レーザである。
【０００４】図４は図３に示したＰＰＩＢＨ型半導体レ
ーザの電気的特性を示す等価回路である。ここでＲｓは
電極８とｐ型基板１との接触抵抗と、ｐ型基板の有する
広がり抵抗との和、Ｒ1 はｐ型基板１から活性層７の間
のチャネル抵抗、Ｒ2 はｐ型基板１からｐ型ブロック層
４の間のチャネル抵抗、Ｔｒ1 はｐ型埋込層２，ｎ型ブ
ロック層３，ｐ型ブロック層４によって構成されるｐｎ
ｐ型トランジスタ、Ｔｒ2 はｎ型ブロック層３，ｐ型ブ
ロック層４，ｎ型コンタクト層６によって構成されるｎ
ｐｎ型トランジスタ、Ｄはｐ型基板１，活性層７，ｎ型
コンタクト層６により構成されるダイオードである。Ｉ
ｇはチャネル抵抗Ｒ2 を流れるトランジスタＴｒ2 のゲ
ート電流、ＩA はトランジスタＴｒ1 のエミッタ電流、
Ｖは半導体レーザに印加される電圧、Ｖａはダイオード
Ｄに加わる電圧である。トランジスタＴｒ1 とＴｒ2 は
サイリスタ接続されている。図３の半導体レーザの断面
図と図４の回路図との関連を図６に示す。
ーザの電気的特性を示す等価回路である。ここでＲｓは
電極８とｐ型基板１との接触抵抗と、ｐ型基板の有する
広がり抵抗との和、Ｒ1 はｐ型基板１から活性層７の間
のチャネル抵抗、Ｒ2 はｐ型基板１からｐ型ブロック層
４の間のチャネル抵抗、Ｔｒ1 はｐ型埋込層２，ｎ型ブ
ロック層３，ｐ型ブロック層４によって構成されるｐｎ
ｐ型トランジスタ、Ｔｒ2 はｎ型ブロック層３，ｐ型ブ
ロック層４，ｎ型コンタクト層６によって構成されるｎ
ｐｎ型トランジスタ、Ｄはｐ型基板１，活性層７，ｎ型
コンタクト層６により構成されるダイオードである。Ｉ
ｇはチャネル抵抗Ｒ2 を流れるトランジスタＴｒ2 のゲ
ート電流、ＩA はトランジスタＴｒ1 のエミッタ電流、
Ｖは半導体レーザに印加される電圧、Ｖａはダイオード
Ｄに加わる電圧である。トランジスタＴｒ1 とＴｒ2 は
サイリスタ接続されている。図３の半導体レーザの断面
図と図４の回路図との関連を図６に示す。
【０００５】次にこの回路の動作について説明する。半
導体レーザの閾値電圧をＶｔｈとする。半導体レーザに
電圧Ｖを印加してゆくと、ＶａがＶｔｈよりも小さい範
囲では、Ｖａが上昇し、電流Ｉｇが流れる。そして、Ｉ
ｇによりトランジスタＴｒ2 が導通状態になると、トラ
ンジスタＴｒ2 とサイリスタ接続されているトランジス
タＴｒ1 も導通状態となって大きな短絡電流ＩA が流れ
る。このＩｇとＩA との和が漏れ電流Ｉｒとなって流れ
る。そして、電圧Ｖａが閾値電圧Ｖｔｈに等しくなる
と、それ以上の印加電圧Ｖを増加しても、ダイオードＤ
の端子電圧Ｖａの値は閾値電圧Ｖｔｈに固定されるの
で、漏れ電流Ｉｒもそれ以上増加しなくなる。
導体レーザの閾値電圧をＶｔｈとする。半導体レーザに
電圧Ｖを印加してゆくと、ＶａがＶｔｈよりも小さい範
囲では、Ｖａが上昇し、電流Ｉｇが流れる。そして、Ｉ
ｇによりトランジスタＴｒ2 が導通状態になると、トラ
ンジスタＴｒ2 とサイリスタ接続されているトランジス
タＴｒ1 も導通状態となって大きな短絡電流ＩA が流れ
る。このＩｇとＩA との和が漏れ電流Ｉｒとなって流れ
る。そして、電圧Ｖａが閾値電圧Ｖｔｈに等しくなる
と、それ以上の印加電圧Ｖを増加しても、ダイオードＤ
の端子電圧Ｖａの値は閾値電圧Ｖｔｈに固定されるの
で、漏れ電流Ｉｒもそれ以上増加しなくなる。
【０００６】
【発明が解決しようとする課題】従来のＰＰＩＢＨ構造
を有する半導体レーザは以上のような電気的特性を示す
ので、波長の短いレーザ等，閾値電圧Ｖｔｈが大きい半
導体レーザでは、このような構造であってもＶａの上昇
が大きくなり、トランジスタＴｒ2 に大きなゲート電流
Ｉｇが流れてサイリスタが導通し、その結果大きな短絡
電流ＩA が流れ、結果として漏れ電流Ｉｒが大きくなる
という問題点があった。
を有する半導体レーザは以上のような電気的特性を示す
ので、波長の短いレーザ等，閾値電圧Ｖｔｈが大きい半
導体レーザでは、このような構造であってもＶａの上昇
が大きくなり、トランジスタＴｒ2 に大きなゲート電流
Ｉｇが流れてサイリスタが導通し、その結果大きな短絡
電流ＩA が流れ、結果として漏れ電流Ｉｒが大きくなる
という問題点があった。
【０００７】この発明は上記のような問題点を解消する
ためになされたもので、閾値電圧が大きくても漏れ電流
Ｉｒを小さく抑えることのできる半導体レーザを得るこ
とを目的とする。
ためになされたもので、閾値電圧が大きくても漏れ電流
Ｉｒを小さく抑えることのできる半導体レーザを得るこ
とを目的とする。
【０００８】
【課題を解決するための手段】この発明に係る半導体レ
ーザは、活性層に近接してサイリスタ構造の電流阻止層
を有し、コンタクト層とブロック層との間にこれらより
も高抵抗の層を有するものである。
ーザは、活性層に近接してサイリスタ構造の電流阻止層
を有し、コンタクト層とブロック層との間にこれらより
も高抵抗の層を有するものである。
【０００９】またこの発明に係る半導体レーザは、活性
層に近接してサイリスタ構造の電流阻止層を有し、該サ
イリスタ構造を構成するｎ型ブロック層の活性層側先端
部がｐ型ブロック層及びｐ型埋込層からのｐ型不純物の
拡散により反転したＰＰＩＢＨ構造であり、該ｐ型ブロ
ック層とその上に設けられたｎ型コンタクト層との間に
両層よりも高抵抗の層を備えたものである。
層に近接してサイリスタ構造の電流阻止層を有し、該サ
イリスタ構造を構成するｎ型ブロック層の活性層側先端
部がｐ型ブロック層及びｐ型埋込層からのｐ型不純物の
拡散により反転したＰＰＩＢＨ構造であり、該ｐ型ブロ
ック層とその上に設けられたｎ型コンタクト層との間に
両層よりも高抵抗の層を備えたものである。
【００１０】
【作用】この発明においては、半導体レーザのサイリス
タ構造の電流阻止層は、高抵抗層を介して接地されてい
るので、漏れ電流がこの高抵抗層を流れることにより電
圧降下が生じサイリスタは導通状態にならないため、半
導体レーザへの印加電圧を大きくしても、サイリスタを
流れる電流は小さく保たれることになり、その結果閾値
電圧の比較的大きいレーザにおいても、漏れ電流を小さ
くすることができる。
タ構造の電流阻止層は、高抵抗層を介して接地されてい
るので、漏れ電流がこの高抵抗層を流れることにより電
圧降下が生じサイリスタは導通状態にならないため、半
導体レーザへの印加電圧を大きくしても、サイリスタを
流れる電流は小さく保たれることになり、その結果閾値
電圧の比較的大きいレーザにおいても、漏れ電流を小さ
くすることができる。
【００１１】またこの発明においては、サイリスタ構造
の電流阻止層が高抵抗層を介して接地されているので、
漏れ電流がこの高抵抗層を流れることにより電圧降下が
生じサイリスタは導通状態にならないため、半導体レー
ザへの印加電圧を大きくしても、サイリスタを流れる電
流は小さく保たれることになり、閾値電流の小さいＰＰ
ＩＢＨ型半導体レーザにおいてさらに漏れ電流を小さく
することができる。
の電流阻止層が高抵抗層を介して接地されているので、
漏れ電流がこの高抵抗層を流れることにより電圧降下が
生じサイリスタは導通状態にならないため、半導体レー
ザへの印加電圧を大きくしても、サイリスタを流れる電
流は小さく保たれることになり、閾値電流の小さいＰＰ
ＩＢＨ型半導体レーザにおいてさらに漏れ電流を小さく
することができる。
【００１２】
【実施例】以下本発明の一実施例によるＰＰＩＢＨ型半
導体レーザを図について説明する。図１はこの発明の一
実施例によるＰＰＩＢＨ型半導体レーザを示す断面構造
図である。図において、１はｐ型基板、２はｐ型埋込
層、３はｎ型ブロック層、４はｐ型ブロック層、５はｎ
- 型高抵抗層、６はｎ型コンタクト層、７は活性層、８
は電極である。
導体レーザを図について説明する。図１はこの発明の一
実施例によるＰＰＩＢＨ型半導体レーザを示す断面構造
図である。図において、１はｐ型基板、２はｐ型埋込
層、３はｎ型ブロック層、４はｐ型ブロック層、５はｎ
- 型高抵抗層、６はｎ型コンタクト層、７は活性層、８
は電極である。
【００１３】図２は図１に示した半導体レーザの電気的
特性を示す等価回路である。ここでＲｓは電極８とｐ型
基板１との接触抵抗とｐ型基板の有する広がり抵抗との
和、Ｒ1 はｐ型基板１から活性層７の間のチャネル抵
抗、Ｒ2 はｐ型基板１からｐ型ブロック層４の間のチャ
ネル抵抗、Ｒｎ- はｎ- 型高抵抗層５のもつ抵抗、Ｔｒ
1 はｐ型埋込層２，ｎ型ブロック層３，ｐ型ブロック層
４によって構成されるｐｎｐ型トランジスタ、Ｔｒ2 は
ｎ型ブロック層３，ｐ型ブロック層４，ｎ- 型高抵抗層
５によって構成されるｎｐｎ- 型トランジスタ、Ｄはｐ
型基板１，活性層７，ｎ型コンタクト層６により構成さ
れるダイオードである。Ｉｇはチャネル抵抗Ｒ2 を流れ
るゲート電流、ＩA はトランジスタＴｒ1 のエミッタ電
流、Ｖは半導体レーザに印加される電圧、Ｖａはダイオ
ードＤに加わる電圧である。トランジスタＴｒ1 とＴｒ
2 は、サイリスタ接続されている。半導体の閾値電圧を
Ｖｔｈとする。Ｉｒは漏れ電流であり、ＩｇとＩA との
和である。図５に図１の断面図と図２の回路図との関連
を示す。
特性を示す等価回路である。ここでＲｓは電極８とｐ型
基板１との接触抵抗とｐ型基板の有する広がり抵抗との
和、Ｒ1 はｐ型基板１から活性層７の間のチャネル抵
抗、Ｒ2 はｐ型基板１からｐ型ブロック層４の間のチャ
ネル抵抗、Ｒｎ- はｎ- 型高抵抗層５のもつ抵抗、Ｔｒ
1 はｐ型埋込層２，ｎ型ブロック層３，ｐ型ブロック層
４によって構成されるｐｎｐ型トランジスタ、Ｔｒ2 は
ｎ型ブロック層３，ｐ型ブロック層４，ｎ- 型高抵抗層
５によって構成されるｎｐｎ- 型トランジスタ、Ｄはｐ
型基板１，活性層７，ｎ型コンタクト層６により構成さ
れるダイオードである。Ｉｇはチャネル抵抗Ｒ2 を流れ
るゲート電流、ＩA はトランジスタＴｒ1 のエミッタ電
流、Ｖは半導体レーザに印加される電圧、Ｖａはダイオ
ードＤに加わる電圧である。トランジスタＴｒ1 とＴｒ
2 は、サイリスタ接続されている。半導体の閾値電圧を
Ｖｔｈとする。Ｉｒは漏れ電流であり、ＩｇとＩA との
和である。図５に図１の断面図と図２の回路図との関連
を示す。
【００１４】この等価回路の動作を以下に説明する。半
導体レーザに電圧Ｖを印加していくと、ＶｔｈがＶａよ
りも大きい領域ではＶａが上昇するが、同時に抵抗Ｒｎ
- を流れるサイリスタの電流Ｉｒによる電圧降下が生じ
るので、トランジスタＴｒ2 のエミッタ電圧は高く保た
れ、ゲート電流Ｉｇは大きくならない。従ってサイリス
タは導通状態とならないので、大きな短絡電流は流れ
ず、結果として漏れ電流Ｉｒを小さくすることができ
る。そして、電圧Ｖａが閾値電圧Ｖｔｈに等しくなる
と、それ以上印加電圧Ｖを増加しても、ダイオードＤの
端子電圧Ｖａの値は閾値電圧Ｖｔｈに固定されるので、
漏れ電流Ｉｒもそれ以上増加しなくなる。
導体レーザに電圧Ｖを印加していくと、ＶｔｈがＶａよ
りも大きい領域ではＶａが上昇するが、同時に抵抗Ｒｎ
- を流れるサイリスタの電流Ｉｒによる電圧降下が生じ
るので、トランジスタＴｒ2 のエミッタ電圧は高く保た
れ、ゲート電流Ｉｇは大きくならない。従ってサイリス
タは導通状態とならないので、大きな短絡電流は流れ
ず、結果として漏れ電流Ｉｒを小さくすることができ
る。そして、電圧Ｖａが閾値電圧Ｖｔｈに等しくなる
と、それ以上印加電圧Ｖを増加しても、ダイオードＤの
端子電圧Ｖａの値は閾値電圧Ｖｔｈに固定されるので、
漏れ電流Ｉｒもそれ以上増加しなくなる。
【００１５】このように本実施例においては、ｐ型ブロ
ック層４とｎ型コンタクト層６との間にｎ- 型高抵抗層
を形成し、漏れ電流により生じる電圧降下のためにサイ
リスタを導通させないようにしたから、大きな短絡電流
は流れず、漏れ電流を小さくすることができる。
ック層４とｎ型コンタクト層６との間にｎ- 型高抵抗層
を形成し、漏れ電流により生じる電圧降下のためにサイ
リスタを導通させないようにしたから、大きな短絡電流
は流れず、漏れ電流を小さくすることができる。
【００１６】なお、上記実施例では高抵抗層５をｎ- 型
半導体としたが、ｉ型半導体であってもよく、またＰ-
型半導体であってもよい。
半導体としたが、ｉ型半導体であってもよく、またＰ-
型半導体であってもよい。
【００１７】また、上記実施例ではＰＰＩＢＨ型半導体
レーザにおける適用例を示したが、この発明は埋め込み
ヘテロ（ＢＨ）型やＤＣＰＢＨ（DoubleChannel Planar
Buried Heterostructure）型などの活性層に近接して
サイリスタ構造の電流阻止層を有する全ての半導体レー
ザに適用でき、上記実施例と同様の効果を奏する。
レーザにおける適用例を示したが、この発明は埋め込み
ヘテロ（ＢＨ）型やＤＣＰＢＨ（DoubleChannel Planar
Buried Heterostructure）型などの活性層に近接して
サイリスタ構造の電流阻止層を有する全ての半導体レー
ザに適用でき、上記実施例と同様の効果を奏する。
【００１８】
【発明の効果】以上のようにこの発明によれば、活性層
に近接してサイリスタ構造の電流阻止層を有する半導体
レーザをコンタクト層とブロック層の間に高抵抗層を有
する構造とし、この高抵抗層を流れる漏れ電流によって
電圧降下が生じサイリスタを導通しないようにしたの
で、大きな短絡電流が流れることなく、結果として漏れ
電流Ｉｒを小さくすることができる効果がある。
に近接してサイリスタ構造の電流阻止層を有する半導体
レーザをコンタクト層とブロック層の間に高抵抗層を有
する構造とし、この高抵抗層を流れる漏れ電流によって
電圧降下が生じサイリスタを導通しないようにしたの
で、大きな短絡電流が流れることなく、結果として漏れ
電流Ｉｒを小さくすることができる効果がある。
【００１９】またこの発明によれば、活性層に近接して
サイリスタ構造の電流阻止層を有するＰＰＩＢＨ型半導
体レーザをコンタクト層とブロック層の間に高抵抗層を
備えた構造とし、この高抵抗層を流れる漏れ電流によっ
て電圧降下が生じサイリスタを導通しないようにしたの
で、大きな短絡電流が流れることなく、結果として閾値
電流の小さなＰＰＩＢＨ型半導体レーザの漏れ電流Ｉｒ
をより小さくすることができる効果がある。
サイリスタ構造の電流阻止層を有するＰＰＩＢＨ型半導
体レーザをコンタクト層とブロック層の間に高抵抗層を
備えた構造とし、この高抵抗層を流れる漏れ電流によっ
て電圧降下が生じサイリスタを導通しないようにしたの
で、大きな短絡電流が流れることなく、結果として閾値
電流の小さなＰＰＩＢＨ型半導体レーザの漏れ電流Ｉｒ
をより小さくすることができる効果がある。
【図１】この発明の一実施例によるＰＰＩＢＨ型半導体
レーザを示す断面構造図である。
レーザを示す断面構造図である。
【図２】図１のＰＰＩＢＨ型半導体レーザの等価回路図
である。
である。
【図３】従来のＰＰＩＢＨ型半導体レーザの断面構造図
である。
である。
【図４】図３のＰＰＩＢＨ型半導体レーザの等価回路図
である。
である。
【図５】図１の断面図と図２の等価回路図との関連を示
す図である。
す図である。
【図６】図３の断面図と図４の等価回路図との関連を示
す図である。
す図である。
１ ｐ型基板 ２ ｐ型埋め込み層 ３ ｎ型ブロック層 ４ ｐ型ブロック層 ５ ｎ- 型高抵抗層 ６ ｎ型コンタクト層 ７ 活性層 ８ 電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 柿本 昇一 兵庫県伊丹市瑞原４丁目１番地 三菱電 機株式会社 光・マイクロ波デバイス研 究所内 (56)参考文献 特開 昭64−82589（ＪＰ，Ａ) 特開 平２−165685（ＪＰ，Ａ) 特開 昭63−92078（ＪＰ，Ａ) 特開 昭63−169084（ＪＰ，Ａ) 特開 平３−97290（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01S 3/18
Claims (2)
- 【請求項１】 活性層に近接して、第１の導電型を有す
る第１のブロック層，第１のブロック層の下側に設けら
れた第２の導電型を有する埋込層，第１のブロック層の
上側に設けられた第２の導電型を有する第２のブロック
層，及び第２のブロック層の上側に設けられた第１の導
電型を有するコンタクト層よりなるサイリスタ構造の電
流阻止層を有する半導体レーザにおいて、 上記コンタクト層と上記第２のブロック層との間に該コ
ンタクト層，該第２のブロック層よりも高抵抗の層を備
えたことを特徴とする半導体レーザ。 - 【請求項２】 活性層に近接して、ｎ型ブロック層，該
ｎ型ブロック層の下側に設けられたｐ型埋込層，前記ｎ
型ブロック層の上側に設けられたｐ型ブロック層，及び
前記ｐ型ブロック層の上側に設けられたｎ型コンタクト
層よりなるサイリスタ構造の電流阻止層を有し、該サイ
リスタ構造を構成する前記ｎ型ブロック層の活性層側の
先端部がその上下に設けられた前記ｐ型ブロック層及び
前記ｐ型埋込層からのｐ型不純物の拡散によりｐ型に反
転したＰＰＩＢＨ構造の半導体レーザにおいて、 前記ｐ型ブロック層とその上部に設けられたｎ型コンタ
クト層との間に該ｎ型コンタクト層と該ｐ型ブロック層
よりも高抵抗の層を備えたことを特徴とする半導体レー
ザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3024060A JP2768842B2 (ja) | 1991-01-22 | 1991-01-22 | 半導体レーザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3024060A JP2768842B2 (ja) | 1991-01-22 | 1991-01-22 | 半導体レーザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04239792A JPH04239792A (ja) | 1992-08-27 |
| JP2768842B2 true JP2768842B2 (ja) | 1998-06-25 |
Family
ID=12127910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3024060A Expired - Fee Related JP2768842B2 (ja) | 1991-01-22 | 1991-01-22 | 半導体レーザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2768842B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2699888B2 (ja) * | 1994-09-20 | 1998-01-19 | 日本電気株式会社 | 埋め込み型ｐ型基板半導体レーザ |
| JP3116350B2 (ja) | 1998-06-16 | 2000-12-11 | 日本電気株式会社 | 半導体レーザの製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0736462B2 (ja) * | 1987-09-24 | 1995-04-19 | 三菱電機株式会社 | 半導体レーザ装置の製造方法 |
| JPH02165685A (ja) * | 1988-12-20 | 1990-06-26 | Fujitsu Ltd | 半導体発光装置の製造方法 |
-
1991
- 1991-01-22 JP JP3024060A patent/JP2768842B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04239792A (ja) | 1992-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4300152A (en) | Complementary field-effect transistor integrated circuit device | |
| JP4401500B2 (ja) | 静電放電における寄生バイポーラ効果を低減する半導体装置および方法 | |
| KR100282760B1 (ko) | 정전기적 방전 방지용 회로 및 구조 | |
| KR100441116B1 (ko) | 낮은 트리거 전압에서 동작 가능한 반도체-제어 정류기구조의 정전 방전 보호 회로 | |
| US4543593A (en) | Semiconductor protective device | |
| KR940002773B1 (ko) | 반도체장치 | |
| JPS62115765A (ja) | 半導体装置 | |
| JPH09199674A (ja) | 半導体装置の保護素子 | |
| US20020079538A1 (en) | Scr-type electrostatic discharge protection circuit | |
| JP3320872B2 (ja) | Ｃｍｏｓ集積回路装置 | |
| JPH0465552B2 (ja) | ||
| JPH0332216B2 (ja) | ||
| JP2768842B2 (ja) | 半導体レーザ | |
| US4807009A (en) | Lateral transistor | |
| JP3046352B2 (ja) | 高速ターンオフサイリスタ構造 | |
| US6784499B2 (en) | Semiconductor device serving as a protecting element | |
| JPH1117198A (ja) | 集積ｍｏｓパワー・トランジスタを含むコンポーネントのロジック・ウエルの保護 | |
| US6525388B1 (en) | Compound semiconductor device having diode connected between emitter and collector of bipolar transistor | |
| JPS60223154A (ja) | 半導体装置 | |
| JPS5819137B2 (ja) | 相補型ｍｏｓトランジスタ | |
| JP3128885B2 (ja) | 半導体装置 | |
| US6781804B1 (en) | Protection of the logic well of a component including an integrated MOS power transistor | |
| JPS625346B2 (ja) | ||
| KR20010029964A (ko) | 반도체 집적회로용 입출력 보호 장치 | |
| JPS6359262B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080410 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090410 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100410 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |