JP2765124B2 - リードフレーム - Google Patents
リードフレームInfo
- Publication number
- JP2765124B2 JP2765124B2 JP29803389A JP29803389A JP2765124B2 JP 2765124 B2 JP2765124 B2 JP 2765124B2 JP 29803389 A JP29803389 A JP 29803389A JP 29803389 A JP29803389 A JP 29803389A JP 2765124 B2 JP2765124 B2 JP 2765124B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- view
- lead frame
- semiconductor device
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はリードフレームに関する。
第４図（ａ）及び（ｂ）は従来のリードフレームの一
例を使用した自立型の半導体装置の平面図及び側面図、
第５図（ａ）及び（ｂ）は従来のリードフレームの他の
例を使用した平面実装型の半導体装置の平面図及び側面
図である。
例を使用した自立型の半導体装置の平面図及び側面図、
第５図（ａ）及び（ｂ）は従来のリードフレームの他の
例を使用した平面実装型の半導体装置の平面図及び側面
図である。
いずれの場合も樹脂封止部6aの側面から出ている各外
部リード1CD，1D及びIUの出る場所は、リードフレーム
のリードの外部に伸びている方向に対応して決ってい
た。
部リード1CD，1D及びIUの出る場所は、リードフレーム
のリードの外部に伸びている方向に対応して決ってい
た。
また、自立型半導体装置7aと平面実装型半導体装置8a
は、側面から伸びるリードの方向が異るので、使用する
リードフレームは別のものである。
は、側面から伸びるリードの方向が異るので、使用する
リードフレームは別のものである。
上述した従来のリードフレームは、樹脂封止部の側面
から出せる外部リードの場所は各リードの長手方向にな
っているので、リードの出る場所を変更するには、リー
ドフレームの形状及び半導体製造装置を変更する必要が
あった。
から出せる外部リードの場所は各リードの長手方向にな
っているので、リードの出る場所を変更するには、リー
ドフレームの形状及び半導体製造装置を変更する必要が
あった。
本発明のリードフレームは、半導体チップを載置する
アイランドとフレーム間とを連結している中央リード
と、前記半導体チップのボンディングパッドにボンディ
ングワイヤを介して接続する内部のボンディング部が前
記アイランドの周辺に配置されかつ外部に伸びて前記フ
レームに接続する複数のリードとを有して、樹脂封止型
の半導体装置の製造に使用されるリードフレームにおい
て、前記複数のリードがそれぞれ前記ボンディング部か
ら複数の方向に伸びて構成されている。
アイランドとフレーム間とを連結している中央リード
と、前記半導体チップのボンディングパッドにボンディ
ングワイヤを介して接続する内部のボンディング部が前
記アイランドの周辺に配置されかつ外部に伸びて前記フ
レームに接続する複数のリードとを有して、樹脂封止型
の半導体装置の製造に使用されるリードフレームにおい
て、前記複数のリードがそれぞれ前記ボンディング部か
ら複数の方向に伸びて構成されている。
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（ｃ）は本発明の一実施例を使用した
自立型の半導体装置の製造工程中の平面図，側面図及び
正面図である。
自立型の半導体装置の製造工程中の平面図，側面図及び
正面図である。
第１図（ａ）に示すように、リードフレームは上フレ
ーム9aと下フレームにそれぞれ中央上リード1CUと中央
下リード1CDが連結するアイランド２に半導体チップ３
を載置し、半導体チップ３とボンディングワイヤ５を介
して接続するボンディング部４をアイランド２の近傍に
有して上，下フレーム及び左又は右の各３方向に伸びる
リード1U，1D及びIL又は1Rを左右に２個有している。
ーム9aと下フレームにそれぞれ中央上リード1CUと中央
下リード1CDが連結するアイランド２に半導体チップ３
を載置し、半導体チップ３とボンディングワイヤ５を介
して接続するボンディング部４をアイランド２の近傍に
有して上，下フレーム及び左又は右の各３方向に伸びる
リード1U，1D及びIL又は1Rを左右に２個有している。
ボンディング後に、一点鎖線に示す樹脂封止部６を形
成する。
成する。
第２図（ａ）及（ｂ）は第１図の自立型の半導体装置
の平面図及び側面図である。
の平面図及び側面図である。
樹脂封入後、上リード1U，左リード1L及び右リード1R
をそれぞれ上側面，左及び右側面近傍でカットして金属
部U,L及びＲを残す。
をそれぞれ上側面，左及び右側面近傍でカットして金属
部U,L及びＲを残す。
ここで例えば、下リード1Dの代りに左及び右リード1L
及び1Rを出す場合は、切断リードの変更だけで同一のリ
ードフレームが使用できる利点がある。
及び1Rを出す場合は、切断リードの変更だけで同一のリ
ードフレームが使用できる利点がある。
第３図（ａ）〜（ｃ）は第１図のリードフレームを使
用した平面実装型の半導体装置の平面図，側面図及び正
面図である。
用した平面実装型の半導体装置の平面図，側面図及び正
面図である。
第１図の自立型の半導体装置に使用した同一のリード
フレームを使用することにより、平面実装型半導体装置
８の樹脂側面の任意の方向からリードを取り出すことが
できる。
フレームを使用することにより、平面実装型半導体装置
８の樹脂側面の任意の方向からリードを取り出すことが
できる。
従って、各種のリード方向の製品が容易に製造できる
ので、基板へ実装対応が容易である。
ので、基板へ実装対応が容易である。
以上説明したように本発明は、半導体チップ裏面から
直接又はチップ表面電極からボンディング線で電気的に
接続されている各リードが、複数方向に伸びているの
で、半導体装置の樹脂側面の任意の場所からリードを取
り出し、かつ不要のリードは切除して自立型としても平
面実装型としても使用できる効果がある。
直接又はチップ表面電極からボンディング線で電気的に
接続されている各リードが、複数方向に伸びているの
で、半導体装置の樹脂側面の任意の場所からリードを取
り出し、かつ不要のリードは切除して自立型としても平
面実装型としても使用できる効果がある。
第１図（ａ）〜（ｃ）は本発明の一実施例を示した自立
型の半導体装置の製造工程中の平面図、側面図及び正面
図、第２図（ａ）及び（ｂ）は第１図の自立型の半導体
装置の平面図及び側面図、第３図（ａ）〜（ｃ）は第１
図のリードフレームを使用した平面実装型の半導体装置
の平面図，側面図及び正面図、第４図（ａ）及び（ｂ）
は従来のリードフレームの一例を使用した自立型の半導
体装置の平面図及び側面図、第５図（ａ）及び（ｂ）は
従来のリードフレームの他の例を使用した平面実装型の
半導体装置の平面図及び側面図である。 1CD……中央下リード、1CU……中央上リード、1D……下
リード、1L……左リード、1R……右リード、1U……上リ
ード、２……アイランド、３……半導体チップ、４……
ボンディング部、５……ボンディングワイヤ、６……樹
脂封止部、７……自立型半導体装置、８……平面実装型
半導体装置、9U……上フレーム、Ｄ……下側面突起部、
Ｌ……左側面突起部、Ｒ……右側面突起部、Ｕ……上側
面突起部。
型の半導体装置の製造工程中の平面図、側面図及び正面
図、第２図（ａ）及び（ｂ）は第１図の自立型の半導体
装置の平面図及び側面図、第３図（ａ）〜（ｃ）は第１
図のリードフレームを使用した平面実装型の半導体装置
の平面図，側面図及び正面図、第４図（ａ）及び（ｂ）
は従来のリードフレームの一例を使用した自立型の半導
体装置の平面図及び側面図、第５図（ａ）及び（ｂ）は
従来のリードフレームの他の例を使用した平面実装型の
半導体装置の平面図及び側面図である。 1CD……中央下リード、1CU……中央上リード、1D……下
リード、1L……左リード、1R……右リード、1U……上リ
ード、２……アイランド、３……半導体チップ、４……
ボンディング部、５……ボンディングワイヤ、６……樹
脂封止部、７……自立型半導体装置、８……平面実装型
半導体装置、9U……上フレーム、Ｄ……下側面突起部、
Ｌ……左側面突起部、Ｒ……右側面突起部、Ｕ……上側
面突起部。
Claims (1)
- 【請求項１】半導体チップを載置するアイランドとフレ
ーム間とを連結している中央リードと、前記半導体チッ
プのボンディングパッドにボンディングワイヤを介して
接続する内部のボンディング部が前記アイランドの周辺
に配置されかつ外部に伸びて前記フレームに接続する複
数のリードとを有して、樹脂封止型の半導体装置の製造
に使用されるリードフレームにおいて、前記複数のリー
ドがそれぞれ前記ボンディング部から複数の方向に伸び
て形成されていることを特徴とするリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29803389A JP2765124B2 (ja) | 1989-11-15 | 1989-11-15 | リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29803389A JP2765124B2 (ja) | 1989-11-15 | 1989-11-15 | リードフレーム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03157960A JPH03157960A (ja) | 1991-07-05 |
| JP2765124B2 true JP2765124B2 (ja) | 1998-06-11 |
Family
ID=17854253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29803389A Expired - Lifetime JP2765124B2 (ja) | 1989-11-15 | 1989-11-15 | リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2765124B2 (ja) |
-
1989
- 1989-11-15 JP JP29803389A patent/JP2765124B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03157960A (ja) | 1991-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2535651B2 (ja) | 半導体装置 | |
| JP2814233B2 (ja) | チップサイズ半導体パッケージの製造方法およびそれに用いるリードフレーム | |
| JPH0613525A (ja) | 半導体装置 | |
| JPH05120985A (ja) | ヒユーズ | |
| JPH0216013B2 (ja) | ||
| JP2765124B2 (ja) | リードフレーム | |
| JPS62248243A (ja) | 半導体パツケ−ジ | |
| JP2001358276A (ja) | 半導体装置およびリードフレーム | |
| JPH0621305A (ja) | 半導体装置 | |
| JPS6141246Y2 (ja) | ||
| KR100280393B1 (ko) | 반도체 패키지 | |
| JPH10107075A (ja) | 半導体装置及びその製造方法 | |
| JP2507271Y2 (ja) | 半導体装置 | |
| JPH0547464Y2 (ja) | ||
| JP2529366Y2 (ja) | 半導体装置 | |
| JP2504538Y2 (ja) | Ｌｅｄアレイ装置 | |
| JPH0750384A (ja) | マルチチップ半導体装置およびその製造方法 | |
| JPS6120770Y2 (ja) | ||
| JPH0555452A (ja) | 半導体集積回路装置 | |
| JPH0498857A (ja) | 半導体装置用パッケージ | |
| JPS63311748A (ja) | 樹脂封止型マルチチップパッケ−ジ | |
| JPS63288029A (ja) | 樹脂封止型半導体装置 | |
| JPH01145131U (ja) | ||
| JPH0637234A (ja) | 半導体装置 | |
| JPH06334100A (ja) | 半導体装置及びそのリードフレーム |