JP2529366Y2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2529366Y2 JP2529366Y2 JP1987192376U JP19237687U JP2529366Y2 JP 2529366 Y2 JP2529366 Y2 JP 2529366Y2 JP 1987192376 U JP1987192376 U JP 1987192376U JP 19237687 U JP19237687 U JP 19237687U JP 2529366 Y2 JP2529366 Y2 JP 2529366Y2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- tab
- lead
- insulating film
- outer frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【考案の詳細な説明】 （イ）産業上の利用分野 本考案は半導体装置に関し、特にリードフレーム上に
固着する半導体チップの大きさの変化にともなって対応
しうる半導体装置の改良に関する。
固着する半導体チップの大きさの変化にともなって対応
しうる半導体装置の改良に関する。
（ロ）従来の技術 第３図は従来の半導体装置の一例を示す断面図であ
る。同図において、（11）はベッド部である。該ベッド
部（11）上には銀−エポキシ系接着剤等のマウント剤
（12）を介して半導体チップ（13）がマウントされてい
る。この半導体チップ（13）の表面に形成された内部端
子は、ボンディングワイヤ（14）を介してベッド部（1
1）の周囲に配設されたリード（15）に接続されてい
る。そして、ベッド部（11）、半導体ペレット（13）、
ボンディングワイヤ（14）およびリード（15）の一部は
エポキシ樹脂等の樹脂モールド層（16）で封止されてい
る。また、リード（15）は樹脂モールド層（15）の側壁
から外部に延出され、下方に折り曲げられている。
る。同図において、（11）はベッド部である。該ベッド
部（11）上には銀−エポキシ系接着剤等のマウント剤
（12）を介して半導体チップ（13）がマウントされてい
る。この半導体チップ（13）の表面に形成された内部端
子は、ボンディングワイヤ（14）を介してベッド部（1
1）の周囲に配設されたリード（15）に接続されてい
る。そして、ベッド部（11）、半導体ペレット（13）、
ボンディングワイヤ（14）およびリード（15）の一部は
エポキシ樹脂等の樹脂モールド層（16）で封止されてい
る。また、リード（15）は樹脂モールド層（15）の側壁
から外部に延出され、下方に折り曲げられている。
上記従来の樹脂封止型半導体装置は第４図に示すよう
なリードフレーム（17）を用いて製造される。このリー
ドフレーム（17）は銅あるいはNi/Fe合金等の導電性金
属板をプレス加工、エッチング加工等によって所定のパ
ターン形状としたものである。第４図のリードフレーム
（17）では、外枠（18）によって３つの領域に区画さ
れ、夫々の領域内に同一のパターンが形成されている。
即ち、左端の単位パターンに示すように、夫々の領域の
略中央にはベッド部（11）が配置され、該ベッド部（1
1）はタイバー（191）を介して外枠（18）に連結され、
支持されている。ベッド部（11）の周囲には多数のリー
ド（15）…がベッド部を取り囲んで配設され、該リード
（15）…は夫々外枠（18）に連結されている。また、同
じ方向に延出されるリード（15）…はタイバー（192）
で連結され、該タイバー（192）は外枠（18）に連結さ
れている。このタイバー（192）を境にして、リード（1
5）…は内部リード（151）と外部リード（152）とに分
けられている。
なリードフレーム（17）を用いて製造される。このリー
ドフレーム（17）は銅あるいはNi/Fe合金等の導電性金
属板をプレス加工、エッチング加工等によって所定のパ
ターン形状としたものである。第４図のリードフレーム
（17）では、外枠（18）によって３つの領域に区画さ
れ、夫々の領域内に同一のパターンが形成されている。
即ち、左端の単位パターンに示すように、夫々の領域の
略中央にはベッド部（11）が配置され、該ベッド部（1
1）はタイバー（191）を介して外枠（18）に連結され、
支持されている。ベッド部（11）の周囲には多数のリー
ド（15）…がベッド部を取り囲んで配設され、該リード
（15）…は夫々外枠（18）に連結されている。また、同
じ方向に延出されるリード（15）…はタイバー（192）
で連結され、該タイバー（192）は外枠（18）に連結さ
れている。このタイバー（192）を境にして、リード（1
5）…は内部リード（151）と外部リード（152）とに分
けられている。
また第１図に示した半導体チップ（13）がCMOS、NMO
S、マイコンチップ等のLSIチップが載置された場合はリ
ード数が増加するために第５図に示す様なフラットパッ
ケージ用のリードフレーム（17）が用いられることが一
般的である。
S、マイコンチップ等のLSIチップが載置された場合はリ
ード数が増加するために第５図に示す様なフラットパッ
ケージ用のリードフレーム（17）が用いられることが一
般的である。
（ハ）考案が解決しようとする問題点 しかし第５図で示した様なフラットパッケージ用のリ
ードフレーム上にたとえばピン数が同じでチップサイズ
が違う場合はある程度までは同じリードフレームを使用
することができるが、チップサイズに合わないダイパッ
ドを使うと、ワイヤーが流れたりボンディング不良など
が起きやすくなり製品歩留りが低下する問題点があっ
た。
ードフレーム上にたとえばピン数が同じでチップサイズ
が違う場合はある程度までは同じリードフレームを使用
することができるが、チップサイズに合わないダイパッ
ドを使うと、ワイヤーが流れたりボンディング不良など
が起きやすくなり製品歩留りが低下する問題点があっ
た。
また新たにプレス用の金型をリード・フレームメーカ
ーに依頼する場合に数量が少ないとフレームの価格が上
昇し製造コストが高くなる問題点があった。この様な問
題は特にASIC（特定ユーザ向けIC）の様な生産数量の少
ない場合に大きな問題となっている。
ーに依頼する場合に数量が少ないとフレームの価格が上
昇し製造コストが高くなる問題点があった。この様な問
題は特にASIC（特定ユーザ向けIC）の様な生産数量の少
ない場合に大きな問題となっている。
（ニ）問題点を解決するための手段 本考案は上述した問題点に鑑みて為されたものであ
り、リードパターンを支持固定する金属製の外枠と、前
記外枠に連結支持されてこの外枠で囲まれた領域内に延
在され、且つその先端が半導体チップを固着する突出部
を有したタブを取り囲む様に配置された多数の金属製リ
ードパターンと、前記タブの突出部を囲むと共に前記半
導体チップの大きさに対応してその大きさが任意に設定
され、前記リードパターン上に接着された矩形状の絶縁
フィルムと、前記タブの突出部と密着させ前記絶縁フィ
ルム上に固着された半導体チップとを具備して解決す
る。
り、リードパターンを支持固定する金属製の外枠と、前
記外枠に連結支持されてこの外枠で囲まれた領域内に延
在され、且つその先端が半導体チップを固着する突出部
を有したタブを取り囲む様に配置された多数の金属製リ
ードパターンと、前記タブの突出部を囲むと共に前記半
導体チップの大きさに対応してその大きさが任意に設定
され、前記リードパターン上に接着された矩形状の絶縁
フィルムと、前記タブの突出部と密着させ前記絶縁フィ
ルム上に固着された半導体チップとを具備して解決す
る。
（ホ）作用 この様に本考案に依れば、半導体チップが固着される
タブ表面を突出させ、その突出部分を囲む様にリードパ
ターン上に絶縁フィルムを設けることにより、絶縁フィ
ルムの大きさを任意に設定することで大きさの異なった
半導体チップを同一のリードフレームに載置することが
できる。
タブ表面を突出させ、その突出部分を囲む様にリードパ
ターン上に絶縁フィルムを設けることにより、絶縁フィ
ルムの大きさを任意に設定することで大きさの異なった
半導体チップを同一のリードフレームに載置することが
できる。
（ヘ）実施例 以下に第１図及び第２図に示した実施例に基づいて本
考案を詳細に説明する。
考案を詳細に説明する。
第１図は本考案の一実施例になるリードフレーム
（１）上に半導体チップ（２）を載置した平面図であ
り、第２図はそのＩ−Ｉ断面図である。
（１）上に半導体チップ（２）を載置した平面図であ
り、第２図はそのＩ−Ｉ断面図である。
第１図及び第２図において、（１）はリードフレー
ム、（３）はインナーリード、（４）は外部リード、
（７）はタブ、（５）は外枠、（６）はタイバーであ
る。リードフレーム（１）は周知の製造方法、例えば銅
あるいはNi/Fe合金等の導電性金属板をプレス加工、エ
ッチング加工等によって所定のパターン形状、即ち、タ
ブ（７）を放射線状に取り囲む様に外枠（５）の４方向
からリード（３）が延在形成される。
ム、（３）はインナーリード、（４）は外部リード、
（７）はタブ、（５）は外枠、（６）はタイバーであ
る。リードフレーム（１）は周知の製造方法、例えば銅
あるいはNi/Fe合金等の導電性金属板をプレス加工、エ
ッチング加工等によって所定のパターン形状、即ち、タ
ブ（７）を放射線状に取り囲む様に外枠（５）の４方向
からリード（３）が延在形成される。
半導体チップ（２）が固着されるタブ（７）の表面に
はリードフレーム（11）のプレス加工時に突出部（９）
が形成されており、その突出部（９）は半導体チップ
（２）と密接される。
はリードフレーム（11）のプレス加工時に突出部（９）
が形成されており、その突出部（９）は半導体チップ
（２）と密接される。
本考案の特徴とするところはタブ（７）表面に設けら
れた突出部（９）を囲む様にリード（３）上に絶縁フィ
ルム（８）を接着するところにある。絶縁フィルム
（８）としてはポリイミド系の樹脂が用いられ、その絶
縁フィルム（８）はフレーム上に固着される半導体チッ
プ（２）の大きさに対応して任意にその大きさを設定す
ることができる。ここで突出部（９）が設けられるタブ
（７）の大きさは突出部（９）を形成することができる
範囲内で最小限小さく形成することが好ましい。また絶
縁フィルム（８）はアクリル系の接着剤によってリード
（３）上に接着され、その反対面にはエポキシ系のAgペ
ーストによって半導体チップ（２）が固着されて近傍の
リード（３）にワイヤー（10）によって電気的に接続さ
れている。Agペーストによって半導体チップ（２）を絶
縁フィルム（８）上に固着する場合、タブ（７）の突出
部（９）上にはできるだけAgペーストの塗布を避けた方
がよい。なお、絶縁フィルム（８）の表面とタブ（７）
の突出部（10′）表面とはフラット面となる様に設定さ
れている。
れた突出部（９）を囲む様にリード（３）上に絶縁フィ
ルム（８）を接着するところにある。絶縁フィルム
（８）としてはポリイミド系の樹脂が用いられ、その絶
縁フィルム（８）はフレーム上に固着される半導体チッ
プ（２）の大きさに対応して任意にその大きさを設定す
ることができる。ここで突出部（９）が設けられるタブ
（７）の大きさは突出部（９）を形成することができる
範囲内で最小限小さく形成することが好ましい。また絶
縁フィルム（８）はアクリル系の接着剤によってリード
（３）上に接着され、その反対面にはエポキシ系のAgペ
ーストによって半導体チップ（２）が固着されて近傍の
リード（３）にワイヤー（10）によって電気的に接続さ
れている。Agペーストによって半導体チップ（２）を絶
縁フィルム（８）上に固着する場合、タブ（７）の突出
部（９）上にはできるだけAgペーストの塗布を避けた方
がよい。なお、絶縁フィルム（８）の表面とタブ（７）
の突出部（10′）表面とはフラット面となる様に設定さ
れている。
本考案に依れば、リード（３）数が同じで半導体チッ
プ（２）の大きさが異なった場合でも絶縁フィルム
（８）の大きさを半導体チップ（２）の大きさに対応し
て設けることで同一のリードフレーム（１）を使用する
ことができる。
プ（２）の大きさが異なった場合でも絶縁フィルム
（８）の大きさを半導体チップ（２）の大きさに対応し
て設けることで同一のリードフレーム（１）を使用する
ことができる。
（ト）考案の効果 以上に詳述した如く、本考案に依れば、絶縁フィルム
を張りかえるだけで大きさの異なる半導体チップが同一
のリードフレームで使用することができるため、生産数
量が少ないときや、数量の見通しがたたないときに本考
案のリードフレームを用いることで安価に且つ早い納期
で生産することができる。
を張りかえるだけで大きさの異なる半導体チップが同一
のリードフレームで使用することができるため、生産数
量が少ないときや、数量の見通しがたたないときに本考
案のリードフレームを用いることで安価に且つ早い納期
で生産することができる。
第１図は本考案の実施例を示す断面図、第２図は第１図
のＩ−Ｉ断面図、第３図乃至第５図は従来例を示す断面
図及び平面図である。 （１）……リードフレーム、（２）……半導体チップ、
（３）インナーリード、（４）……外部リード、（５）
……外枠、（６）ダイバー、（７）……タブ、（８）…
…絶縁フィルム、（９）……突出部、（10）……ワイヤ
ー。
のＩ−Ｉ断面図、第３図乃至第５図は従来例を示す断面
図及び平面図である。 （１）……リードフレーム、（２）……半導体チップ、
（３）インナーリード、（４）……外部リード、（５）
……外枠、（６）ダイバー、（７）……タブ、（８）…
…絶縁フィルム、（９）……突出部、（10）……ワイヤ
ー。
Claims (1)
- 【請求項１】リードパターンを支持固定する金属製の外
枠と、 前記外枠に連結支持されてこの外枠で囲まれた領域内に
延在され、且つその先端が半導体チップを固着する突出
部を有したタブを取り囲む様に配設された多数の金属製
リードパターンと、 前記タブの突出部を囲み前記突出部表面とフラットにな
ると共に前記半導体チップの大きさに対応してその大き
さが任意に設定され、前記リードパターン上に接着され
た矩形状の絶縁フィルムと、 前記タブの突出部と密接させ前記絶縁フィルム上に固着
された半導体チップとを具備したことを特徴とする半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987192376U JP2529366Y2 (ja) | 1987-12-17 | 1987-12-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987192376U JP2529366Y2 (ja) | 1987-12-17 | 1987-12-17 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0195760U JPH0195760U (ja) | 1989-06-26 |
| JP2529366Y2 true JP2529366Y2 (ja) | 1997-03-19 |
Family
ID=31483238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987192376U Expired - Lifetime JP2529366Y2 (ja) | 1987-12-17 | 1987-12-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2529366Y2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5612360U (ja) * | 1979-07-04 | 1981-02-02 | ||
| JPS5895657U (ja) * | 1981-12-23 | 1983-06-29 | 日本電気株式会社 | 集積回路用リ−ドフレ−ム |
| JPS58143541A (ja) * | 1982-02-22 | 1983-08-26 | Hitachi Ltd | 半導体装置 |
-
1987
- 1987-12-17 JP JP1987192376U patent/JP2529366Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0195760U (ja) | 1989-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4974057A (en) | Semiconductor device package with circuit board and resin | |
| JP3780122B2 (ja) | 半導体装置の製造方法 | |
| KR100583494B1 (ko) | 반도체패키지 | |
| TW579581B (en) | Semiconductor device with chip separated from substrate and its manufacturing method | |
| JPH02502323A (ja) | 集積回路用支持組立体 | |
| JP2000101016A (ja) | 半導体集積回路装置 | |
| TW569406B (en) | Semiconductor device and the manufacturing method thereof | |
| US20130200507A1 (en) | Two-sided die in a four-sided leadframe based package | |
| US6894904B2 (en) | Tab package | |
| TW506093B (en) | Cavity down ball grid array package and its manufacturing process | |
| JP2529366Y2 (ja) | 半導体装置 | |
| TW502422B (en) | Method for encapsulating thin flip-chip-type semiconductor device | |
| US8349655B2 (en) | Method of fabricating a two-sided die in a four-sided leadframe based package | |
| JP2516390Y2 (ja) | 半導体装置 | |
| JP3103281B2 (ja) | 樹脂封止型半導体装置 | |
| JPH08148608A (ja) | 半導体装置及びその製造方法及び半導体装置用基板 | |
| JPH06507276A (ja) | リードフレームに接合された介在ダイ取付基板を有する集積回路パッケージ設計 | |
| TW472375B (en) | Leadframe for exposed-pad type chip package structure | |
| JP2954118B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001177007A (ja) | 半導体装置及びその製造方法 | |
| TW201017845A (en) | Lead-free quad flat leadframe, lead-free quad flat package unit, and method for fabricating the same | |
| JPH0547464Y2 (ja) | ||
| JP2513044Y2 (ja) | 半導体装置 | |
| JPH0142346Y2 (ja) | ||
| JP2536439B2 (ja) | 半導体装置用リ―ドフレ―ム及びこれを用いた樹脂封止型半導体装置 |