JP2764750B2 - 多層基板の製造方法 - Google Patents

多層基板の製造方法

Info

Publication number
JP2764750B2
JP2764750B2 JP29962889A JP29962889A JP2764750B2 JP 2764750 B2 JP2764750 B2 JP 2764750B2 JP 29962889 A JP29962889 A JP 29962889A JP 29962889 A JP29962889 A JP 29962889A JP 2764750 B2 JP2764750 B2 JP 2764750B2
Authority
JP
Japan
Prior art keywords
inner layer
pin body
hole
pin
layer material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29962889A
Other languages
English (en)
Other versions
JPH03160785A (ja
Inventor
雅明 ▲高▼松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP29962889A priority Critical patent/JP2764750B2/ja
Publication of JPH03160785A publication Critical patent/JPH03160785A/ja
Application granted granted Critical
Publication of JP2764750B2 publication Critical patent/JP2764750B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、内層材を複数積載して多層基板を製造する
多層基板の製造方法に関する。
(従来の技術) 第9図は多層基板を構成する内層材の一例を示す斜視
図であって、1は内層材、2は内層材1の表面に形成さ
れたパターン、3は内層材1に貫通するように複数設け
られたガイド孔である。
第10図は従来のピンラミネーション法による多層基板
の製造装置を示す構成図であり、4は上下一対の熱盤、
5はピン6が設けられた金型、7は上蓋、8,9は内層材
の両面銅張積層板、10は孔が穿設されている接着シート
であるプリプレグ、11は平滑で、かつ孔が穿設されてい
るステンレス板、12は孔が穿設されている銅箔または片
面銅張積層板である。また前記ガイド孔3および各孔
は、ピン6の位置に対応させて各部材に穿設されてい
る。
同図において、6層基板を製造する状態を示し、金型
5のピン6にステンレス板11の孔を挿入して金型5の上
に第1のステンレス板11を置き、以下、同様に孔をピン
6に挿入して、外層のパターンを形成するための第1の
片面銅張積層板12,加温加圧して積層する時に接続剤か
つ絶縁材となる第1のプリプレグ10,第1の両面銅張積
層板8,第2のプリプレグ10,第2の両面銅張積層板9,第
3のプリプレグ10,第2の片面銅張積層板12,第2のステ
ンレス板11を順次積置し、上蓋7を置いて熱盤4を作用
させることにより多層基板の積層成型をする。
第11図は従来のマスラミネーション法による多層基板
の製造装置を示す構成図であり、13は第12図の拡大図に
示すハトメ、24はスレンレス板、15は銅箔または片面銅
張積層板、16は孔無しのプリプレグであって、第10図の
ピンラミネーション法と異なり、ピン6を使用せずにハ
トメ13を2個の両面銅張積層板8,9のガイド孔3とプリ
プレグ10の孔とに挿入して、ハトメ13の両端部かしめ、
ハトメ13により両面銅張積層板8,9とプリプレグ10とを
保持し、第13図に示した一時的に仮固定した内層材体17
を形成している。
第11図において、前記内層材体17をプリプレグ16を介
して片面銅張積層板15により挟持し、さらに片面銅張積
層板15の外側をステンレス板14により挟持するようにし
て、複数個セットし、熱盤4を作用させることにより、
同時に加温加圧して積層成型をする。
(発明が解決しようとする課題) 上述したピンラミネーション法では、積層する全ての
材料に、金型5に設けられたピン6の位置を基準として
ガイド用の孔を穿設しており、このためワークサイズが
大きくなって材料の有効活用ができないことと、熱盤4
の間にピン6が設けられた金型5と、その上蓋7とを置
いて積層成型するため、単位時間当りの製造量が少ない
という問題がある。
一方、マスラミネーション法では、熱盤4の間におい
て積層されるセットの数を増加させることができるた
め、単位時間当りの製造量を多くすることができるが、
積層成型の加圧時にハトメ13に変形が生じてしまうとい
う問題がある。
第14図は積層成型後のハトメ13の変形状態を示す断面
図であって、ハトメ13の変形により、内層材である両面
銅張積層板8,9の間にずれaが生じ、このずれaの量,
方向は一定でなく、対処が難しかった。
本発明の目的は、内層材間のずれを防止でき、生産性
の向上が図れる多層基板の製造方法を提供することにあ
る。
(課題を解決するための手段) 上記目的を達成するため、本発明は、複数のガイド孔
が形成されている内層材を複数積載して多層基板を製造
する多層基板の製造方法において、内層材の少なくとも
2箇所のガイド孔に、側部にリング状のつばが形成され
たピン本体の一端側を挿入し、このピン本体の他端側に
他の内層材のガイド孔を挿入し、前記ピン本体の両端部
に設けられた受孔に、つば部が形成された突起体を嵌入
し、前記ピン本体のつばと突起体のつば部とで前記内層
材を保持して、多層基板の積層成型をすることを特徴と
する。
(作 用) 上記の手段を採用したため、複数の内層材が、ガイド
孔に挿入されるピン本体のつばと、ピン本体の受孔に嵌
入される突起体のつば部とで保持されることになり、内
層材同士がずれることがなくなる。
(実施例) 以下、本発明の実施例を図面に基づいて説明する。
第2図は本発明の多層基板の製造方法に使用されるピ
ン本体と突起体との第1実施例を示す断面図であって、
20は側部中央にリング状のつば21が形成され、かつ上下
両端部に受孔22が穿設されたピン本体、23は前記つば21
と平行な方向に延出するつば部24が一端部に形成され、
かつ前記受孔22に嵌入される突起体である。
第1図(a)〜(e)は本発明の多層基板の製造方法
の一実施例における製造工程を説明するための断面図で
あって、第1図(a)に示すように、内層体である第1
の両面銅張積層板8には第9図に示すように複数のガイ
ド孔(第1図(a)では1個を図示している)3が穿設
されており、第1図(b)に示すように、ピン本体20の
一端側をガイド孔3に挿入する。このピン本体20は複数
のガイド孔3の内の少なくとも2箇所に挿入される。
第1図(c)に示すように、ピン本体20の一端部の受
孔22に第1の突起体23を嵌入し、ピン本体20のつば21と
第1の突起体23のつば部24との間で第1の両面銅張積層
板8が保持される。次に第1図(d)に示すように、ピ
ン本体20の他端側から内層材である第2の両面銅張積層
板9のガイド孔3とプリプレグ10のガイド孔10aとを挿
入する。
そして第1図(e)に示すように、ピン本体20の他端
部の受孔22に第2の突起体23を嵌入し、ピン本体20のつ
ば21と、第2の突起体23のつば部24との間で第2の両面
銅張積層板9とプリプレグ10とが保持され、第3図に示
すような内層材のセット体25が形成される。
第4図は本発明の多層基板の製造方法に用いられる製
造装置の一実施例を示す構成図であって、上下一対の熱
盤4を設置したマスラミネーション法による製造装置で
ある。
同図において、第11図に示した製造装置と同様に、内
層材のセット体25を無孔のプリプレグ16を介して銅箔あ
るいは片面銅張積層板15により挟持し、さらに銅箔ある
いは片面銅張積層板15の外側をステンレス板14により挟
持するように、複数個セットし(第4図は2個のセット
体25を配置してある)、熱盤4を作用させることによ
り、同時に加温加圧して積層成型をする。
第5図は積層成型後のガイド孔3の周囲を示す断面図
であって、内層材のセット体25を構成する上下の両面銅
張積層板8,9を互いにずれることなく、ピン本体20のつ
ば21と突起体23のつば部24とで挟持されている。
第6図(a)はピン本体の第2実施例を示す正面図、
第6図(b)は第6図(a)のピン本体の斜視図であっ
て、30は上端に第1の突起体23が嵌入する受孔22が穿設
され、下端に凹部31が形成された第1のピン本体、32は
上端に前記凹部31と嵌合する凸部33が形成され、下端に
第2の突起体23が嵌入する受孔22が穿設された第2のピ
ン本体、34は第1のピン本体30の側部に形成されたリン
グ状のつば、35は第2のピン本体32の側部に形成された
リング状のつばである。
同図において、第1の突起体23のつば部24と第1のピ
ン本体30のつば34との間、また第1のピン本体30のつば
34と第2のピン本体32のつば35との間、さらに第2のピ
ン本体32のつば35と第2の突起体23のつば部24との間
に、内層材である両面銅張積層板,プリプレグを適宜に
設置することにより積層数を増加させることができる。
以上説明したように、ピン本体20,30,32と第1,第2の
突起体23を用いて、つば21とつば部24,つば34,35によ
り、積層成型に際して両面銅張積層板8,9などを挟持す
るように保持でき、またピン本体20,30,32の受孔22に突
起体23が嵌入するのでピン本体20,30,32の強度が大き
く、ピン本体20,30は容易には変形しないので、両面銅
張積層板8,9の間のずれが小さくなるように抑制できる
ため不良の発生が少なくなり、さらにマスラミネーショ
ン法を適用して多層基板が製造できるため大量生産も可
能となる。
第7図(a)〜(c)はスルーホール内層ランドとの
関係を説明するための説明図であって、40は内層パター
ン、41は内層ランド、42は内層ランド41のセンタ、43は
スルーホール、44はスルーホール43のメッキ部である。
ボール盤でプリント基板のスルーホール43を孔加工を
する場合、本実施例のように両面銅張積層板8,9のずれ
が生じないと、CADデータを用いることにより、第7図
(a)のように、スルーホール43のセンタ値は内層材
(両面銅張積層板8,9)に形成された内層ランド41のセ
ンタ値と一致するので、センタ42に正確にスルーホール
43が形成されることになる。
第7図(a)は本実施例のピン本体20と突起体23とを
用いてスルーホール43を形成した時の平面状態を示す図
であって、内層ランド41の径Xは直径0.6mmであり、ス
ルーホール43の径Yは直径0.35mmで、ドリルによる開口
である。また内層パターン40の線幅Zは0.15mmである。
第7図(b),(c)は、第11図の製造装置によって
積層成型した場合のスルーホール43の平面状態を示して
おり、内層ランド41からの最大のずれ値は、内層ランド
41をカットする部分Cからスルーホール43の径の約1/2
(=Y/2)に達している。
第7図(b)では内層ランド41とスルーホール43との
接続面積が1/2となり、また第7図(c)では、内層パ
ターン40をスルーホール43がカット(C部分)している
ため、さらに接続面積が小さくなっている。
第7図(a),(b),(c)の各状態で1000ホール
連結したテストパターンをそれぞれ用いて、スルーホー
ル43と内層パターン40との接続の信頼性を試験した結果
を第8図に示した。試験内容は、スルーホール43のメッ
キ部44の厚さを20〜25μmにし、試材を260℃±5℃の
オイル中に10秒間ディップし、素早く引き上げて流水中
に20秒間ディップする1サイクルを、900サイクルまで
連続試験したものである。
最も変化が小さい状態を示している第8図の(ア)が
第7図(a)の状態のデータ、また(イ)が第7図
(b)の状態のデータ、また(ウ)が第7図の(c)の
状態のデータであり、第1回目の260℃±5℃のオイル
中の全回路抵抗値を初期値として、100サイクル以降の
抵抗値の変化率を示している。この抵抗値の変化率が上
昇することは、断線に至る可能性が大きいということを
示していることになる。
第8図に示した試験結果によれば、本実施例の製造方
法では、従来のハトメを用いて積層成型したものより、
スルーホール43の信頼性が極めて高いことが実証され
た。
このように本実施例では、複数の内層材8,9を用いて
なる多層基板の製造において、生産性が良く、かつプリ
ント配線板として重要である高信頼性の導通接続を有す
る基板を提供することができ、実用的価値が大きい。
(発明の効果) 本発明によれば、側部にリング状のつばが形成された
ピン本体と、このピン本体の受孔に嵌入されるつば部が
形成された突起体とにより内層材間のずれを防止できる
ため、生産性の構造が図れる多層基板の製造方法を提供
できる。
【図面の簡単な説明】
第1図(a)〜(e)は本発明の多層基板の製造方法の
一実施例における製造工程を説明するための断面図、第
2図は本発明の多層基板の製造方法に用いられるピン本
体と突起体との第1実施例を示す断面図、第3図は内層
材のセット体を示す断面図、第4図は本発明の多層基板
の製造方法に用いられる製造装置の一実施例を示す構成
図、第5図は積層成型後のガイド孔の周囲を示す断面
図、第6図(a)はピン本体の第2実施例を示す正面
図、第6図(b)はピン本体の第2実施例の斜視図、第
7図(a)〜(c)はスルーホールと内層ランドとの関
係を説明するための説明図、第8図はスルーホールと内
層パターンとの接続の信頼性を試験した結果を示す説明
図、第9図は内層材の一例を示す斜視図、第10図は従来
のピンラミネーション法による多層基板の製造装置を示
す構成図、第11図は従来のマスラミネーション法による
多層基板の製造装置を示す構成図、第12図はハトメの拡
大図、第13図は内層材体を示す断面図、第14図は積層成
型後のハトメの変形状態を示す断面図である。 3……ガイド孔、4……熱盤、8,9……内層材(両面銅
張積層板)10,16……プリプレグ、14……ステンレス
板、15……銅箔または片面銅張積層体、20,30,32……ピ
ン本体、21,34,35……つば、22……受孔、23……突起
体、24……つば部、25……内層材のセット体、31……凹
部、33……凸部。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】複数のガイド孔が形成されている内層材を
    複数積載して多層基板を製造する多層基板の製造方法に
    おいて、内層材の少なくとも2箇所のガイド孔に、側部
    にリング状のつばが形成されたピン本体の一端側を挿入
    し、このピン本体の他端側に他の内層材のガイド孔を挿
    入し、前記ピン本体の両側部に設けられた受孔に、つば
    部が形成された突起体を嵌入し、前記ピン本体のつばと
    突起体のつば部とで前記内層材を保持して、多層基板の
    積層成型をすることを特徴とする多層基板の製造方法。
JP29962889A 1989-11-20 1989-11-20 多層基板の製造方法 Expired - Fee Related JP2764750B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29962889A JP2764750B2 (ja) 1989-11-20 1989-11-20 多層基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29962889A JP2764750B2 (ja) 1989-11-20 1989-11-20 多層基板の製造方法

Publications (2)

Publication Number Publication Date
JPH03160785A JPH03160785A (ja) 1991-07-10
JP2764750B2 true JP2764750B2 (ja) 1998-06-11

Family

ID=17875063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29962889A Expired - Fee Related JP2764750B2 (ja) 1989-11-20 1989-11-20 多層基板の製造方法

Country Status (1)

Country Link
JP (1) JP2764750B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07154070A (ja) * 1993-12-01 1995-06-16 Nec Corp 印刷配線板の製造方法
JP2556282B2 (ja) * 1993-12-17 1996-11-20 日本電気株式会社 印刷配線板の製造方法

Also Published As

Publication number Publication date
JPH03160785A (ja) 1991-07-10

Similar Documents

Publication Publication Date Title
KR101116079B1 (ko) 다층 프린트 배선판의 제조방법 및 다층 프린트 배선판
JPH0575270A (ja) 複合多層配線板の製造方法
JP2764750B2 (ja) 多層基板の製造方法
JP3938983B2 (ja) 多層配線板の製造方法
JPH0832235A (ja) 多層プリント配線板の製造方法
JPH07249864A (ja) プリント配線板の製造方法
JP2751115B2 (ja) 多層プリント配線板の製造方法
JPH0545079B2 (ja)
JPH071828B2 (ja) 多層プリント配線板の製造方法
JP2002344141A (ja) 多層回路基板、および多層回路基板の製造方法
JPS6112400B2 (ja)
JP3124543B2 (ja) 多層プリント配線板の製造方法
JPH0888468A (ja) 多層プリント配線板の製造方法
JPH01140698A (ja) 多層印刷配線板の製造方法
JP3251712B2 (ja) 多層銅張積層板の製造方法
JP2001094255A (ja) プリント配線基板及びその製造方法
JPH05299838A (ja) 多層プリント配線板の製造方法
JPH10335816A (ja) 多層プリント配線板の製造方法
JP2006120873A (ja) インピーダンスコントロール配線板、インピーダンスコントロール配線板の製造方法
JPH1168307A (ja) 多層回路板の製造法
JPH09191181A (ja) フレックスリジッド配線板の製造方法
JP2009038191A (ja) 多層配線基板とその製造方法
JPS6125547B2 (ja)
JPH1140921A (ja) プリント配線板の製造方法、および多層プリント配線板の製造方法
JPH02271653A (ja) 半導体搭載用基板の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees