JP2758676B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2758676B2 JP2758676B2 JP1333818A JP33381889A JP2758676B2 JP 2758676 B2 JP2758676 B2 JP 2758676B2 JP 1333818 A JP1333818 A JP 1333818A JP 33381889 A JP33381889 A JP 33381889A JP 2758676 B2 JP2758676 B2 JP 2758676B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- lead
- leads
- support
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/787—Means for aligning
- H01L2224/78743—Suction holding means
- H01L2224/78744—Suction holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10161—Shape being a cuboid with a rectangular active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置に関し、特に、半導体チップの
回路形成面上に複数のインナーリードが配設された半導
体装置に適用して有効な技術に関するものである。
回路形成面上に複数のインナーリードが配設された半導
体装置に適用して有効な技術に関するものである。
半導体装置は、半導体チップを保護するためにモール
ド樹脂で封止している。この半導体装置には半導体チッ
プをモールド樹脂で封止する前に、前記半導体チップ上
にリードを位置決めし、取り付けるためにいくつかの方
法が用いられている。
ド樹脂で封止している。この半導体装置には半導体チッ
プをモールド樹脂で封止する前に、前記半導体チップ上
にリードを位置決めし、取り付けるためにいくつかの方
法が用いられている。
例えば、半導体チップの素子形成面（回路形成面）上
に複数のインナーリードが、前記半導体チップと電気的
に絶縁する絶縁フィルムを介在させて接着剤で接着さ
れ、前記半導体チップとインナーリードとがボンディン
グワイヤーで電気的に接続され、モールド樹脂で封止さ
れた所謂LOC（Lead On Chip）構造の半導体装置が提
案されている（特開昭61−241959参照）。
に複数のインナーリードが、前記半導体チップと電気的
に絶縁する絶縁フィルムを介在させて接着剤で接着さ
れ、前記半導体チップとインナーリードとがボンディン
グワイヤーで電気的に接続され、モールド樹脂で封止さ
れた所謂LOC（Lead On Chip）構造の半導体装置が提
案されている（特開昭61−241959参照）。
しかし、前記半導体装置は、複数のインナーリードを
半導体チップの回路形成面上に絶縁フィルムを介在して
配設しているので、前記絶縁フィルムの面積が大きいた
めに吸湿水分量が多くなり、リフロー時に前記吸湿され
た水分がパッケージの中で気化膨張して、パッケージに
クラックが発生するという問題があった。
半導体チップの回路形成面上に絶縁フィルムを介在して
配設しているので、前記絶縁フィルムの面積が大きいた
めに吸湿水分量が多くなり、リフロー時に前記吸湿され
た水分がパッケージの中で気化膨張して、パッケージに
クラックが発生するという問題があった。
また、前記半導体装置は、複数のインナーリードを半
導体チップの回路形成面上に絶縁フィルムを介在して配
設しているので、前記絶縁フィルムを半導体チップの回
路形成面上に接着する際、当該半導体チップの回路形成
面を損傷させるという問題があった。
導体チップの回路形成面上に絶縁フィルムを介在して配
設しているので、前記絶縁フィルムを半導体チップの回
路形成面上に接着する際、当該半導体チップの回路形成
面を損傷させるという問題があった。
また、前記半導体装置は、複数のインナーリードを半
導体チップの回路形成面上に絶縁フィルムを介在して配
設しているので、前記インナーリードのボンディング面
にボンディングワイヤーを圧着接続する際に、前記半導
体チップの回路形成面に衝撃荷重や圧着荷重が加わり、
半導体チップの回路形成面（半導体チップの素子）を破
損させるという問題があった。
導体チップの回路形成面上に絶縁フィルムを介在して配
設しているので、前記インナーリードのボンディング面
にボンディングワイヤーを圧着接続する際に、前記半導
体チップの回路形成面に衝撃荷重や圧着荷重が加わり、
半導体チップの回路形成面（半導体チップの素子）を破
損させるという問題があった。
そこで、前述の問題を解決するために、半導体チップ
の回路形成面上に複数のインナーリードが浮いた状態
（前記回路形成面から離間した状態）で配設され、前記
半導体チップとインナーリードとがボンディングワイヤ
ーで電気的に接続され、モールド樹脂で封止された半導
体装置が提案されている（特願平１−65844参照）。
の回路形成面上に複数のインナーリードが浮いた状態
（前記回路形成面から離間した状態）で配設され、前記
半導体チップとインナーリードとがボンディングワイヤ
ーで電気的に接続され、モールド樹脂で封止された半導
体装置が提案されている（特願平１−65844参照）。
しかしながら、本発明者は、前記半導体装置を検討し
た結果、以下の問題点を見い出した。
た結果、以下の問題点を見い出した。
前記半導体装置の製造方法において、半導体チップの
回路形成面上に複数のインナーリードが浮いた状態で配
設されるように、前記インナーリード、アウターリード
及び支持リードが一体に形成されたリードフレームの前
記支持リードを半導体チップの回路形成面（主面）に、
接着剤で接着固定又は絶縁フィルムを介在して接着剤で
接着固定している。このため、前記支持リードを半導体
チップの主面に接着固定する時、前記半導体チップの主
面に応力が加わり、前記半導体チップの素子が破損し、
半導体装置の信頼性が低下するという問題があった。
回路形成面上に複数のインナーリードが浮いた状態で配
設されるように、前記インナーリード、アウターリード
及び支持リードが一体に形成されたリードフレームの前
記支持リードを半導体チップの回路形成面（主面）に、
接着剤で接着固定又は絶縁フィルムを介在して接着剤で
接着固定している。このため、前記支持リードを半導体
チップの主面に接着固定する時、前記半導体チップの主
面に応力が加わり、前記半導体チップの素子が破損し、
半導体装置の信頼性が低下するという問題があった。
本発明の目的は、半導体チップの回路形成面上に複数
のインナーリードが配設された半導体装置において、前
記半導体チップの素子が破損するのを防止し、半導体装
置の信頼性を向上させることが可能な技術を提供するこ
とにある。
のインナーリードが配設された半導体装置において、前
記半導体チップの素子が破損するのを防止し、半導体装
置の信頼性を向上させることが可能な技術を提供するこ
とにある。
本発明の前記ならびにその他の目的と新規な特徴は、
本明細書の記述及び添付図面によって明らになるであろ
う。
本明細書の記述及び添付図面によって明らになるであろ
う。
本願において開示される発明のうち、代表的なものの
概要を簡単に説明すれば、下記のとおりである。
概要を簡単に説明すれば、下記のとおりである。
（１）半導体チップの素子形成面上にその素子形成面か
ら離間した状態で配設されるインナーリードと、前記半
導体チップを支持する支持リードと、前記半導体チッ
プ、前記インナーリード、前記支持リードを封止する封
止樹脂とを有する半導体装置であって、前記支持リード
が前記半導体チップの側面に固定されている。
ら離間した状態で配設されるインナーリードと、前記半
導体チップを支持する支持リードと、前記半導体チッ
プ、前記インナーリード、前記支持リードを封止する封
止樹脂とを有する半導体装置であって、前記支持リード
が前記半導体チップの側面に固定されている。
（２）半導体チップの素子形成面上にその素子形成面か
ら離間した状態で配設されるインナーリードと、前記半
導体チップの外部端子と前記インナーリードとを電気的
に接続するボンディングワイヤーと、前記半導体チップ
を支持する支持リードと、前記半導体チップ、前記イン
ナーリード、前記支持リード、前記ボンディングワイヤ
ーを封止する封止樹脂とを有する半導体装置であって、
前記支持リードが前記半導体チップの側面に固定されて
いる。
ら離間した状態で配設されるインナーリードと、前記半
導体チップの外部端子と前記インナーリードとを電気的
に接続するボンディングワイヤーと、前記半導体チップ
を支持する支持リードと、前記半導体チップ、前記イン
ナーリード、前記支持リード、前記ボンディングワイヤ
ーを封止する封止樹脂とを有する半導体装置であって、
前記支持リードが前記半導体チップの側面に固定されて
いる。
（３）前記手段（１）及び（２）に記載の支持リード
は、その一部を前記半導体チップの素子形成面と対向す
るその裏面方向に折り曲げている。
は、その一部を前記半導体チップの素子形成面と対向す
るその裏面方向に折り曲げている。
（４）前記手段（１）から（３）に記載の支持リード
は、前記半導体チップの互いに対向する側面に接着剤で
固定されている。
は、前記半導体チップの互いに対向する側面に接着剤で
固定されている。
（５）前記手段（１）から（３）に記載の支持リード
は、その弾性力によって前記半導体チップの対向する側
面に固定されている。
は、その弾性力によって前記半導体チップの対向する側
面に固定されている。
（６）前記手段（５）に記載の支持リードは、その弾性
力を調整するための溝が設けられている。
力を調整するための溝が設けられている。
（７）前記手段（５）に記載の支持リードは、その弾性
力を調整するためのくびれが設けられている。
力を調整するためのくびれが設けられている。
（８）半導体装置の製造方法であって、一主面に回路と
外部端子とが形成された半導体チップの対向する側面に
支持リードを固定して、前記半導体チップの一主面上に
その一主面から離間した状態で複数のインナーリードを
配設する工程と、前記半導体チップの外部端子と前記複
数のインナーリードとをそれぞれボンディングワイヤー
で電気的に接続する工程と、前記半導体チップ、支持リ
ード、インナーリード、及びボンディングワイヤーをモ
ールド樹脂で封止する工程を備えている。
外部端子とが形成された半導体チップの対向する側面に
支持リードを固定して、前記半導体チップの一主面上に
その一主面から離間した状態で複数のインナーリードを
配設する工程と、前記半導体チップの外部端子と前記複
数のインナーリードとをそれぞれボンディングワイヤー
で電気的に接続する工程と、前記半導体チップ、支持リ
ード、インナーリード、及びボンディングワイヤーをモ
ールド樹脂で封止する工程を備えている。
上述した手段によれば、半導体チップの回路形成面に
触れないで支持リードを半導体チップに固定することが
できるので、前記半導体チップの回路形成面に応力が加
わらなくなり、前記半導体チップの素子が破損するのを
防止でき、半導体装置の信頼性を向上させることができ
る。
触れないで支持リードを半導体チップに固定することが
できるので、前記半導体チップの回路形成面に応力が加
わらなくなり、前記半導体チップの素子が破損するのを
防止でき、半導体装置の信頼性を向上させることができ
る。
なお、本発明において、インナーリードとはモールド
樹脂で封止された部分のリードを言う。一方、アウター
リードとはモールド樹脂の外に導出されているリードを
言う。
樹脂で封止された部分のリードを言う。一方、アウター
リードとはモールド樹脂の外に導出されているリードを
言う。
以下、本発明の構成について、DRAM（半導体チップ）
をモールド樹脂で封止した樹脂封止型半導体装置に本発
明を適用した一実施例とともに説明する。
をモールド樹脂で封止した樹脂封止型半導体装置に本発
明を適用した一実施例とともに説明する。
なお、実施例を説明するための全図において、同一機
能を有するものは同一符号を付け、その繰り返しの説明
は省略する。
能を有するものは同一符号を付け、その繰り返しの説明
は省略する。
本発明の一実施例である樹脂封止型半導体装置の概略
構成を第１図（部分断面斜視図）、第２図（平面図）、
及び第３図（第２図のイート線で切った断面図）で示
す。
構成を第１図（部分断面斜視図）、第２図（平面図）、
及び第３図（第２図のイート線で切った断面図）で示
す。
第１図、第２図及び第３図に示すように、本実施例の
半導体チップ１は、SOJ（Small Out−line J−bend）
型の樹脂封止型パッケージ２で封止されている。前記半
導体チップ１は、例えば16［Mbit］×１［bit］の大容
量のDRAM（Dynamic Random Access Memory）で構成
され、16.48［mm］×8.54［mm］の平面長方形状で構成
されている。この半導体チップ１は、400［mil］幅の樹
脂封止型パッケージ２に封止される。
半導体チップ１は、SOJ（Small Out−line J−bend）
型の樹脂封止型パッケージ２で封止されている。前記半
導体チップ１は、例えば16［Mbit］×１［bit］の大容
量のDRAM（Dynamic Random Access Memory）で構成
され、16.48［mm］×8.54［mm］の平面長方形状で構成
されている。この半導体チップ１は、400［mil］幅の樹
脂封止型パッケージ２に封止される。
前記半導体チップ（DRAM）１の回路形成面（以下、主
面という）には、図示していないが主にメモリセルアレ
イ及び周辺回路が配置されている。メモリセルアレイ
は、１［bit］の情報を記憶するメモリセル（記憶素
子）を行列状に複数配置している。前記周辺回路は、直
接周辺回路及び関接周辺回路で構成されている。直接周
辺回路は、メモリセルの情報書込み動作や情報読出し動
作を直接制御する回路である。直接周辺回路は、ロウア
ドレスデコーダ回路、カラムアドレスデコーダ回路、セ
ンスアンプ回路等を含む。関接周辺回路は、前記直接周
辺回路の動作を関接的に制御する回路である。関接周辺
回路は、クロック信号発生回路、バッファ回路等を含
む。
面という）には、図示していないが主にメモリセルアレ
イ及び周辺回路が配置されている。メモリセルアレイ
は、１［bit］の情報を記憶するメモリセル（記憶素
子）を行列状に複数配置している。前記周辺回路は、直
接周辺回路及び関接周辺回路で構成されている。直接周
辺回路は、メモリセルの情報書込み動作や情報読出し動
作を直接制御する回路である。直接周辺回路は、ロウア
ドレスデコーダ回路、カラムアドレスデコーダ回路、セ
ンスアンプ回路等を含む。関接周辺回路は、前記直接周
辺回路の動作を関接的に制御する回路である。関接周辺
回路は、クロック信号発生回路、バッファ回路等を含
む。
前記半導体チップ１の主面つまり前記メモリセルアレ
イ及び周辺回路を配置した表面上には、複数のインナー
リード3Aが該半導体チップ１の主面から浮いた状態で配
置している。この種の樹脂封止型パッケージ２は、半導
体チップ１の主面上にインナーリード3Aを配置したLOC
（Lead On Chip）構造を採用している。LOC構造を採
用する樹脂封止型パッケージ２は、半導体チップ１の形
状に規制されずにインナーリード3Aを自由に引き回せる
ので、この引き回しに相当する分、サイズの大きな半導
体チップ１を封止することができる。つまり、LOC構造
を採用する樹脂封止型パッケージ２は、大容量化に基づ
き半導体チップ１のサイズが大型化しても、封止サイズ
（パッケージサイズ）は小さく抑えられるので、実装密
度を高めることができる。
イ及び周辺回路を配置した表面上には、複数のインナー
リード3Aが該半導体チップ１の主面から浮いた状態で配
置している。この種の樹脂封止型パッケージ２は、半導
体チップ１の主面上にインナーリード3Aを配置したLOC
（Lead On Chip）構造を採用している。LOC構造を採
用する樹脂封止型パッケージ２は、半導体チップ１の形
状に規制されずにインナーリード3Aを自由に引き回せる
ので、この引き回しに相当する分、サイズの大きな半導
体チップ１を封止することができる。つまり、LOC構造
を採用する樹脂封止型パッケージ２は、大容量化に基づ
き半導体チップ１のサイズが大型化しても、封止サイズ
（パッケージサイズ）は小さく抑えられるので、実装密
度を高めることができる。
前記インナーリード3Aはその一端側をアウターリード
3Bと一体に構成している。アウターリード3Bは、標準規
格に基づき、夫々に印加される信号が規定され、番号が
付されている。第１図中、左端手前は１番端子、右端手
前は14番端子である。右端後側（端子番号はインナーリ
ード3Aに示す）は15番端子、左端後側は図示していない
が28番端子である。つまり、この樹脂封止型パッケージ
２は１〜６番端子、９〜14番端子、15〜20番端子、23〜
28番端子の合計24端子で構成されている。
3Bと一体に構成している。アウターリード3Bは、標準規
格に基づき、夫々に印加される信号が規定され、番号が
付されている。第１図中、左端手前は１番端子、右端手
前は14番端子である。右端後側（端子番号はインナーリ
ード3Aに示す）は15番端子、左端後側は図示していない
が28番端子である。つまり、この樹脂封止型パッケージ
２は１〜６番端子、９〜14番端子、15〜20番端子、23〜
28番端子の合計24端子で構成されている。
前記１番端子は電源電圧Vcc端子である。前記電源電
圧Vccは例えば回路の動作電圧５［Ｖ］である。２番端
子はデータ入力信号端子（Ｄ）、３番端子は空き端子、
４番端子はライトイネーブル信号端子（Ｗ）、５番端子
はロウアドレスストローブ信号端子（RE）、６番端子は
アドレス信号端子（A11）である。
圧Vccは例えば回路の動作電圧５［Ｖ］である。２番端
子はデータ入力信号端子（Ｄ）、３番端子は空き端子、
４番端子はライトイネーブル信号端子（Ｗ）、５番端子
はロウアドレスストローブ信号端子（RE）、６番端子は
アドレス信号端子（A11）である。
９番端子はアドレス信号端子（A10）、10番端子はア
ドレス信号端子（A0）、11番端子はアドレス信号端子
（A1）、12番端子はアドレス信号端子（A2）、13番端子
はアドレス信号端子（A3）である。14番端子は電源電圧
Vcc端子である。
ドレス信号端子（A0）、11番端子はアドレス信号端子
（A1）、12番端子はアドレス信号端子（A2）、13番端子
はアドレス信号端子（A3）である。14番端子は電源電圧
Vcc端子である。
15番端子は基準電圧Vss端子である。前記基準電圧Vss
は例えば回路の基準電圧０［Ｖ］である。16番端子はア
ドレス信号端子（A4）、17番端子はアドレス信号端子
（A5）、18番端子はアドレス信号端子（A6）、19番端子
はアドレス信号端子（A7）、20番端子はアドレス信号端
子（A8）である。
は例えば回路の基準電圧０［Ｖ］である。16番端子はア
ドレス信号端子（A4）、17番端子はアドレス信号端子
（A5）、18番端子はアドレス信号端子（A6）、19番端子
はアドレス信号端子（A7）、20番端子はアドレス信号端
子（A8）である。
23番端子はアドレス信号端子（A9）、24番端子は空き
端子、25番端子はカラムアドレスストローブ信号端子
（CE）、26番端子は空き端子、27番端子はデータ出力信
号端子、28番端子は基準電圧Vss端子である。
端子、25番端子はカラムアドレスストローブ信号端子
（CE）、26番端子は空き端子、27番端子はデータ出力信
号端子、28番端子は基準電圧Vss端子である。
前記インナーリード3Aの他端側は、半導体チップ１の
長方形状の夫々の長片を横切り、半導体チップ１の中央
側に引き伸ばされている。インナーリード3Aの他端側の
先端はボンディングワイヤ５を介在させて半導体チップ
１の中央部分に配列されたボンディングパッド（外部端
子）BPに接続されている。前記ボンディングワイヤ５は
金（Au）ワイヤを使用する。また、ボンィディングワイ
ヤ５としては、アルミニウム（Al）ワイヤ、銅（Cu）ワ
イヤ、金属ワイヤの表面に絶縁性樹脂を被覆した被覆ワ
イヤ等を使用してもよい。ボンディングワイヤ５は、熱
圧着に超音波振動を併用したボンディング法によりボン
ディングされている。
長方形状の夫々の長片を横切り、半導体チップ１の中央
側に引き伸ばされている。インナーリード3Aの他端側の
先端はボンディングワイヤ５を介在させて半導体チップ
１の中央部分に配列されたボンディングパッド（外部端
子）BPに接続されている。前記ボンディングワイヤ５は
金（Au）ワイヤを使用する。また、ボンィディングワイ
ヤ５としては、アルミニウム（Al）ワイヤ、銅（Cu）ワ
イヤ、金属ワイヤの表面に絶縁性樹脂を被覆した被覆ワ
イヤ等を使用してもよい。ボンディングワイヤ５は、熱
圧着に超音波振動を併用したボンディング法によりボン
ディングされている。
前記インナーリード3Aのうち１番端子、14番端子の夫
々のインナーリード（Vcc）3Aは、一体に構成され、半
導体チップ１の中央部分をその長辺に平行に引き伸ばさ
れている（このインナーリード（Vcc）3Aは共用インナ
ーリード又はバスバーインナーリードと言われてい
る）。同様に、15番端子、28番端子の夫々のインナーリ
ード（Vss）3Aは、一体に構成され、半導体チップ１の
中央部分をその長辺に平行に引き伸ばされている（この
インナーリード（Vss）3Aは共用インナーリード又はバ
スバーインナーリードと言われている）。インナーリー
ド（Vcc）3A、インナーリード（Vss）3Aの夫々は、その
他のインナーリード3A（信号用インナーリード3A1）の
他端側の先端で規定された領域内において平行に延在さ
せている。このインナーリード（Vcc）3A、インナーリ
ード（Vss）3Aの夫々は半導体チップ１の主面のどの位
置においても電源電圧Vcc、基準電圧Vssを供給すること
ができるように構成されている。つまり、この樹脂封止
型半導体装置は電源ノイズを吸収し易く構成され、半導
体チップ１の動作速度の高速化を図れるように構成され
ている。
々のインナーリード（Vcc）3Aは、一体に構成され、半
導体チップ１の中央部分をその長辺に平行に引き伸ばさ
れている（このインナーリード（Vcc）3Aは共用インナ
ーリード又はバスバーインナーリードと言われてい
る）。同様に、15番端子、28番端子の夫々のインナーリ
ード（Vss）3Aは、一体に構成され、半導体チップ１の
中央部分をその長辺に平行に引き伸ばされている（この
インナーリード（Vss）3Aは共用インナーリード又はバ
スバーインナーリードと言われている）。インナーリー
ド（Vcc）3A、インナーリード（Vss）3Aの夫々は、その
他のインナーリード3A（信号用インナーリード3A1）の
他端側の先端で規定された領域内において平行に延在さ
せている。このインナーリード（Vcc）3A、インナーリ
ード（Vss）3Aの夫々は半導体チップ１の主面のどの位
置においても電源電圧Vcc、基準電圧Vssを供給すること
ができるように構成されている。つまり、この樹脂封止
型半導体装置は電源ノイズを吸収し易く構成され、半導
体チップ１の動作速度の高速化を図れるように構成され
ている。
前記半導体チップ１の長手形状の対向する側端面に
は、支持リード3Cが接着剤により接続固定されている。
この支持リード3Cは、前記インナーリード3Aを半導体チ
ップの主面から浮いた状態で配設するように下向に折り
曲げられている。
は、支持リード3Cが接着剤により接続固定されている。
この支持リード3Cは、前記インナーリード3Aを半導体チ
ップの主面から浮いた状態で配設するように下向に折り
曲げられている。
前記インナーリード3A、アウターリード3B、支持リー
ド3Cの夫々は、リードフレームから切断され、かつ、成
型されている。
ド3Cの夫々は、リードフレームから切断され、かつ、成
型されている。
前記半導体チップ１、ボンディングワイヤー５、イン
ナーリード及び支持リード3Cはモールド樹脂2Aで封止さ
れている。このモールド樹脂2Aは、低応力化を図るため
に、フェノール系硬化剤、シリコーンゴム及びフィラー
が添加されたエポキシ系樹脂を使用している。シリコー
ンゴムはエポキシ系樹脂の弾性率と同時に熱膨張率を低
下させる作用がある。フィラーは球形の酸化珪素粒で形
成されており、同様に熱膨張率を低下させる作用があ
る。また、パッケージ２の所定位置にインデックスID
（第１図及び第２図の左端に設けられた切り込み）が設
けられている。
ナーリード及び支持リード3Cはモールド樹脂2Aで封止さ
れている。このモールド樹脂2Aは、低応力化を図るため
に、フェノール系硬化剤、シリコーンゴム及びフィラー
が添加されたエポキシ系樹脂を使用している。シリコー
ンゴムはエポキシ系樹脂の弾性率と同時に熱膨張率を低
下させる作用がある。フィラーは球形の酸化珪素粒で形
成されており、同様に熱膨張率を低下させる作用があ
る。また、パッケージ２の所定位置にインデックスID
（第１図及び第２図の左端に設けられた切り込み）が設
けられている。
次に、前記リードフレームの詳細について説明する。
第１図及び第４図（リードフレーム全体平面図）に示
すように、前記リードフレーム３は、20本の信号用イン
ナーリード3A1、２本の共用インナーリード3A2及び支持
リード（吊りリード）3Cで構成されている。このリード
フレーム３は例えばFe−Ni（例えばNi含有率42又は50
［％］）合金、Cu合金等で形成されている。前記Fe−Ni
合金は、約14,800kg/mm2の弾性係数を有し、Cu系の材料
は、約12,300kg/mm2の弾性係数を有する。
すように、前記リードフレーム３は、20本の信号用イン
ナーリード3A1、２本の共用インナーリード3A2及び支持
リード（吊りリード）3Cで構成されている。このリード
フレーム３は例えばFe−Ni（例えばNi含有率42又は50
［％］）合金、Cu合金等で形成されている。前記Fe−Ni
合金は、約14,800kg/mm2の弾性係数を有し、Cu系の材料
は、約12,300kg/mm2の弾性係数を有する。
前記支持リード3Cは第５図（第４図のリ−リ線で切っ
た半導体チップ固定部断面図）に示すように、前記複数
の信号用インナーリード3A1と共用インナーリード3A2と
が半導体チップ１の主面から浮いた状態で配設されるよ
うに下向きに折り曲げられ、前記半導体チップ１の対向
する側端面に接着剤６で接着固定されている。前記接着
剤６としてはエポキシ系樹脂、レゾール系樹脂等の接着
剤を使用する。
た半導体チップ固定部断面図）に示すように、前記複数
の信号用インナーリード3A1と共用インナーリード3A2と
が半導体チップ１の主面から浮いた状態で配設されるよ
うに下向きに折り曲げられ、前記半導体チップ１の対向
する側端面に接着剤６で接着固定されている。前記接着
剤６としてはエポキシ系樹脂、レゾール系樹脂等の接着
剤を使用する。
また、前記支持リード3Cは第７図（リードフレーム全
体平面図）及び第６図（第７のト−ト線で切った半導体
チップ固定部断面図）に示すように、前記複数の信号用
インナーリード3A1と共用インナーリード3A2とが半導体
チップ１の主面から浮いた状態で配設されるように下向
きに折り曲げられ、前記支持リード3Cの支持面3C1が半
導体チップ１の対向する側端面より内側に形成さ、前記
支持リード3Cの弾性力により前記半導体チップ１の対向
する側端面に挾持固定させてもよい。
体平面図）及び第６図（第７のト−ト線で切った半導体
チップ固定部断面図）に示すように、前記複数の信号用
インナーリード3A1と共用インナーリード3A2とが半導体
チップ１の主面から浮いた状態で配設されるように下向
きに折り曲げられ、前記支持リード3Cの支持面3C1が半
導体チップ１の対向する側端面より内側に形成さ、前記
支持リード3Cの弾性力により前記半導体チップ１の対向
する側端面に挾持固定させてもよい。
前記支持リード3Cは第８図（支持リードの平面図と側
面との関係を展開図）に示すように、支持リード3Cに溝
3C2を設けて弾性力の強弱を調整するようにしてもよ
い。これにより、パッケージ外部から支持リード3Cの界
面を伝わり侵入する不純物を防止する作用がある。ま
た、第９図（支持リード3Cの平面と側面との関係を示す
展開図）に示すように、支持リード3Cに、くびれ3C3を
設うけて、支持支持リード3Cの弾性力を調整してもよ
い。
面との関係を展開図）に示すように、支持リード3Cに溝
3C2を設けて弾性力の強弱を調整するようにしてもよ
い。これにより、パッケージ外部から支持リード3Cの界
面を伝わり侵入する不純物を防止する作用がある。ま
た、第９図（支持リード3Cの平面と側面との関係を示す
展開図）に示すように、支持リード3Cに、くびれ3C3を
設うけて、支持支持リード3Cの弾性力を調整してもよ
い。
このように、前記インナーリード3Aを浮いた状態で配
設する支持リード3Cを前記半導体チップ１の対向する側
端面に接着剤６又は支持リード3Cの弾性力で接着固定す
ることにより、半導体チップ１の回路形成面に触れない
で支持リード3Cを半導体チップ１に固定することができ
るので、前記半導体チップ１の回路形成面に応力が加わ
らなくなり、前記半導体チップ１の素子が破損するのを
防止でき、前記樹脂封止型半導体装置の信頼性を向上さ
せることができる。
設する支持リード3Cを前記半導体チップ１の対向する側
端面に接着剤６又は支持リード3Cの弾性力で接着固定す
ることにより、半導体チップ１の回路形成面に触れない
で支持リード3Cを半導体チップ１に固定することができ
るので、前記半導体チップ１の回路形成面に応力が加わ
らなくなり、前記半導体チップ１の素子が破損するのを
防止でき、前記樹脂封止型半導体装置の信頼性を向上さ
せることができる。
次に、前記樹脂封止型導体装置の製造方法について、
第10図（第４図のヌ−ヌ線で切ったインナーリード3A、
半導体チップ１及びボンディング装置との関係を示す要
部断面図）で簡単に説明する。
第10図（第４図のヌ−ヌ線で切ったインナーリード3A、
半導体チップ１及びボンディング装置との関係を示す要
部断面図）で簡単に説明する。
第10図に示すように、ボンディング装置の受け台10に
は真空吸着孔10Aが設けられており、半導体チップ１を
真空吸着して該ボンディング装置の受け台10に固定す
る。
は真空吸着孔10Aが設けられており、半導体チップ１を
真空吸着して該ボンディング装置の受け台10に固定す
る。
次に、前記半導体チップ１の主面上に複数のインナー
リード3Aが前記半導体チップ１の回路形成面から浮いた
状態で配設されるように、第４図及び第５図に示す支持
リード3Cで半導体チップ１の対向する側端面に接着剤で
接着固定し、リードフレーム３を半導体チップ１に固定
する。また、前記半導体チップ１の主面上に複数のイン
ナーリード3Aが前記半導体チップ１の回路形成面から浮
いた状態で配設されるように、第６図及び第７図に示す
支持リード3Cで半導体チップ１の対向する側端面に前記
支持リード3Cの弾性力で挾持固定し、リードフレーム３
を半導体チップ１に固定してもよい。この時、リードフ
レーム３は支持リード3Cを治具等により、前記半導体チ
ップ１の対向する側端面から外側に押し広げて固定され
る。
リード3Aが前記半導体チップ１の回路形成面から浮いた
状態で配設されるように、第４図及び第５図に示す支持
リード3Cで半導体チップ１の対向する側端面に接着剤で
接着固定し、リードフレーム３を半導体チップ１に固定
する。また、前記半導体チップ１の主面上に複数のイン
ナーリード3Aが前記半導体チップ１の回路形成面から浮
いた状態で配設されるように、第６図及び第７図に示す
支持リード3Cで半導体チップ１の対向する側端面に前記
支持リード3Cの弾性力で挾持固定し、リードフレーム３
を半導体チップ１に固定してもよい。この時、リードフ
レーム３は支持リード3Cを治具等により、前記半導体チ
ップ１の対向する側端面から外側に押し広げて固定され
る。
次に、前記半導体チップ１の主面上に浮いた状態で配
設されているインナーリード3Aを前記受け台10と抑え部
材11とで挾持する。このインナーリード3Aは、前記半導
体チップ１の主面上以外の近傍の位置で挾持される。
設されているインナーリード3Aを前記受け台10と抑え部
材11とで挾持する。このインナーリード3Aは、前記半導
体チップ１の主面上以外の近傍の位置で挾持される。
次に、前記半導体チップ１の外部端子BP（図示せず）
をボンディングワイヤー５の一端をキャピラリ12で圧着
接続し、該ボンディングワイヤー５の他端を前記インナ
ーリードのボンディング面3A11にキャピラリ12により超
音波熱圧着法で接続する。
をボンディングワイヤー５の一端をキャピラリ12で圧着
接続し、該ボンディングワイヤー５の他端を前記インナ
ーリードのボンディング面3A11にキャピラリ12により超
音波熱圧着法で接続する。
次に、前記ボンディング装置の受け台10から取り出さ
れた半導体チップ１とインナーリード3Aとを第１図に示
すモールド樹脂2Aで封止し、リードフレーム３を切断
し、成型することにより樹脂封止型半導体装置が完成す
る。
れた半導体チップ１とインナーリード3Aとを第１図に示
すモールド樹脂2Aで封止し、リードフレーム３を切断
し、成型することにより樹脂封止型半導体装置が完成す
る。
このように、ボンディング装置の受け台10に半導体チ
ップ１を固定し、前記半導体チップ１の主面上に複数の
インナーリード3Aが浮いた状態で配設されるように、支
持リード3Cで前記半導体チップ１にリードフレーム３を
固定し、前記受け台10と押え部材11とで前記インナーリ
ードのボンディング面3A11の近傍を挟持し、前記半導体
チップ１とインナーリード3Aとをボンディングワイヤー
５で電気的に接続し、前記ボンディング装置から取り出
された半導体チップ１とインナーリード3Aとをモールド
樹脂2Aで封止するので、前記半導体チップ１の主面に触
れることなく該半導体チップ１の主面上にインナーリー
ド3Aが配置することができる。
ップ１を固定し、前記半導体チップ１の主面上に複数の
インナーリード3Aが浮いた状態で配設されるように、支
持リード3Cで前記半導体チップ１にリードフレーム３を
固定し、前記受け台10と押え部材11とで前記インナーリ
ードのボンディング面3A11の近傍を挟持し、前記半導体
チップ１とインナーリード3Aとをボンディングワイヤー
５で電気的に接続し、前記ボンディング装置から取り出
された半導体チップ１とインナーリード3Aとをモールド
樹脂2Aで封止するので、前記半導体チップ１の主面に触
れることなく該半導体チップ１の主面上にインナーリー
ド3Aが配置することができる。
また、前記半導体チップ１の主面上に形成された外部
端子BPの位置に応じて、該外部端子に対応するインナー
リード3Aをボンディングしやすい位置に配設できるの
で、前記インナーリードの引き回しの自由度が向上す
る。
端子BPの位置に応じて、該外部端子に対応するインナー
リード3Aをボンディングしやすい位置に配設できるの
で、前記インナーリードの引き回しの自由度が向上す
る。
次に、前述のインナーリードのボンディング面3A11に
ボンディングワイヤー５の他端を圧着接続する方法につ
いて説明する。
ボンディングワイヤー５の他端を圧着接続する方法につ
いて説明する。
同第10図に示すように、前記インナーリード3A1及び3
A2の厚さは、インナーリードのボンディング面3A11にボ
ンディングワイヤー５の他端をキャピラリ12で圧着接続
する際に、前記キャピラリ12の圧着荷重で、前記インナ
ーリード3A1の先端部が下向きにたわまない厚さ例えば
0.2〜0.3mmの厚さである。
A2の厚さは、インナーリードのボンディング面3A11にボ
ンディングワイヤー５の他端をキャピラリ12で圧着接続
する際に、前記キャピラリ12の圧着荷重で、前記インナ
ーリード3A1の先端部が下向きにたわまない厚さ例えば
0.2〜0.3mmの厚さである。
また、第11図（インナーリードの要部断面図）に示す
ように、インナーリード3A1が少なくとも前記ボンディ
ング装置の受け台10と押え部材11とで挟持される部分か
ら前記インナーリードのボンディング面3A11を除くこの
インナーリード3A1の上下面に、例えばタングステン
（Ｗ）又はモリブデン（Mo）等の弾性係数の高い鋼性材
層3A12を容射法等で形成する。この鋼性材層3A12は前記
インナーリード3A1の下面のみに形成してもよい。
ように、インナーリード3A1が少なくとも前記ボンディ
ング装置の受け台10と押え部材11とで挟持される部分か
ら前記インナーリードのボンディング面3A11を除くこの
インナーリード3A1の上下面に、例えばタングステン
（Ｗ）又はモリブデン（Mo）等の弾性係数の高い鋼性材
層3A12を容射法等で形成する。この鋼性材層3A12は前記
インナーリード3A1の下面のみに形成してもよい。
また、第12図（第10図の要部斜視図）に示すように、
前記ボンディング装置の受け台10と押え部材11とでイン
ナーリード3A1を挟持する押さえ部11Aよりも先端部3AA
に突出した部分の巾Ａを該インナーリードの先端部の巾
Ｂよりも広く形成する。
前記ボンディング装置の受け台10と押え部材11とでイン
ナーリード3A1を挟持する押さえ部11Aよりも先端部3AA
に突出した部分の巾Ａを該インナーリードの先端部の巾
Ｂよりも広く形成する。
また、第13図（第10図の要部斜視図）及び第13A図
（第13図のカ−カ線で切った断面図）に示すように、前
記ボンディング装置の受け台10と押え部材11とで挟持さ
れるインナーリードの押え部11Aから先端部3AAまでの該
インナーリード3A1の断面をＶ字形にする。
（第13図のカ−カ線で切った断面図）に示すように、前
記ボンディング装置の受け台10と押え部材11とで挟持さ
れるインナーリードの押え部11Aから先端部3AAまでの該
インナーリード3A1の断面をＶ字形にする。
また、第14図（ボンディング装置の要部断面図）に示
すように、ボンディング装置の受け台10に半導体チップ
の主面上まで突き出た支持治具13を設け、この支持治具
13と押え部材11とでインナーリード3A1を挟持する。前
記支持治具13は油圧シリンダー14で矢印Ｃの方向に駆動
され、前記半導体チップ１を受け台から取り出せるよう
になっている。
すように、ボンディング装置の受け台10に半導体チップ
の主面上まで突き出た支持治具13を設け、この支持治具
13と押え部材11とでインナーリード3A1を挟持する。前
記支持治具13は油圧シリンダー14で矢印Ｃの方向に駆動
され、前記半導体チップ１を受け台から取り出せるよう
になっている。
また、図示していないが、前記インナーリード3A1よ
りも、高い弾性系数の鋼材、例えばSUS−410（Cr−Fe:
例えばCr含有率12［％］合金で弾性係数20,500kg/mm2）
で前記インナーリード3A1（リードフレーム）を形成し
てもよい。
りも、高い弾性系数の鋼材、例えばSUS−410（Cr−Fe:
例えばCr含有率12［％］合金で弾性係数20,500kg/mm2）
で前記インナーリード3A1（リードフレーム）を形成し
てもよい。
以上の方法により、インナーリードの先端部3AAが下
向きにたわむ量を少なくでき、該インナーリードの先端
部3AAが半導体チップ１の主面に接触しなくなるので、
該半導体チップ１の破損を防止すると共に、前記キャピ
ラリ12の中心軸がインナーリードのボンディング面3A11
に対してほぼ垂直となり、ボンディング時のボンダビリ
ィが低下するのを防止でき、前記樹脂封止型半導体装置
の信頼性が向上する。
向きにたわむ量を少なくでき、該インナーリードの先端
部3AAが半導体チップ１の主面に接触しなくなるので、
該半導体チップ１の破損を防止すると共に、前記キャピ
ラリ12の中心軸がインナーリードのボンディング面3A11
に対してほぼ垂直となり、ボンディング時のボンダビリ
ィが低下するのを防止でき、前記樹脂封止型半導体装置
の信頼性が向上する。
また、第16図（ボンディング装置の要部断面図）に示
すように、インナーリードのボンディング面3A11にボン
ディングワイヤー５をキャピラリ12で圧着接続する際
に、前記キャピラリ12の圧着荷重により前記インナーリ
ード3A1の先端部が下向きにたわむ分だけ前記インナー
リード3A1がボンディング装置の受け台10と押え部材11
とで挟持される部分11Aから前記インナーリード3A1を予
め上向きに折り曲げておく。
すように、インナーリードのボンディング面3A11にボン
ディングワイヤー５をキャピラリ12で圧着接続する際
に、前記キャピラリ12の圧着荷重により前記インナーリ
ード3A1の先端部が下向きにたわむ分だけ前記インナー
リード3A1がボンディング装置の受け台10と押え部材11
とで挟持される部分11Aから前記インナーリード3A1を予
め上向きに折り曲げておく。
また、第17図（ボンディング装置の要部断面図）に示
すように、インナーリードのボンディング面3A11にボン
ディングワイヤー５の他端をキャピラリ12で圧着接続す
る際に、インナーリード3A1の先端部が下向きにたわむ
分だけ前記ボンディング装置の受け台10と押え部材11と
でインナーリード3Aを挟持した時該インナーリード3A1
の先端部が上向きに弾性変形するように前記ボンディン
グ装置の受け台10に突起10Bを設ける。
すように、インナーリードのボンディング面3A11にボン
ディングワイヤー５の他端をキャピラリ12で圧着接続す
る際に、インナーリード3A1の先端部が下向きにたわむ
分だけ前記ボンディング装置の受け台10と押え部材11と
でインナーリード3Aを挟持した時該インナーリード3A1
の先端部が上向きに弾性変形するように前記ボンディン
グ装置の受け台10に突起10Bを設ける。
以上の方法により、インナーリードのボンディング面
3A11にボンディングワイヤー５の他端をキャピラリ12で
圧着接続する際に、前記キャピラリ13の圧着荷重でイン
ナーリード3A1の先端部が下向きにたわんで半導体チッ
プ１の主面とほぼ平行になり、該インナーリード3A1の
先端部が半導体チップ１の主面に接触しないので前記半
導体チップ１の破損を防止すると共に、前記キャピラリ
12の中心軸がインナーリードのボンディング面に対して
ほぼ垂直になり、ボンディング時のボンダビリティが低
下するのを防止できるので、前記樹脂封止型半導体装置
の信頼性が向上する。
3A11にボンディングワイヤー５の他端をキャピラリ12で
圧着接続する際に、前記キャピラリ13の圧着荷重でイン
ナーリード3A1の先端部が下向きにたわんで半導体チッ
プ１の主面とほぼ平行になり、該インナーリード3A1の
先端部が半導体チップ１の主面に接触しないので前記半
導体チップ１の破損を防止すると共に、前記キャピラリ
12の中心軸がインナーリードのボンディング面に対して
ほぼ垂直になり、ボンディング時のボンダビリティが低
下するのを防止できるので、前記樹脂封止型半導体装置
の信頼性が向上する。
また、第15図（インナーリードの要部断面図）に示す
ように、インナーリードのボンディング面3A11にボンデ
ィングワイヤー５の圧着接続する際に、インナーリード
の先端部が下向きにたわむ分だけ前記インナーリードの
ボンディング面3A11に傾斜（角度）を設ける。
ように、インナーリードのボンディング面3A11にボンデ
ィングワイヤー５の圧着接続する際に、インナーリード
の先端部が下向きにたわむ分だけ前記インナーリードの
ボンディング面3A11に傾斜（角度）を設ける。
この方法により、前記インナーリード3Aのボンディン
グ面3C11がキャピラリ12の中心軸に対して垂直になるの
で、ボンディング時のボンダビリティが低下するのを防
止して、前記樹脂封止型半導体装置の信頼性が向上す
る。
グ面3C11がキャピラリ12の中心軸に対して垂直になるの
で、ボンディング時のボンダビリティが低下するのを防
止して、前記樹脂封止型半導体装置の信頼性が向上す
る。
このように、前記樹脂封止型半導体装置の製造方法に
おいて、インナーリードのボンディング面3A11にボンデ
ィングワイヤー５の他端を圧着接続する際に、インナー
リード3A11の先端部が下向きにたわみ、半導体チップ１
の主面に接触するのを防止する方法を含むので、半導体
チップ１の破損を防止すると共に、ボンディング時のボ
ンダビリティが低下するのを防止できるので、前記樹脂
封止型半導体装置の信頼性を向上させることができる。
おいて、インナーリードのボンディング面3A11にボンデ
ィングワイヤー５の他端を圧着接続する際に、インナー
リード3A11の先端部が下向きにたわみ、半導体チップ１
の主面に接触するのを防止する方法を含むので、半導体
チップ１の破損を防止すると共に、ボンディング時のボ
ンダビリティが低下するのを防止できるので、前記樹脂
封止型半導体装置の信頼性を向上させることができる。
また、複数のインナーリード3A、アウターリード3B及
び支持リード3Cとが一体に形成されるリードフレーム３
を設け、前記支持リード3Cによりリードフレーム３を前
記半導体チップ１の回路形成面上にインナーリード3Aが
浮いた状態で配設されるように、前記支持リード3Cで半
導体チップ１の対向する側端面に接着剤６により接着固
定し、又は支持リード3Cの弾性力により挟持固定し、モ
ールド樹脂2Aで封止した後、前記リードフレーム３の不
要部分を切断形成することにより、前記半導体チップ１
の回路形成面に触れないで支持リード3Cを半導体チップ
１に固定することができるので、前記半導体チップ１の
回路形成面に応力が加わらなくなり、前記半導体チップ
の素子が破損するのを防止でき、前記樹脂封止型半導体
装置の信頼性を向上させることができる。
び支持リード3Cとが一体に形成されるリードフレーム３
を設け、前記支持リード3Cによりリードフレーム３を前
記半導体チップ１の回路形成面上にインナーリード3Aが
浮いた状態で配設されるように、前記支持リード3Cで半
導体チップ１の対向する側端面に接着剤６により接着固
定し、又は支持リード3Cの弾性力により挟持固定し、モ
ールド樹脂2Aで封止した後、前記リードフレーム３の不
要部分を切断形成することにより、前記半導体チップ１
の回路形成面に触れないで支持リード3Cを半導体チップ
１に固定することができるので、前記半導体チップ１の
回路形成面に応力が加わらなくなり、前記半導体チップ
の素子が破損するのを防止でき、前記樹脂封止型半導体
装置の信頼性を向上させることができる。
以上、本発明者によってなされた発明を、前記実施例
に基づき具体的に説明したが、本発明は、前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲に
おいて種々変更可能であることは勿論である。
に基づき具体的に説明したが、本発明は、前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲に
おいて種々変更可能であることは勿論である。
本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
半導体チップの回路形成面上に複数のインナーリード
が浮いた状態で配設される半導体装置の信頼性を向上さ
せることができる。
が浮いた状態で配設される半導体装置の信頼性を向上さ
せることができる。
第１図は、本発明の一実施例である樹脂封止型半導体装
置の部分断面斜視図、 第２図は、第１図の平面図、 第３図は、第２図のイ−イ線で切った断面図、 第４図は、第１図に示すリードフームの全体図、 第５図は、第４図のリ−リ線で切った断面図、 第６図は、第７図のト−ト線で切った断面図、 第７図は、リードフレームの全体平面図、 第８図及び第９図は、支持リードの展開図、 第10図乃至第17図は、本実施例のボンディング方法につ
いて説明するための断面図及び斜視図である。 図中、１……半導体チップ、3A……インナーリード、3A
1……信号用インナーリード、3A11……インナーリード
のボンディング面、3A2……共用インナーリード、3C…
…支持リード（吊りリード）、５……ボンディングワイ
ヤー、６……接着剤、10……ボンディング装置の受け
台、11……押え部材、14……油圧シリンダーである。
置の部分断面斜視図、 第２図は、第１図の平面図、 第３図は、第２図のイ−イ線で切った断面図、 第４図は、第１図に示すリードフームの全体図、 第５図は、第４図のリ−リ線で切った断面図、 第６図は、第７図のト−ト線で切った断面図、 第７図は、リードフレームの全体平面図、 第８図及び第９図は、支持リードの展開図、 第10図乃至第17図は、本実施例のボンディング方法につ
いて説明するための断面図及び斜視図である。 図中、１……半導体チップ、3A……インナーリード、3A
1……信号用インナーリード、3A11……インナーリード
のボンディング面、3A2……共用インナーリード、3C…
…支持リード（吊りリード）、５……ボンディングワイ
ヤー、６……接着剤、10……ボンディング装置の受け
台、11……押え部材、14……油圧シリンダーである。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/50 H01L 23/495
Claims (8)
- 【請求項１】半導体チップの素子形成面上にその素子形
成面から離間した状態で配設されるインナーリードと、
前記半導体チップを支持する支持リードと、前記半導体
チップ、前記インナーリード、前記支持リードを封止す
る封止樹脂とを有する半導体装置であって、前記支持リ
ードが前記半導体チップの側面に固定されていることを
特徴とする半導体装置。 - 【請求項２】半導体チップの素子形成面上にその素子形
成面から離間した状態で配設されるインナーリードと、
前記半導体チップの外部端子と前記インナーリードとを
電気的に接続するボンディングワイヤーと、前記半導体
チップを支持する支持リードと、前記半導体チップ、前
記インナーリード、前記支持リード、前記ボンディング
ワイヤーを封止する封止樹脂とを有する半導体装置であ
って、前記支持リードが前記半導体チップの側面に固定
されていることを特徴とする半導体装置。 - 【請求項３】前記支持リードは、その一部を前記半導体
チップの素子形成面と対向するその裏面方向に折り曲げ
ていることを特徴とする特許請求の範囲第１項又は第２
項に記載の半導体装置。 - 【請求項４】前記支持リードは、前記半導体チップの互
いに対向する側面に接着剤で固定されていることを特徴
とする特許請求の範囲第１項乃至第３項のうちいずれか
１項に記載の半導体装置。 - 【請求項５】前記支持リードは、その弾性力によって前
記半導体チップの対向する側面に固定されていることを
特徴とする特許請求の範囲第１項乃至第３項のうちいず
れか１項に記載の半導体装置。 - 【請求項６】前記支持リードには、その弾性力を調整す
るための溝が設けられていることを特徴とする特許請求
の範囲第５項に記載の半導体装置。 - 【請求項７】前記支持リードには、その弾性力を調整す
るためのくびれが設けられていることを特徴とする特許
請求の範囲第５項に記載の半導体装置。 - 【請求項８】一主面に回路と外部端子とが形成された半
導体チップの対向する側面に支持リードを固定して、前
記半導体チップの一主面上にその一主面から離間した状
態で複数のインナーリードを配設する工程と、前記半導
体チップの外部端子と前記複数のインナーリードとをそ
れぞれボンディングワイヤーで電気的に接続する工程
と、前記半導体チップ、支持リード、インナーリード、
及びボンディングワイヤーをモールド樹脂で封止する工
程を備えたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1333818A JP2758676B2 (ja) | 1989-12-21 | 1989-12-21 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1333818A JP2758676B2 (ja) | 1989-12-21 | 1989-12-21 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03192735A JPH03192735A (ja) | 1991-08-22 |
| JP2758676B2 true JP2758676B2 (ja) | 1998-05-28 |
Family
ID=18270289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1333818A Expired - Lifetime JP2758676B2 (ja) | 1989-12-21 | 1989-12-21 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2758676B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5229639A (en) * | 1991-10-31 | 1993-07-20 | International Business Machines Corporation | Low powder distribution inductance lead frame for semiconductor chips |
| US5969410A (en) * | 1996-05-09 | 1999-10-19 | Oki Electric Industry Co., Ltd. | Semiconductor IC device having chip support element and electrodes on the same surface |
-
1989
- 1989-12-21 JP JP1333818A patent/JP2758676B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03192735A (ja) | 1991-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2567961B2 (ja) | 半導体装置及びリ−ドフレ−ム | |
| EP0461639B1 (en) | Plastic-molded-type semiconductor device | |
| KR100234824B1 (ko) | 반도체 장치 | |
| KR970006529B1 (ko) | 반도체 장치 | |
| JP2891692B1 (ja) | 半導体装置 | |
| JP2702219B2 (ja) | 半導体装置及びその製造方法 | |
| JPH04348045A (ja) | 半導体装置及びその製造方法 | |
| US6495908B2 (en) | Multi-chip semiconductor package | |
| JP2758676B2 (ja) | 半導体装置及びその製造方法 | |
| JP2908350B2 (ja) | 半導体装置 | |
| JP3104795B2 (ja) | 半導体装置及びその製造方法 | |
| JP2769505B2 (ja) | 半導体装置の製造方法 | |
| JPH03194954A (ja) | 半導体装置及びそれを実装した電子装置 | |
| JP2801319B2 (ja) | 半導体装置 | |
| JP2859360B2 (ja) | 半導体装置、半導体装置の製造方法及び半導体装置の実装構造 | |
| JP2758677B2 (ja) | 半導体装置及びその製造方法 | |
| JP2748940B2 (ja) | 樹脂封止型半導体装置 | |
| US4974054A (en) | Resin molded semiconductor device | |
| JP2971594B2 (ja) | 半導体集積回路装置 | |
| JP2567998B2 (ja) | 半導体装置 | |
| JPH03201545A (ja) | 半導体装置 | |
| JPH0574668A (ja) | 樹脂封止型半導体装置 | |
| JP2929547B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH0529528A (ja) | 半導体集積回路装置およびそれに用いるリードフレーム | |
| JPH0831561B2 (ja) | 半導体装置 |