JP2751858B2 - Ａｔｍスイッチ監視回路 - Google Patents
Ａｔｍスイッチ監視回路Info
- Publication number
- JP2751858B2 JP2751858B2 JP7042735A JP4273595A JP2751858B2 JP 2751858 B2 JP2751858 B2 JP 2751858B2 JP 7042735 A JP7042735 A JP 7042735A JP 4273595 A JP4273595 A JP 4273595A JP 2751858 B2 JP2751858 B2 JP 2751858B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- stored
- buffer
- cells
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、非同期転送モード通信
方式に用いられるＡＴＭスイッチ監視回路に係わり、特
にビットスライス構成により複数のスイッチエレメント
（ボード等の単位）で実現される場合のスイッチエレメ
ント間の同期を監視するＡＴＭスイッチ監視回路に関す
る。
方式に用いられるＡＴＭスイッチ監視回路に係わり、特
にビットスライス構成により複数のスイッチエレメント
（ボード等の単位）で実現される場合のスイッチエレメ
ント間の同期を監視するＡＴＭスイッチ監視回路に関す
る。
【０００２】
【従来の技術】この種の非同期転送モード（「ＡＴ
Ｍ」；Asynchronous Transfer Mode；ＣＣＩＴＴ勧告
１．３６１参照）スイッチは、通常、数百〔Ｍｂit／
ｓ〕から数〔Ｇｂit／ｓ〕の高速な信号を処理するた
め、処理速度が高速であり、一般に、ビットスライス構
成により大規模なスイッチを構成している（「出力バッ
ファ形ＡＴＭスイッチの構成法」、鈴木他著、信学技
報、ＳＳＥ８８−１７２、第３７頁〜第４２頁、１９８
８年発行）。
Ｍ」；Asynchronous Transfer Mode；ＣＣＩＴＴ勧告
１．３６１参照）スイッチは、通常、数百〔Ｍｂit／
ｓ〕から数〔Ｇｂit／ｓ〕の高速な信号を処理するた
め、処理速度が高速であり、一般に、ビットスライス構
成により大規模なスイッチを構成している（「出力バッ
ファ形ＡＴＭスイッチの構成法」、鈴木他著、信学技
報、ＳＳＥ８８−１７２、第３７頁〜第４２頁、１９８
８年発行）。
【０００３】このようなスイッチは、多くの場合、複数
のスイッチエレメントに分割して実装し、それぞれのス
イッチエレメントにバッファ制御回路を搭載するように
したものが一般的である。
のスイッチエレメントに分割して実装し、それぞれのス
イッチエレメントにバッファ制御回路を搭載するように
したものが一般的である。
【０００４】図４に、このようなビットスライス形ＡＴ
Ｍスイッチを示す。同図において、ＡＴＭスイッチは、
Ｋ個（Ｋは任意の整数）のスイッチエレメント１０１−
１…１０１−Ｋと、監視用セル挿入部１０２−１…１０
２−Ｎと、監視用セルの検出回路１０３−１…１０３−
Ｍとからなる。また、各スイッチエレメント１０１−１
…１０１−Ｋには、バッファ付きスイッチ１０４と、ス
イッチ制御回路１０５とから構成されている。
Ｍスイッチを示す。同図において、ＡＴＭスイッチは、
Ｋ個（Ｋは任意の整数）のスイッチエレメント１０１−
１…１０１−Ｋと、監視用セル挿入部１０２−１…１０
２−Ｎと、監視用セルの検出回路１０３−１…１０３−
Ｍとからなる。また、各スイッチエレメント１０１−１
…１０１−Ｋには、バッファ付きスイッチ１０４と、ス
イッチ制御回路１０５とから構成されている。
【０００５】スイッチの入力信号２０１−１…２０１−
Ｎは、監視用セル挿入部１０２−１…１０２−Ｎに入力
される。これら監視用セル挿入部１０２−１…１０２−
Ｎからは、スイッチの信号と、スイッチの出力先を示す
信号２０２−１…２０２−Ｎとを出力する。各スイッチ
の信号は、スイッチエレメント１０１−１…１０１−Ｎ
の各バッファ付きスイッチ１０４に入力される。また、
これら信号２０２−１…２０２−Ｎは、スイッチエレメ
ント１０１−１…１０１−Ｋの各スイッチ制御回路１０
５に入力される。各スイッチ制御回路１０５には、リセ
ット信号２０３も入力されている。各バッファ付きスイ
ッチ１０４から出力信号は、監視用セルの検出回路１０
３−１…１０３−Ｍに与えられる。監視用セルの検出回
路１０３−１…１０３−Ｍからは、スイッチの出力信号
２０４−１…２０４−Ｍが出力される。
Ｎは、監視用セル挿入部１０２−１…１０２−Ｎに入力
される。これら監視用セル挿入部１０２−１…１０２−
Ｎからは、スイッチの信号と、スイッチの出力先を示す
信号２０２−１…２０２−Ｎとを出力する。各スイッチ
の信号は、スイッチエレメント１０１−１…１０１−Ｎ
の各バッファ付きスイッチ１０４に入力される。また、
これら信号２０２−１…２０２−Ｎは、スイッチエレメ
ント１０１−１…１０１−Ｋの各スイッチ制御回路１０
５に入力される。各スイッチ制御回路１０５には、リセ
ット信号２０３も入力されている。各バッファ付きスイ
ッチ１０４から出力信号は、監視用セルの検出回路１０
３−１…１０３−Ｍに与えられる。監視用セルの検出回
路１０３−１…１０３−Ｍからは、スイッチの出力信号
２０４−１…２０４−Ｍが出力される。
【０００６】ここで、スイッチ制御回路１０５は、バッ
ファ付きスイッチ１０４をバッファ制御信号２０５によ
り制御する。バッファ付きスイッチ１０４は、一般に、
複数のチップで構成される。監視用セル挿入部１０２−
１…１０２−Ｎは、周期的に監視用セルを挿入するとと
もに、入力セルのヘッダを解読してスイッチの出力先を
示す信号２０２−１…２０２−Ｎを入力セルに同期して
各スイッチ制御回路１０５に送出する。
ファ付きスイッチ１０４をバッファ制御信号２０５によ
り制御する。バッファ付きスイッチ１０４は、一般に、
複数のチップで構成される。監視用セル挿入部１０２−
１…１０２−Ｎは、周期的に監視用セルを挿入するとと
もに、入力セルのヘッダを解読してスイッチの出力先を
示す信号２０２−１…２０２−Ｎを入力セルに同期して
各スイッチ制御回路１０５に送出する。
【０００７】また、監視用セルの検出回路１０３−１…
１０３−Ｎは、監視セルをドロップしてセルの位相ずれ
を検出する。位相ずれを検出したときは、全てのスイッ
チエレメント１０１−１…１０１−Ｋに設けられている
各スイッチ制御回路１０５に対してリセット信号２０３
を送出する。
１０３−Ｎは、監視セルをドロップしてセルの位相ずれ
を検出する。位相ずれを検出したときは、全てのスイッ
チエレメント１０１−１…１０１−Ｋに設けられている
各スイッチ制御回路１０５に対してリセット信号２０３
を送出する。
【０００８】このように構成されたＡＴＭスイッチ監視
回路では、全てのスイッチエレメントの各スイッチ制御
回路１０５は同期して動作させる必要がある。このた
め、従来、全スイッチエレメント１０１−１…１０１−
Ｋの初期立ち上げ時に同期してリセットをかけるように
した第１の回路と、運用中に複数のスイッチエレメント
１０１−１…１０１−Ｋの外部から監視用のセルを取り
込み、かつ複数のスイッチエレメント１０１−１…１０
１−Ｋから出力された監視用セルが正常であることを周
期的に監視し、異常検出時に、スイッチエレメント１０
１−１…１０１−Ｋを再リセットする第２の回路を有し
ていた。
回路では、全てのスイッチエレメントの各スイッチ制御
回路１０５は同期して動作させる必要がある。このた
め、従来、全スイッチエレメント１０１−１…１０１−
Ｋの初期立ち上げ時に同期してリセットをかけるように
した第１の回路と、運用中に複数のスイッチエレメント
１０１−１…１０１−Ｋの外部から監視用のセルを取り
込み、かつ複数のスイッチエレメント１０１−１…１０
１−Ｋから出力された監視用セルが正常であることを周
期的に監視し、異常検出時に、スイッチエレメント１０
１−１…１０１−Ｋを再リセットする第２の回路を有し
ていた。
【０００９】ところで、複数のスイッチエレメント１０
１−１…１０１−Ｋをリセットする方法としては、スイ
ッチエレメントの１枚をマスタとし、残りをスレーブと
したとき、初期化時および異常時に制御部からの指示に
より、マスタからスレーブに対してリセット信号を渡す
ようにしたものや、異常検出時に外部からリセットを入
力し、各スイッチエレメントはリセットセルを検出する
とリセットするようにしたものがある（特開平５ー３２
７７７７号公報参照）。
１−１…１０１−Ｋをリセットする方法としては、スイ
ッチエレメントの１枚をマスタとし、残りをスレーブと
したとき、初期化時および異常時に制御部からの指示に
より、マスタからスレーブに対してリセット信号を渡す
ようにしたものや、異常検出時に外部からリセットを入
力し、各スイッチエレメントはリセットセルを検出する
とリセットするようにしたものがある（特開平５ー３２
７７７７号公報参照）。
【００１０】
【発明が解決しようとする課題】このような従来のリセ
ットするものでは、スイッチ外部から監視用のセルを周
期的に入力して、スイッチが出力する監視セルを検出す
ることにより、スイッチエレメント間の同期監視を行っ
ていたため、スイッチ外部に監視用のセルを生成・検出
する回路がスイッチの入出力ごとに必要であり、部品点
数が増加する欠点があった。
ットするものでは、スイッチ外部から監視用のセルを周
期的に入力して、スイッチが出力する監視セルを検出す
ることにより、スイッチエレメント間の同期監視を行っ
ていたため、スイッチ外部に監視用のセルを生成・検出
する回路がスイッチの入出力ごとに必要であり、部品点
数が増加する欠点があった。
【００１１】また、運用中に異常が発生した場合にリセ
ットによる再同期を行うと、全ての回路（入出力ポー
ト）にリセットがかかり、正常な入出力ポートもリセッ
トされてしまい、データが廃棄されてしまうという欠点
があった。
ットによる再同期を行うと、全ての回路（入出力ポー
ト）にリセットがかかり、正常な入出力ポートもリセッ
トされてしまい、データが廃棄されてしまうという欠点
があった。
【００１２】さらに、監視セルによる異常検出後にスイ
ッチエレメントをリセットする指示をコンピュータ（Ｃ
ＰＵ）等の制御部で行う場合、異常からの回復に至るま
で時間がかかると言う問題があった。
ッチエレメントをリセットする指示をコンピュータ（Ｃ
ＰＵ）等の制御部で行う場合、異常からの回復に至るま
で時間がかかると言う問題があった。
【００１３】そこで、本発明の目的は、上記した従来装
置の欠点を解消し、各スイッチエレメントの間の同期動
作を監視し保障するＡＴＭスイッチ監視回路を提供する
ことにある。
置の欠点を解消し、各スイッチエレメントの間の同期動
作を監視し保障するＡＴＭスイッチ監視回路を提供する
ことにある。
【００１４】
【課題を解決するための手段】請求項１記載の発明で
は、（イ）Ｎ本（Ｎは任意の整数）のスイッチの入力信
号を取り込むための入力ポートと、（ロ）Ｍ本（Ｍは任
意の整数で、Ｎ≠Ｍ）のスイッチの出力信号を出力する
出力ポートと、（ハ）入力ポートからの入力信号を切り
換えるとともに、各出力ポートごとのバッファ内のセル
蓄積数を周期的に記憶し、このセル蓄積数の記憶値と他
のセル蓄積数とを比較して同期ずれを監視し、不一致の
ときにリセット信号を出力できるようにしたスイッチエ
レメントとを具備することを特徴とするものである。
は、（イ）Ｎ本（Ｎは任意の整数）のスイッチの入力信
号を取り込むための入力ポートと、（ロ）Ｍ本（Ｍは任
意の整数で、Ｎ≠Ｍ）のスイッチの出力信号を出力する
出力ポートと、（ハ）入力ポートからの入力信号を切り
換えるとともに、各出力ポートごとのバッファ内のセル
蓄積数を周期的に記憶し、このセル蓄積数の記憶値と他
のセル蓄積数とを比較して同期ずれを監視し、不一致の
ときにリセット信号を出力できるようにしたスイッチエ
レメントとを具備することを特徴とするものである。
【００１５】すなわち、請求項１記載の発明では、スイ
ッチ監視用セル、リセットセル等の特殊なセルを定義す
ることなく、かつスイッチ外部に監視用のセル生成回路
を必要とせずに、初期化時および異常時検出から迅速か
つ独立にリセットを行うことができ、複数のスイッチエ
レメント間の同期を確立できる。
ッチ監視用セル、リセットセル等の特殊なセルを定義す
ることなく、かつスイッチ外部に監視用のセル生成回路
を必要とせずに、初期化時および異常時検出から迅速か
つ独立にリセットを行うことができ、複数のスイッチエ
レメント間の同期を確立できる。
【００１６】請求項２記載に発明では、スイッチエレメ
ントは、（イ）入力ポートからの入力信号を格納するバ
ッファを有し、かつその入力信号を切り換えるスイッチ
と、（ロ）スイッチのバッファを制御できるとともに、
各出力ポートごとのバッファ内のセル蓄積数を周期的に
記憶し、このセル蓄積数の記憶値と他のセル蓄積数とを
比較して同期ずれを監視し、不一致のときにリセット信
号を出力するスイッチ制御回路とを具備するものであ
る。
ントは、（イ）入力ポートからの入力信号を格納するバ
ッファを有し、かつその入力信号を切り換えるスイッチ
と、（ロ）スイッチのバッファを制御できるとともに、
各出力ポートごとのバッファ内のセル蓄積数を周期的に
記憶し、このセル蓄積数の記憶値と他のセル蓄積数とを
比較して同期ずれを監視し、不一致のときにリセット信
号を出力するスイッチ制御回路とを具備するものであ
る。
【００１７】請求項３記載の発明では、バッファ制御回
路は、（イ）バッファ内に蓄積するセル数を管理するカ
ウンタと、（ロ）周期信号が受信されたときにカウンタ
の値を記憶するとともに、カウント値を出力する記憶手
段と、（ハ）記憶手段に記憶されたカウント値と他のス
イッチエレメントから入力されたカウント値とを比較
し、その比較結果が異なる場合にリセット信号を出力す
る比較手段とを具備し、リセット信号を受信したときに
周期信号のタイミングでバッファ制御回路をリセットす
るようにしたことを特徴とするものである。
路は、（イ）バッファ内に蓄積するセル数を管理するカ
ウンタと、（ロ）周期信号が受信されたときにカウンタ
の値を記憶するとともに、カウント値を出力する記憶手
段と、（ハ）記憶手段に記憶されたカウント値と他のス
イッチエレメントから入力されたカウント値とを比較
し、その比較結果が異なる場合にリセット信号を出力す
る比較手段とを具備し、リセット信号を受信したときに
周期信号のタイミングでバッファ制御回路をリセットす
るようにしたことを特徴とするものである。
【００１８】請求項４記載の発明では、記憶手段は、レ
ジスタであることを特徴とするものである。
ジスタであることを特徴とするものである。
【００１９】請求項５記載の発明では、（イ）Ｎ本（Ｎ
は任意の整数）のスイッチの入力信号を取り込むための
入力ポートと、（ロ）Ｍ本（Ｍは任意の整数で、Ｎ≠
Ｍ）のスイッチの出力信号を出力する出力ポートと、
（ハ）入力ポートからの入力信号を格納するバッファを
有し、かつその入力信号を切り換えるスイッチと、
（ニ）スイッチのバッファを制御できるとともに、各出
力ポートごとのバッファ内のセル蓄積数を周期的に記憶
し、このセル蓄積数の記憶値と他のセル蓄積数とを比較
して同期ずれを監視し、不一致のときにリセット信号を
出力するスイッチ制御回路とを具備することを特徴とす
るものである。
は任意の整数）のスイッチの入力信号を取り込むための
入力ポートと、（ロ）Ｍ本（Ｍは任意の整数で、Ｎ≠
Ｍ）のスイッチの出力信号を出力する出力ポートと、
（ハ）入力ポートからの入力信号を格納するバッファを
有し、かつその入力信号を切り換えるスイッチと、
（ニ）スイッチのバッファを制御できるとともに、各出
力ポートごとのバッファ内のセル蓄積数を周期的に記憶
し、このセル蓄積数の記憶値と他のセル蓄積数とを比較
して同期ずれを監視し、不一致のときにリセット信号を
出力するスイッチ制御回路とを具備することを特徴とす
るものである。
【００２０】すなわち、請求項５記載の発明では、スイ
ッチ監視用セル、リセットセル等の特殊なセルを定義す
ることなく、かつスイッチ外部に監視用のセル生成回路
を必要とせずに、初期化時および異常時検出から迅速か
つ独立にリセットを行うことができ、複数のスイッチエ
レメントを間の同期を確立できる。
ッチ監視用セル、リセットセル等の特殊なセルを定義す
ることなく、かつスイッチ外部に監視用のセル生成回路
を必要とせずに、初期化時および異常時検出から迅速か
つ独立にリセットを行うことができ、複数のスイッチエ
レメントを間の同期を確立できる。
【００２１】
【実施例】以下実施例につき本発明を詳細に説明する。
【００２２】図３は、本発明が適用されるＡＴＭスイッ
チを示すものである。同図において、ＡＴＭスイッチ
は、Ｋ個（Ｋは任意の整数）のスイッチエレメント１１
−１…１１−Ｋと、監視用セル挿入部１２−１…１２−
Ｎと、監視用セルの検出回路１３−１…１３−Ｍとから
なる。また、各スイッチエレメント１１−１…１１−Ｋ
は、各出力ポートごとにバッファを有するバッファ付き
スイッチ１４と、これを制御するスイッチ制御回路１５
とから構成されている。
チを示すものである。同図において、ＡＴＭスイッチ
は、Ｋ個（Ｋは任意の整数）のスイッチエレメント１１
−１…１１−Ｋと、監視用セル挿入部１２−１…１２−
Ｎと、監視用セルの検出回路１３−１…１３−Ｍとから
なる。また、各スイッチエレメント１１−１…１１−Ｋ
は、各出力ポートごとにバッファを有するバッファ付き
スイッチ１４と、これを制御するスイッチ制御回路１５
とから構成されている。
【００２３】スイッチの入力信号２１−１…２１−Ｎ
は、監視用セル挿入部１２−１…１２−Ｎに入力され
る。これら監視用セル挿入部１２−１…１２−Ｎから
は、スイッチの信号と、スイッチの出力先を示す信号２
２−１…２２−Ｎとを出力する。各スイッチの信号は、
スイッチエレメント１１−１…１１−Ｎの各バッファ付
きスイッチ１４に入力される。また、これら信号２２−
１…２２−Ｎは、スイッチエレメント１１−１…１１−
Ｋの各スイッチ制御回路１５に入力される。各スイッチ
制御回路１５には、リセット信号２３も入力されてい
る。各バッファ付きスイッチ１４からの出力信号は、監
視用セルの検出回路１３−１…１３−Ｍに与えられる。
監視用セルの検出回路１３−１…１３−Ｍからは、スイ
ッチの出力信号２４−１…２４−Ｍが出力される。
は、監視用セル挿入部１２−１…１２−Ｎに入力され
る。これら監視用セル挿入部１２−１…１２−Ｎから
は、スイッチの信号と、スイッチの出力先を示す信号２
２−１…２２−Ｎとを出力する。各スイッチの信号は、
スイッチエレメント１１−１…１１−Ｎの各バッファ付
きスイッチ１４に入力される。また、これら信号２２−
１…２２−Ｎは、スイッチエレメント１１−１…１１−
Ｋの各スイッチ制御回路１５に入力される。各スイッチ
制御回路１５には、リセット信号２３も入力されてい
る。各バッファ付きスイッチ１４からの出力信号は、監
視用セルの検出回路１３−１…１３−Ｍに与えられる。
監視用セルの検出回路１３−１…１３−Ｍからは、スイ
ッチの出力信号２４−１…２４−Ｍが出力される。
【００２４】ここで、スイッチ制御回路１５は、バッフ
ァ付きスイッチ１４をバッファ制御信号２５により制御
する。バッファ付きスイッチ１４は、一般に、複数のチ
ップで構成される。監視用セル挿入部１２−１…１２−
Ｎは、周期的に監視用セルを挿入するとともに、入力セ
ルのヘッダを解読してスイッチの出力先を示す信号２２
−１…２２−Ｎを入力セルに同期して各スイッチ制御回
路１５に送出する。
ァ付きスイッチ１４をバッファ制御信号２５により制御
する。バッファ付きスイッチ１４は、一般に、複数のチ
ップで構成される。監視用セル挿入部１２−１…１２−
Ｎは、周期的に監視用セルを挿入するとともに、入力セ
ルのヘッダを解読してスイッチの出力先を示す信号２２
−１…２２−Ｎを入力セルに同期して各スイッチ制御回
路１５に送出する。
【００２５】また、監視用セルの検出回路１３−１…１
３−Ｎは、監視セルをドロップしてセルの位相ずれを検
出する。位相ずれを検出した時は、全てのスイッチエレ
メント１１−１…１１−Ｋに設けられている各スイッチ
制御回路１５に対してリセット信号２３を送出する。
３−Ｎは、監視セルをドロップしてセルの位相ずれを検
出する。位相ずれを検出した時は、全てのスイッチエレ
メント１１−１…１１−Ｋに設けられている各スイッチ
制御回路１５に対してリセット信号２３を送出する。
【００２６】図１は、ＡＴＭスイッチ監視回路を備えた
スイッチ制御回路１５を示すものである。ＡＴＭスイッ
チ監視回路を備えたスイッチ制御回路１５は、多重化部
５１と、アドレスフィルタ５２−１…５２−Ｍと、カウ
ンタ５３−１…５３−Ｍと、レジスタ５４−１…５４−
Ｍと、比較回路５５−１…５５−Ｍとを具備している。
スイッチ制御回路１５を示すものである。ＡＴＭスイッ
チ監視回路を備えたスイッチ制御回路１５は、多重化部
５１と、アドレスフィルタ５２−１…５２−Ｍと、カウ
ンタ５３−１…５３−Ｍと、レジスタ５４−１…５４−
Ｍと、比較回路５５−１…５５−Ｍとを具備している。
【００２７】図２は、本発明のスイッチ監視回路におけ
る制御信号のタイムチャート例を示すものである。この
図で、横軸には時間を、縦軸には、周期信号２８と、セ
ル先頭信号３２と、カウンタ５３の出力値３３、レジス
タ５４のラッチ値（カウンタ記憶値（カウンタ値出力２
９）、カウンタ値入力３０、リセット出力３１を示して
いる。また、周期信号２８は、セル先頭信号３３に同期
しており、セル長の整数倍の周期をもつ。また、セル蓄
積数カウンタ５３−１…５３−Ｍは、各出力ポートごと
に管理しているバッファ内のセル蓄積数を示し、セル先
頭信号３２に同期してセルが入出力されるごとに更新さ
れる。カウンタ値出力２９は、周期信号２８のタイミン
グでセル蓄積数カウンタ５３のカウント値をラッチした
値を示すものであり、レジスタ５４の出力データであ
る。カウンタ値入力３０は、他スイッチエレメントが周
期信号のタイミングでラッチしたバッファ内セル蓄積数
を示し、これとカウンタ値出力２９からリセット出力３
１を出力する。リセット出力３１は外部で他のスイッチ
エレメントのリセット出力と論理和がとられ、リセット
入力となる。そしてリセット入力がアクティブ（図２で
はロウ（Ｌｏｗ）レベル）になっているとき、周期信号
２８のタイミングでバッファ内セル蓄積数カウンタ５３
−１…５３−Ｍをリセットする。
る制御信号のタイムチャート例を示すものである。この
図で、横軸には時間を、縦軸には、周期信号２８と、セ
ル先頭信号３２と、カウンタ５３の出力値３３、レジス
タ５４のラッチ値（カウンタ記憶値（カウンタ値出力２
９）、カウンタ値入力３０、リセット出力３１を示して
いる。また、周期信号２８は、セル先頭信号３３に同期
しており、セル長の整数倍の周期をもつ。また、セル蓄
積数カウンタ５３−１…５３−Ｍは、各出力ポートごと
に管理しているバッファ内のセル蓄積数を示し、セル先
頭信号３２に同期してセルが入出力されるごとに更新さ
れる。カウンタ値出力２９は、周期信号２８のタイミン
グでセル蓄積数カウンタ５３のカウント値をラッチした
値を示すものであり、レジスタ５４の出力データであ
る。カウンタ値入力３０は、他スイッチエレメントが周
期信号のタイミングでラッチしたバッファ内セル蓄積数
を示し、これとカウンタ値出力２９からリセット出力３
１を出力する。リセット出力３１は外部で他のスイッチ
エレメントのリセット出力と論理和がとられ、リセット
入力となる。そしてリセット入力がアクティブ（図２で
はロウ（Ｌｏｗ）レベル）になっているとき、周期信号
２８のタイミングでバッファ内セル蓄積数カウンタ５３
−１…５３−Ｍをリセットする。
【００２８】次に、その動作を説明すると、スイッチの
出力先を示す信号２２−１…２２−Ｎは、多重化部５１
で多重化されて全ての出力ポートに供給される。各出力
ポートにはアドレスフィルタ５２−１…５２−Ｍが設け
られているので、これらアドレスフィルタ５２−１…５
２−Ｍにより、出力先を示す信号との一致検出を行い、
一致したときにバッファ書き込み制御信号２６−１…２
６−Ｍを出力する。また、このとき、セル先頭信号３２
が入力されたので、スイッチ制御回路１５内のセル蓄積
数を示すカウンタ５３−１…５３−Ｍに対して「１」を
加算する。
出力先を示す信号２２−１…２２−Ｎは、多重化部５１
で多重化されて全ての出力ポートに供給される。各出力
ポートにはアドレスフィルタ５２−１…５２−Ｍが設け
られているので、これらアドレスフィルタ５２−１…５
２−Ｍにより、出力先を示す信号との一致検出を行い、
一致したときにバッファ書き込み制御信号２６−１…２
６−Ｍを出力する。また、このとき、セル先頭信号３２
が入力されたので、スイッチ制御回路１５内のセル蓄積
数を示すカウンタ５３−１…５３−Ｍに対して「１」を
加算する。
【００２９】これらカウンタ５３−１…５３−Ｍのカウ
ンタ値が零より大きいときには、出力側のセルタイミン
グでバッファ読出し制御信号２７−１…２７−Ｍを送出
し、カウンタ５３−１…５３−Ｍに対して「１」を減算
する。通常は、以上のシーケンスを繰り返す。
ンタ値が零より大きいときには、出力側のセルタイミン
グでバッファ読出し制御信号２７−１…２７−Ｍを送出
し、カウンタ５３−１…５３−Ｍに対して「１」を減算
する。通常は、以上のシーケンスを繰り返す。
【００３０】さらに本スイッチには、図２（ａ）に示す
ように、監視周期を示す周期信号２８が入力されてい
る。この周期信号２８が入力されたタイミングにおい
て、各カウンタ５３−１…５３−Ｍにおいてカウントし
た値を（図２（ｃ）参照）、レジスタ５４−１…５４−
Ｍにラッチする（図２（ｄ）のタイミングｔａ参照）。
ラッチされた値は、比較回路５５−１…５５−Ｍに与え
られるとともに、他のスイッチエレメント（スイッチエ
レメント１１−１が本スイッチエレメントであるとす
る。この場合には、スイッチエレメント１１−２…１１
−Ｋ）に対してカウンタ値種９−１…２９−Ｍとして出
力される。比較回路５５−１…５５−Ｍでは、図２
（ｅ）に示すような、他のスイッチエレメント１１−２
…１１−Ｋから入力されるカウント値３０−１…３０−
Ｍと、ラッチした値（図２（ｅ）参照）とを比較し、そ
の比較結果が不一致の場合には、図２（ｆ）の時刻ｔｂ
に示すようにリセット出力３１−１…３１−Ｍを出力す
る。すなわち、今、ｉ番目の入力ポートから入力されて
ｊ番目の出力ポートに出力されるセルがＫ分割されて個
々のスイッチエレメント１１−１…１１−Ｋのｊ番目の
バッファに蓄積する場合を考えると、入力されたセルが
正しくスイッチから出力されるためには、Ｋ個のスイッ
チエレメント１１−１…１１−Ｋが同期して動作する必
要があるので、すべてのスイッチエレメント１１−１…
１１−Ｋのｊ番目のバッファ内にはある時、同じ回路図
だけのセルが（正しくはＫ分割されたセルが）蓄積され
ている必要がある。しかしながら、スイッチエレメント
１１−１…１１−Ｋは個別にスイッチ制御回路１５を有
しているので、例えばビット誤り等の原因によって、あ
るスイッチエレメントのみが入力したセルを誤った出力
ポートのバッファに書き込んでしまう場合がある。そこ
で、この例ではｊ番目のバッファ内のセルの滞留値（カ
ウント値）をレジスタ５４−ｊにラッチさせ、それを他
のスイッチエレメント１１−２…１１−Ｋから通知され
るカウント値と比較することにしている。そして、比較
結果が不一致となった場合には、すべてのスイッチエレ
メント１１−１…１１−Ｋのスイッチ制御回路１５内の
ｊ番目のバッファを制御するカウンタ５３−ｊをリセッ
トすることになる。
ように、監視周期を示す周期信号２８が入力されてい
る。この周期信号２８が入力されたタイミングにおい
て、各カウンタ５３−１…５３−Ｍにおいてカウントし
た値を（図２（ｃ）参照）、レジスタ５４−１…５４−
Ｍにラッチする（図２（ｄ）のタイミングｔａ参照）。
ラッチされた値は、比較回路５５−１…５５−Ｍに与え
られるとともに、他のスイッチエレメント（スイッチエ
レメント１１−１が本スイッチエレメントであるとす
る。この場合には、スイッチエレメント１１−２…１１
−Ｋ）に対してカウンタ値種９−１…２９−Ｍとして出
力される。比較回路５５−１…５５−Ｍでは、図２
（ｅ）に示すような、他のスイッチエレメント１１−２
…１１−Ｋから入力されるカウント値３０−１…３０−
Ｍと、ラッチした値（図２（ｅ）参照）とを比較し、そ
の比較結果が不一致の場合には、図２（ｆ）の時刻ｔｂ
に示すようにリセット出力３１−１…３１−Ｍを出力す
る。すなわち、今、ｉ番目の入力ポートから入力されて
ｊ番目の出力ポートに出力されるセルがＫ分割されて個
々のスイッチエレメント１１−１…１１−Ｋのｊ番目の
バッファに蓄積する場合を考えると、入力されたセルが
正しくスイッチから出力されるためには、Ｋ個のスイッ
チエレメント１１−１…１１−Ｋが同期して動作する必
要があるので、すべてのスイッチエレメント１１−１…
１１−Ｋのｊ番目のバッファ内にはある時、同じ回路図
だけのセルが（正しくはＫ分割されたセルが）蓄積され
ている必要がある。しかしながら、スイッチエレメント
１１−１…１１−Ｋは個別にスイッチ制御回路１５を有
しているので、例えばビット誤り等の原因によって、あ
るスイッチエレメントのみが入力したセルを誤った出力
ポートのバッファに書き込んでしまう場合がある。そこ
で、この例ではｊ番目のバッファ内のセルの滞留値（カ
ウント値）をレジスタ５４−ｊにラッチさせ、それを他
のスイッチエレメント１１−２…１１−Ｋから通知され
るカウント値と比較することにしている。そして、比較
結果が不一致となった場合には、すべてのスイッチエレ
メント１１−１…１１−Ｋのスイッチ制御回路１５内の
ｊ番目のバッファを制御するカウンタ５３−ｊをリセッ
トすることになる。
【００３１】また、外部からのリセット入力３２−１…
３２−Ｍがリセットを示すとき、図２（ｃ）の時刻ｔｃ
に示すように、周期信号２８のタイミングでカウンタ５
３−１…５３−Ｍをリセットするととともに、図示して
いないリセット信号で、図示しないバッファをリセット
する。
３２−Ｍがリセットを示すとき、図２（ｃ）の時刻ｔｃ
に示すように、周期信号２８のタイミングでカウンタ５
３−１…５３−Ｍをリセットするととともに、図示して
いないリセット信号で、図示しないバッファをリセット
する。
【００３２】このようにした実施例では、スイッチの監
視用セル、リセットセル等の特殊なセルを定義する必要
が無く、またスイッチ外部に監視用のセル生成（挿入）
あるいは検出（ドロップ）のための回路を必要とせず、
初期化時および異常検出時から速やかに、しかもポート
ごとに独立にリセットを行うことができ、複数のスイッ
チエレメント間の同期を確立できる。
視用セル、リセットセル等の特殊なセルを定義する必要
が無く、またスイッチ外部に監視用のセル生成（挿入）
あるいは検出（ドロップ）のための回路を必要とせず、
初期化時および異常検出時から速やかに、しかもポート
ごとに独立にリセットを行うことができ、複数のスイッ
チエレメント間の同期を確立できる。
【００３３】また、本実施例では、スイッチ規模やスイ
ッチ速度に無関係に処理速度を一定とすることができる
ため、超高速なＡＴＭスイッチにも適用可能である。
ッチ速度に無関係に処理速度を一定とすることができる
ため、超高速なＡＴＭスイッチにも適用可能である。
【００３４】
【発明の効果】以上説明したように請求項１記載の発明
では、各出力ポートごとのバッファ内のセル蓄積数を周
期的に記憶し、このセル蓄積数の記憶値と他のセル蓄積
数とを比較して同期ずれを監視し、不一致のときにリセ
ット信号を出力できるようにしたので、スイッチ監視用
セル、リセットセル等の特殊なセルを定義することな
く、かつスイッチ外部に監視用のセル生成回路を必要と
せずに、初期化時および異常時検出から迅速かつ独立に
リセットを行うことができ、複数のスイッチエレメント
を間の同期を確立できる。
では、各出力ポートごとのバッファ内のセル蓄積数を周
期的に記憶し、このセル蓄積数の記憶値と他のセル蓄積
数とを比較して同期ずれを監視し、不一致のときにリセ
ット信号を出力できるようにしたので、スイッチ監視用
セル、リセットセル等の特殊なセルを定義することな
く、かつスイッチ外部に監視用のセル生成回路を必要と
せずに、初期化時および異常時検出から迅速かつ独立に
リセットを行うことができ、複数のスイッチエレメント
を間の同期を確立できる。
【００３５】また請求項２記載に発明では、スイッチの
入力信号を切り換えるスイッチと、各出力ポートごとの
バッファ内のセル蓄積数を周期的に記憶し、このセル蓄
積数の記憶値と他のセル蓄積数とを比較して同期ずれを
監視し、不一致のときにリセット信号を出力するスイッ
チ制御回路とを具備するので、スイッチの入力の切換
と、同期ずれ等の確実に監視することができる。
入力信号を切り換えるスイッチと、各出力ポートごとの
バッファ内のセル蓄積数を周期的に記憶し、このセル蓄
積数の記憶値と他のセル蓄積数とを比較して同期ずれを
監視し、不一致のときにリセット信号を出力するスイッ
チ制御回路とを具備するので、スイッチの入力の切換
と、同期ずれ等の確実に監視することができる。
【００３６】更に請求項３記載の発明では、バッファ制
御回路がバッファ内に蓄積するセル数を管理するカウン
タと、周期信号が受信されたときにカウンタの値を記憶
するとともに、カウント値を出力する記憶手段と、記憶
手段に記憶されたカウント値と他のスイッチエレメント
から入力されたカウント値とを比較し、その比較結果が
異なる場合にリセット信号を出力する比較手段とを具備
するようにしたので、初期化時および異常時検出から迅
速かつ独立にリセットを行うことが可能であり、かつ複
数のスイッチエレメントを間の同期を確実に確立でき
る。
御回路がバッファ内に蓄積するセル数を管理するカウン
タと、周期信号が受信されたときにカウンタの値を記憶
するとともに、カウント値を出力する記憶手段と、記憶
手段に記憶されたカウント値と他のスイッチエレメント
から入力されたカウント値とを比較し、その比較結果が
異なる場合にリセット信号を出力する比較手段とを具備
するようにしたので、初期化時および異常時検出から迅
速かつ独立にリセットを行うことが可能であり、かつ複
数のスイッチエレメントを間の同期を確実に確立でき
る。
【００３７】また請求項４記載の発明では、記憶手段を
レジスタで構成したので、記憶手段が簡単な構成で得ら
れる。
レジスタで構成したので、記憶手段が簡単な構成で得ら
れる。
【００３８】更に請求項５記載の発明では、入力信号を
切り換えるスイッチと、各出力ポートごとのバッファ内
のセル蓄積数を周期的に記憶し、このセル蓄積数の記憶
値と他のセル蓄積数とを比較して同期ずれを監視し、不
一致のときにリセット信号を出力するスイッチ制御回路
とを具備するので、スイッチ監視用セル、リセットセル
等の特殊なセルを定義することなく、かつスイッチ外部
に監視用のセル生成回路を必要とせずに、初期化時およ
び異常時検出から迅速かつ独立にリセットを行うことが
でき、複数のスイッチエレメントを間の同期を確立でき
る。
切り換えるスイッチと、各出力ポートごとのバッファ内
のセル蓄積数を周期的に記憶し、このセル蓄積数の記憶
値と他のセル蓄積数とを比較して同期ずれを監視し、不
一致のときにリセット信号を出力するスイッチ制御回路
とを具備するので、スイッチ監視用セル、リセットセル
等の特殊なセルを定義することなく、かつスイッチ外部
に監視用のセル生成回路を必要とせずに、初期化時およ
び異常時検出から迅速かつ独立にリセットを行うことが
でき、複数のスイッチエレメントを間の同期を確立でき
る。
【図１】本発明に係るＡＴＭスイッチ監視回路の一実施
例を示すブロック図である。
例を示すブロック図である。
【図２】同実施例の動作を説明するためのフローチャー
トである。
トである。
【図３】同実施例が適用されるＡＴＭスイッチの構成例
を示すブロック図である。
を示すブロック図である。
【図４】従来のＡＴＭスイッチの構成例を示すブロック
図である。
図である。
１１−１…１１−Ｋ スイッチエレメント １２−１…１２−Ｎ 監視用セル挿入部 １３−１…１３−Ｍ 監視用セルの検出回路 １４ バッファ付きスイッチ １５ スイッチ制御回路 ５１ 多重化部 ５２−１…５２−Ｍ アドレスフィルタ ５３−１…５３−Ｍ カウンタ ５４−１…５４−Ｍ レジスタ ５５−１…５５−Ｍ 比較回路
Claims (5)
- 【請求項１】 Ｎ本（Ｎは任意の整数）のスイッチの入
力信号を取り込むための入力ポートと、 Ｍ本（Ｍは任意の整数で、Ｎ≠Ｍ）のスイッチの出力信
号を出力する出力ポートと、 前記入力ポートからの入力信号を切り換えるとともに、
各出力ポートごとのバッファ内のセル蓄積数を周期的に
記憶し、このセル蓄積数の記憶値と他のセル蓄積数とを
比較して同期ずれを監視し、不一致のときにリセット信
号を出力するようにしたスイッチエレメントとを具備す
ることを特徴とするＡＴＭスイッチ監視回路。 - 【請求項２】 前記スイッチエレメントは、 前記入力ポートからの入力信号を格納するバッファを有
し、かつその入力信号を切り換えるスイッチと、 前記スイッチのバッファを制御できるとともに、各出力
ポートごとのバッファ内のセル蓄積数を周期的に記憶
し、このセル蓄積数の記憶値と他のセル蓄積数とを比較
して同期ずれを監視し、不一致のときにリセット信号を
出力するスイッチ制御回路とを具備することを特徴とす
る請求項１記載のＡＴＭスイッチ監視回路。 - 【請求項３】 バッファ制御回路は、 バッファ内に蓄積するセル数を管理するカウンタと、 周期信号が受信されたときに前記カウンタの値を記憶す
るとともに、前記カウント値を出力する記憶手段と、 この記憶手段に記憶されたカウント値と他のスイッチエ
レメントから入力されたカウント値とを比較し、その比
較結果が異なる場合にリセット信号を出力する比較手段
とを具備し、リセット信号を受信したときに周期信号の
タイミングでバッファ制御回路をリセットするようにし
たことを特徴とする請求項２記載のＡＴＭスイッチ監視
回路。 - 【請求項４】 前記記憶手段は、レジスタであることを
特徴とする請求項３記載のＡＴＭスイッチ監視回路。 - 【請求項５】 Ｎ本（Ｎは任意の整数）のスイッチの入
力信号を取り込むための入力ポートと、 Ｍ本（Ｍは任意の整数で、Ｎ≠Ｍ）のスイッチの出力信
号を出力する出力ポートと、 前記入力ポートからの入力信号を格納するバッファを有
し、かつその入力信号を切り換えるスイッチと、 このスイッチのバッファを制御できるとともに、各出力
ポートごとのバッファ内のセル蓄積数を周期的に記憶
し、このセル蓄積数の記憶値と他のセル蓄積数とを比較
して同期ずれを監視し、不一致のときにリセット信号を
出力するスイッチ制御回路とを具備することを特徴とす
るＡＴＭスイッチ監視回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7042735A JP2751858B2 (ja) | 1995-03-02 | 1995-03-02 | Ａｔｍスイッチ監視回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7042735A JP2751858B2 (ja) | 1995-03-02 | 1995-03-02 | Ａｔｍスイッチ監視回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08242233A JPH08242233A (ja) | 1996-09-17 |
| JP2751858B2 true JP2751858B2 (ja) | 1998-05-18 |
Family
ID=12644300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7042735A Expired - Fee Related JP2751858B2 (ja) | 1995-03-02 | 1995-03-02 | Ａｔｍスイッチ監視回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2751858B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6473433B1 (en) * | 2000-06-30 | 2002-10-29 | Marconi Communications, Inc. | Queue resynch: synchronous real-time upgrade of a distributed switching system |
| JP2002064497A (ja) | 2000-08-15 | 2002-02-28 | Nec Corp | Ａｔｍ交換機 |
-
1995
- 1995-03-02 JP JP7042735A patent/JP2751858B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08242233A (ja) | 1996-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FI113826B (fi) | Ohjatun pääsyn ATM-keskus | |
| JP3989932B2 (ja) | マスタ−スレーブ分散通信システムにおけるローカル同期の方法および機構 | |
| US6982974B1 (en) | Method and apparatus for a rearrangeably non-blocking switching matrix | |
| US8804711B2 (en) | Methods and apparatus related to a modular switch architecture | |
| US6259693B1 (en) | Cell combination to utilize available switch bandwidth | |
| US8804710B2 (en) | System architecture for a scalable and distributed multi-stage switch fabric | |
| JP2931195B2 (ja) | 非同期転送モード（ａｔｍ）スイッチ装置 | |
| JPH11346223A (ja) | Ａｔｍ交換機 | |
| JPH09247172A (ja) | Ａａｌ１処理方法とその装置 | |
| JPH1023023A (ja) | 交換装置およびその方法 | |
| JP2751858B2 (ja) | Ａｔｍスイッチ監視回路 | |
| JP2002354027A (ja) | リアセンブリ手段、サーキットエミュレーションサービス装置及びａｔｍ同期制御方法 | |
| JP2000324115A (ja) | 出力バッファ型ａｔｍ交換装置および同報制御方法 | |
| JP3165229B2 (ja) | Ａｔｍスイッチの同期化方法およびａｔｍスイッチ | |
| US7145974B2 (en) | Apparatus and method for transmitting data between transmission systems using dissimilar phase clocks | |
| JPH0936868A (ja) | Ａｔｍスイッチのアドレス生成回路 | |
| JP2852376B2 (ja) | 故障通知セル発生装置 | |
| US7308004B1 (en) | Method and apparatus of multiplexing and demultiplexing communication signals | |
| JPH1023024A (ja) | Ａｔｍ交換装置およびその方法 | |
| KR100194815B1 (ko) | 비동기전달모드 셀 교환 장치 | |
| JP2950254B2 (ja) | Ａｔｍ通信装置 | |
| JP3310495B2 (ja) | 無瞬断バーチャルパス切替えシステム | |
| JP3257756B2 (ja) | バーチャルパス切替え方式 | |
| KR100197421B1 (ko) | 전전자 교환기의 데이터 링크 처리기를 위한 클럭 선택기 | |
| EP1298833B1 (en) | Method of synchronizing parallel optical links between communications components. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |